JPS63109172A - メタルシリサイドの低圧化学蒸着 - Google Patents

メタルシリサイドの低圧化学蒸着

Info

Publication number
JPS63109172A
JPS63109172A JP15460387A JP15460387A JPS63109172A JP S63109172 A JPS63109172 A JP S63109172A JP 15460387 A JP15460387 A JP 15460387A JP 15460387 A JP15460387 A JP 15460387A JP S63109172 A JPS63109172 A JP S63109172A
Authority
JP
Japan
Prior art keywords
substrate
reactor
temperature
silicon
sccm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15460387A
Other languages
English (en)
Inventor
ピーター・ジェイ・ガッツイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Varian Medical Systems Inc
Original Assignee
Varian Associates Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Varian Associates Inc filed Critical Varian Associates Inc
Publication of JPS63109172A publication Critical patent/JPS63109172A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、メタルシリサイドの低圧化学蒸着(LPGV
D)方法に関する。特に、低圧で基板上にモリブデンシ
リサイドを化学蒸着するための方法に関する。
〔従来技術および問題点〕
従来、am回路デバイスは、電界効果トランジスターの
自己調節ゲートとして、また種々の成分間の電気的相互
接続のためにポリシリコン層を大幅に用いてきた。伝統
的には、多結晶シリコンに在来のドナーまたはアクセプ
ターがドープされ、その抵抗値が1ミリオーム−センチ
メートルに減少される。パターニングおよび良好なステ
ップカバレージを可能にするために膜厚が最大0.5ミ
クロンに限定されるので、約20オーム毎平方以下の面
積抵抗を得るのは難しい、この値は、複雑な高性能4A
積回路にとっては、高すぎる値である。
何故ならば、抵抗降下が高すぎるからである。
VLSI(超大規模集積回路)技術においては、MOS
(金属酸化物半導体)内の高度にドープされたポリシリ
コンゲート−コンタクト材半E+が、低抵抗を示す層結
合に置き換えられている。たとえば、300nI11厚
のドープされたポリシリコン層と200n間厚の金属二
酸化物理との組み合わせである。ここで金属としては、
モリブデン、タングステンまたはタンタルである。メタ
ルシリサイドは最近、半導体!&積回路の相互接続材料
としての可能性を有するものとして、その魅力を増して
いる。特に、メタルシリサイドと多結晶シリコンとの2
1複合膜がMO8回路のための低抵抗ゲートおよび相互
接続層をもたらし、かつ現在のシリコンゲート技術とコ
ンパティプルである事が見出だされた。
そのような構造は、通常”ポリサイド°°と呼ばれてい
る。ポリサイドの面積抵抗は、ドープされた多結晶シリ
コンのみの単一its造の面積抵抗よりも一般に小さい
値である。ポリサイド構造は、MOSデバイスのための
高伝導ゲート−レベルメタライゼーションを達成するな
めに用いられている。より詳細には、ポリサイド構造は
、超高速集積回路(VH3IC)などの構造物のゲート
材料および相互接続として利用される。たとえば、ポリ
サイド構造は、絶縁ゲート電界効果トランジスター(I
GFET)デバイスおよび他の類似構造物ないのゲート
材料として用いられてきた。
従来のポリサイド構造物は、未ドープ多結晶シリコンを
LPGVDによって蒸着し、たとえば酸化塩化リンを用
いた拡散によって多結晶シリコンをドープし、その後た
とえばタンタルシリサイドなどの耐熱メタルシリサイド
をドープし、さらに金属およびシリコンの別個のターゲ
ットから同時蒸着する事によって、生産されていた。
タングステンダイシリサイドは、そういう用途の候補と
して、特に注目を浴びていた。
何故ならば、その電気抵抗が、メタルシリサイドの中で
も最低に属するからである。加えて、タングステンダイ
シリサイドは、もしシリコン源が与えられてHF溶解物
による衝撃が無ければ、パッジベイティングシリコンオ
キサイド層を成長させる。タングステンダイシリサイド
は、シリコン上に蒸着、スパッタリングまたは化学蒸着
(CV I) )に、Lっ゛(付着されたタングステン
メタルの膜を焼結する事によって、形成され゛(きた、
タングステンダイシリサイドはまた、同時蒸着、同時ス
パッタリング、またはタングステンダイシリサイドター
ゲットからのスパッタリングによって形成されたタング
ステンとシリコンとの混合膜を焼結する事によっても得
られる。
これらの方法の改良として、米国特許第4.359.4
90号が、半導体集積回路などの表面にタングステン、
モリブデン、タンタルおよびニオビウムなどの金属とシ
リコンとを同時付着するためのLPGVD方法を開示し
ている。
こ′の方法においては、LPGVD反応器が、500℃
〜700℃の温度および0.1〜0.3トールの圧力に
維持される。在来のCVD浄化段階を用い、所望の表面
上にポリシリコンのベース層を付着させるために反応器
内にシランを導入する0次に、たとえばタンクルクロラ
イドを導入し、表面上に100〜300オングストロー
ム/分の速度でタンタルシリサイド層を付着する。
モリブデンダイシリサイド膜もまた、LPGVDによっ
て付着された。たとえば、弁上等のJ 、 E Iec
Lroel+e輪、 Soe、 130.1603(1
983)を参照されたい、この文献の方法は、670℃
のホットウォール(hot wall)工程を利用する
タングステンシリサイドのLPCVDはまた、B ro
rs等の5lid 5tate Technol、 、
1983年4月、183頁; S araswat等の
IEEETrans、 Elect、 Dev、 ED
−30,1497(1983);およびB rors等
のP roe、 E Iectrochem、 S o
c、 1984、Chew、 Vap、 Depos、
 、275〜286頁を参照されたい、Brors等の
文献に記載された方法は、コールドウオール(cold
  wall)工程において350℃〜450℃で実行
される。現在は、LPGVD技術が好まれる。何故なら
ば、スパッタリング技術よりもステップカバレージがよ
く、これは現在のサブミクロンデバイスに必要だからで
ある。
米国特許第4.504.521号も同様な方法を開示し
ている。しかし、その方法は、タンタルシリサイド層の
付着に先立ち、ドープされたアンポラス(amphor
ous)シリコン層を先ず付着するものである。この特
許によれば、アニーリング後に’l’asizの滑らか
な表面が付着される。これは、米国特許第4.359.
490号の場合とは異なる。
メタルシリサイドを付着する追加的な方法が、米国特許
第4,557,943号に開示されている。この方法に
おいては、実質的にはチタニウムダイシリサイドである
チタニウムシリサイド膜を、プラズマ中でガス状シリコ
ン種とガス状チタニウム種とを反応させる化学蒸着によ
って、付着する。好適な反応種は、シラン(Sit−1
4)およびチタニウムテトラクロライドである。これら
は、アルゴンなどの不活性ガスキャリアによって反応チ
ェンバ内に運ばれる。SiH<およびTiCl4は異な
る温度で分解するので、拡大した反応領域に互って−様
な組成および厚さの膜を生み出すためには不適当である
。この発明に従えば、一般にプラズマ増大化学蒸着(P
ECVD)と呼ばれる方法により交番電場によって、分
解反応が比較的低温(450℃)のプラズマ内で起こる
0分解後、材料が600〜700℃でアニールされる。
上述の従来技術に加えて、以下の文献を挙げることがで
きる。
S  1nba、J  、   Vae、  Sci、
  Tecbnol、    19゜フ78  (19
81): d’ Heurle、   P roe、  E 1e
etroches+、  S oc、  1982.V
LS  I  Sci、Tecb、  、pp  19
4〜212;Crowder  et  al、、  
I  EEE  Trans、  Elect。
D ev、   E D−26,369(1979);
Chow  eL  at、、  I E E E  
Trans、E feat。
Dev、   E D−30,1480(1983);
Murarka、J 、  VaC,Sci、Teeh
nol、  17゜775、(1980); 従来技術のLPCVD方法の一つの欠点は、基板に対す
るメタルシリサイド層の接着力の貧困さである。他の欠
点は、低温とは言っても、急速熱処理無しく非RTP)
にプラスチックその他の非耐熱性材料上にメタライゼー
ションをするためには、高温過ぎる。そして温度が高す
ぎる結果として、サブ−ミクロン構造内でドーパントの
不所望な再分布が起こる。
300〜400℃のしPCVDによってモリブデンシリ
サイドを付着する試みがなされたが、過剰なガス相前反
応およびM o F sのために失敗に終わっている。
〔発明の概要〕
本発明は、従来用いられている温度よりも少なくとも約
100℃低い温度でメタルシリサイドの低圧化学蒸着を
行う。
本発明によれば、基板を保持するための加熱ペデスタル
を含むL P G V D反応器の壁が冷却される。ペ
デスタルが加熱されるので、蒸着されるべきメタルシリ
サイドに依存して基板温度が所望のレベルに達する。メ
タルハライドおよびシランまたはダイシランが蒸着チェ
ンバ内に別々に供給され、入り口の所の小さいバッフル
プレートの広報で混きされる。
メタルシリサイドが基板表面上に蒸着される。
基板は蒸着前にH2プラズマで前処理するのが好適であ
る。
〔好適実施例の説明〕 本発明は、低温における基板上にメタルシリサイドのL
PGVDを行うための方法に関するものである。すなわ
ち、低温とは、在来の温度よりも少なくとも100℃低
い温度である0本発明によれば、メタルおよびシリコン
源によって50〜450℃の温度範囲において、基板上
にメタルシリサイドを蒸着することができる。低温処理
は、以下の点において重要である。
(1)リフトオフ(lift−ofI)技術の利用が可
能となる。
(2)サブミクロン表面内のドーパントを再分布させな
い。
(3)プラスチックおよび他の非耐熱性材料と同様に、
G a A s技術(差熱ストレスを回避することが望
まれる)にメタルシリサイドを応用することができる。
(4)基板内にアルミニウムが存在してもそれに影響を
与えない。
メタルシリサイドを受ける基板は、エレクトロニクス産
業において従来から用いられているどんな材料でも良い
、好適な基板は、単結晶シリコンウェファである。基板
は、伝導領域を作るために、たとえばドープなどの部分
的処理を施しても良い、基板は、メタルシリサイド蒸着
に先立ち酸化層を剥離しても良いし、そのまま残しても
良い。
基板を、在来のLPGVD反応器内に位置する0反応器
はペデスタル(pedestal)を含み、その上に基
板を位置する。ペデスタルを、メタルシリサイド層形成
に用いる金属化合物およびシリコン化合物に依存する所
望の温度に加熱する0反応器の壁を冷却する。冷却は、
反応器の壁の外側から単に空気を吹き付けるか、あるい
は水ジャケットなどによる′M極的冷却である。積極冷
却にするか単純な空冷にするかは、選択した反応物質の
蒸着温度に依存する0反応物質の前反応を回避するため
に、壁は低温が望まれる。もし壁が冷却されないならば
、処理温度において蒸着速度が50%減少することが見
出だされた。ある選択した蒸着温度のためにガス供給ラ
インおよびチェンバ壁の温度を室温以下に冷却すること
が望ましい、基板の実際の蒸着に先立ち反応器の条件を
整えることが望まれる。この条件付けは、テスト基板に
メタルシリサイドコーティングを付着することによって
達成される0反応器は、たとえばN F sプラズマに
よって周期的に洗浄され、付着メタルシリサイドの成長
を防ぐ。
基板が反応器内に位置されると、反応器圧力が代表的に
はLPGVDシステムの基本圧力に減少される。約0.
05〜5トールの圧力を用いることができる。0.2〜
0.3トールの圧力を用いることが望ましい、もし高い
圧力が用いられると、反応物質の高濃度のために生ずる
ガス相反応を回避するために、希釈ガスを用いる必要が
ある。
所望の温度および圧力が達成されると、反応器洗浄を確
実にするために、在来の初期CVD浄化が好適に用いら
れる。好適実施例に13いては、反応器が、ポンプおよ
びフローパージ技術によってH2を用いて浄化される。
浄化の後に、反応器をペイクアウトして水を除去するこ
とが望まれる。これらの工程は、必須ではないが、高品
質の製造を確保するために好ましい。
反応器への反応物の導入に先立ち、必須ではないが、ウ
ェファをH2プラズマによって前処理することが望まし
い、好適なパラメターは、0.2トールにおける20〜
50W(特に20W)のHzプラズマ処理である。装置
を洗浄しかつ基板表面から水を除去するために、H2プ
ラズマ処理が望ましい2H5プラズマ処理は、基板に対
するメタルシリサイドの接着力を増大させる。
次に、異なる供給ラインを通して、反応物質を反応器な
いへと供給する0反応物が、入り口の所の小さいバッフ
ルプレートの後方で混合される。シリコン反応物はSi
n、またはS i2H、であって良く、  メタル反応
物はMoF6、WF6、TaCl5またはTiC1であ
って良い0MoFsは、SiH<または5i2H@のい
ずれかとともに用いることができる。他の金属反応物は
、5izHsとともに用いることができる。他の組み合
わせは、蒸着温度を減少させない、SiH4または5i
zHiが、15〜145sccmの速度で反応器内へと
流入される。流速は、ウェファ化たりの流速として考え
られる。この範囲に亙っでのSiH,または5izl−
1、の流速は、最終生成物にとって重要ではない、メタ
ル反応物の流速は、より重要である。
もし流速が約10105eを越えたら、前反応が起こっ
てしまう、もし流速が25ec−以下になれば、メタル
シリサイドコーティングの抵抗が高くなりすぎる。かく
して、メタル反応物の流速は、約28CC1lから約1
0sccmの間でである。
反応器内の反応物の爆発を回避するために、標準的なダ
ンプ(dump)が用いられる。
蒸着温度は、メタルシリサイド層の所望の厚さにもよる
が、−mには2〜15分間である。
700オンゲスト −ム/分の蒸着速度において250
0オングストロームのメタルシリサイド層を得るために
、代表的には4分間の蒸着時間が用いられる。もしシリ
コンベース基板が用いられるならば、メタルシリサイド
層は、約1.7〜2.3のシリコン/金J%(Si/M
e>比を有することが好ましい、すなわち、メタルシリ
サイドはMeSi×で表され、ここに1.7≦×≦2.
3である。もし基板がG@Asまたはプラスチックなど
の非耐熱性材料ならば、その比率は1.7以下になる0
本実施例では、最大比は2.3である。
基板の加熱温度は、用いる反応物に依存する。もし反応
物がM o F sおよびSiH4ならば、約90℃〜
!70℃の温度、好適には120℃〜170℃の温度を
用いることができる。好適実施例においては、150℃
の温度が用いられた。もし反応物がMoFsおよび5i
2H6ならば、約40〜90℃の温度を用いるべきであ
る0反応物としてWF、および5izHsが用いられる
ときには、約180〜250℃の温度を用いることがで
きる。
反応物としてTiC1nまたはTaCl5および5i2
H,が用いられるときには、好適な温度は、350〜5
00℃(特に350〜400℃)である0種々の温度に
おける蒸着膜のSi/Me比を決定し、2.3以下のS
 i / M e比をもたらす温度範囲を選択すること
によって、それぞれの反応物の組みきわせのための適当
な温度を決定することができる。
以下の限定的ではない具体例によりて、本発明をより一
層明らかにする。全ての温度は、℃である。
鼓淋ヱ口= 空冷熔融シリカペルジャー内において、4インチのウェ
ファ上にMo5ixlliを1寸着させた。ウェファを
抵抗加熱した6インチ熔融シリカペデスタル上に位置し
、120〜350℃に加熱した。テストウェファの頂部
表面に接触した3つめ熱電対によって、ウェファ温度を
較正した。ウェファに亙っての温度変動は、110℃で
あると観測された。
SiH,およびMoF、がチェンバへの異なる供給ライ
ンを有し、入り口の所の小さいバッフルプレートの後方
で混きした。MoFsの流量を、直列の2つのニードル
バルブによって調節し、既知の体積を充填することによ
って較正した。MoFsのボトルおよびバルブを、通気
した29℃恒温キャビネット内に収容した。0.5〜l
Qsccmの範囲内のMoFsが、±10%で再生可能
であった。SiH<を、0〜300 sae+*マスフ
ローコントローラを用いて調節した。蒸着圧力は、0.
2〜0.3トールの間で変化した。
蒸着チェンバを、27c r wIの耐食性メカニカル
ポンプを用いて排気した。約10μ輪の蒸着のt1乙オ
イルフィルター゛を替えた。112での浄化、前処理ペ
イクアウト、およびウェファのアンロード/リロードの
際に真空系の大気への露出旦を最小限に留とめることに
よって、H,Oを含む不純物ガス分圧を0.1%以下に
維持することができた0反応物、生成物および不純物ガ
スを、マススペクトロメタ−によってモニターした。ペ
ルジャーおよびヒータを、NF、プラズマによって周期
的に洗浄した。
Mo5ixlllの急速熱処FJ(RTP)を、ランプ
アニーラ−内で1100℃で30秒間、行った。シリコ
ンおよびモリブデンの含有量は、ラザフォードバックス
キャッタリング(RB S >によって決定された。酸
素不純物は検出されなかったので、5%以下である。ブ
ラックワックスマスキング、95%I−(N O、+ 
5%HFエッチによって得られた厚さ、およびスタイラ
ス測定値は、RBSの結果と一致し、蒸着速度の計算に
用いた。断面のSEMによって、ステップカバレージが
決定された。
RTP抵抗、Si/Mo比および蒸着速度に依存する蒸
着温度を、120〜200℃に亙って第1図に示す、三
種の温度は、150℃まで殆ど一定であり、150℃を
越えると増大する。150℃においてMoFsとS i
 H4との反応が変化し、そのとき温度上昇につれてよ
り多くのシリコンが膜内に導入される。結果として、蒸
@速度および蒸着温度が増大する。
同様なMoFmおよびS i H+の場合には、RTP
抵抗、Si/Mo比および蒸着速度は、150〜350
℃の温度上昇につれて、一定増加を示す(第2図)、 
250℃以上で、蒸着速度が下降する。これは恐らく、
ガス相核形成に対する反応物損失および/またはチェン
バ壁への付着によるものである。
150℃におけるMoF、の関数としてのMo5ixl
B!特性を、第3図に示す、蒸着速度は、MoFs流量
とともに線形に増加する。しかしながら、大流量におい
ては降下する。これは恐らく、ガス相またはチェンバ壁
の損失によるものである。実際上は、蒸着速度のM o
 F 、に対する同一の依存性が、250℃において観
測された。第3図においては、RTP抵抗は5 scc
mM o F sで最小値を示すが、これは膜成分の変
化によるものではない、RTP抵抗は、蒸着膜内の蒸着
速度に相関した微視構造的差異の関数で有り得る。
150℃におけるM o F a流量(第3図)および
S i H4流量の十分な範囲に互って、S i / 
M 。
比が、はぼ一定であると決定された。3〜5See輸の
M o F 藝、15〜135sce−の5iH1の場
きには、S i / M o比が2,0±0.1であっ
た。RBSによるSi/Mo比は、RTP(6つのサン
プル)において著しく変化しなかった。150℃のRT
P抵抗は、3 scc+11以上のWF、流量において
、約120μΩ−1でほぼ一定である。250”Cサン
プルのデータは完全ではないが、RTP抵抗は、第3図
と同様にMoF、の関数として最小値を示す、さらに、
RTP抵抗は150℃においてSiH,に依存しないが
、250℃においてSiH<流量の関数として適度に増
大する。
ポリ/オキサイド・コーチイツトシリコンウェファとオ
キサイド・コーチイツトシリコンウェファとの膜特性は
、殆ど同様である。
120〜300℃の範囲の温度で種々の条件の下で蒸着
した15個のサンプルについて、r(TPアニーリング
前後にテープテストをした。Si/Mo比= 1.9−
2.0で150℃においてオキサイド上に蒸着した6個
のサンプル、 それぞれSi/Mo比=1.7.1.8
.  および1.9で120℃、130℃および140
℃においてポリ/オキサイド上に蒸着した3個のサンプ
ルを含んだ、オキサイド上の6個の150℃サンプルの
1つは、テープテストに不合格であったが、アニーリン
グ後には合格した。サンプルはスベキュラ−(spec
ular)であった、RTPバルク抵抗は、蒸着した値
よりも典型的に10倍小さがった。
先触lL この具体例は、具体PAlの方法に続く詳細な試行の1
つであり、具体[Mlで述べたデータをもたらしたもの
である。
ポリ/オキサイドコーティングを有する4インチウェフ
ァを10=1のHFディップ内で1分間ストリップした
。壁の外側から空気を吹き付けることにより空冷された
石英ペルジャー内に、ウェファを装填した。ペルジャー
を、1時間排気、H2の流入、排気、などによって、H
2で浄化した0次にウェファを、140℃のペデスタル
温度で1時間、ベークアウトした。
ウェファ温度は、150℃だった0次に、20分間のI
−1、プラズマ処理を、40Wおよび0.1 ) −ル
で実行した。MoFsおよびSi、をそれぞれ3.5s
ccmおよび45sec端の流速でペルジャー内に流し
た、ペデスタルおよびウェファにおける蒸着温度は、そ
れぞれ141℃および150℃であった。蒸着時間は、
10分間であった。蒸着されたモリブデンシリサイドの
Si/Mo比は、2.0と決定された。蒸着速度は、6
20オングストロ一ム/分であった。11!のRTP抵
抗は、136ノ1Ω−cwであった。
且淋」Lと SiH,の代わりに5itHsを用いて150℃におい
て、2個のサンプルを作った。蒸着されたモリブデンシ
リサイド膜は、3および4のSi / M o比を有し
ていた。そして、RT P 抵抗は、430および10
00μΩ−cm+だった。これらのサンプルは、SiH
,を用いて250〜300℃で製造した膜に対応する0
MoFsおよびSiH,を用いて調整しなMoSix膜
の場きにS i / M 。
比およびRTP抵抗が温度降下によって減少するので、
その渇きに低温が所望のSi7M。
比およびRTP抵抗をもたらすことが予測される。チェ
ンバ壁の積極冷却およびガス供給ラインを用いて75〜
100℃の温度範囲において、1.7〜2.3のSi/
Mo比を有するMoSixが調整される。
二爪1」1組 MoSixを製造するための冷却壁装置内での耐熱金属
とシリコンとの間の反応は、主として金属化会物流員お
よび基板温度は依存する、MoF6およびS i H+
もしくは5128mのいずれかを用いることによって、
Mo5ixllの純度を損ねることなくかつ真空系に影
響を与えることなく、WF、およびSiH<冷却壁装置
よりも少なくとも100℃低い蒸着温度を利用すること
ができる0反応種としてWF、、TaCl5またはTi
C1および5LHsを用いた渇きにも、同様な結果が得
られる。すなわち、蒸着温度が約100℃減少する。
WF、およびSiH<方法を越える、M o F sお
よびS i H4または5itHs方法の主要な利点は
、低温であることである。リフト−オフ、各工程を除去
するパターン技術への応用が考えられる。低温は、サブ
−ミクロン構造内のドーパントを再分布させる傾向を押
さえる。
後者の利益は、  W F s、 TaCl5またはT
iCl4および5i2H*を使用しても得られる。
MoSixは、プラスチックそのなの非耐熱材料上に蒸
着することができる。LPGVD技術は、スパッタリン
グや蒸発などの物理的蒸着(PVD)よりも良好なステ
ップカバレージをもならず、故に、LPCVDによるM
oSixは、ミクロンサイズ(非耐熱)の構造上におい
て、PVDメタライゼーションを越える利点をもたらす
、そのような応用において、焼結は実際的ではなく、抵
抗に関して幾らかの妥協が必要である。  x=1.7
の120℃膜は、1000μΩ−cw150℃膜よりも
低い900μΩ−C−の非焼結抵抗を有する。100℃
の膜は、金属を多量に含み、より伝導的である0局部的
レーザー焼結が抵抗をさげ、低温コンフォーマルメタラ
イゼーションとしてのMoSixの有用性を増大する。
MoSix膜の不利点は、焼結後の伝導性がWSixJ
iiの半分になることである。1.7≦X≦2.0のM
oSix膜は、焼結後にポリシリコンに付着する。しか
しながら、WSixJIgは付着しない、5iOz上の
x=2のMoSixの接着力は優秀であった。この優秀
な接着力は、低い蒸着温度とともに低いフィルム間スト
レスによるものである。フィルム低ストレスおよび金属
豊富11%(100℃)は、急速焼結が可IfmなGa
As技術への応用性を有する。
MoSixをもたらすためのM o F *とSiH<
との反応は、VLS Iメタライゼーションのための実
行可能な方法であり、RT P f&にドープしたポリ
シリコンを上回る10倍の伝導性をもたらす0周囲のr
cm造体からのシリコンの分離を回避するために、耐熱
性メタルシリサイドにとって、2.1〜2.2のSi/
Mo比が望ましい、MoSix内の満足なSi/Mo比
は、100℃の基板温度で得られる。この温度において
、70〜80%のステップカバレージおよび850オン
グストロ一ム/分の蒸着速度のスベキュラ−(spec
ular)IBtが得られる。120μΩ−C−のバル
ク抵抗は、W S iにの2倍であるが、接着力は優秀
である。さらに、工程の温度は、WSixよりも約20
0℃低い、このことは、リフト−オフ技術への応用を可
能にしている。
プラスチックまたはその他の非耐熱せい材vl上のコン
フォーマルメタライゼーション(非RTP)が、120
程度の温度で蒸着される。
本発明を特定の実施例によって説明してきたが、多くの
変形や修正が可能である。
【図面の簡単な説明】
第1図は、RTP抵抗(μΩ−e11 )、S i/ 
M 。 比および蒸着速度(オングストローム7分)対蒸着温度
のグラフである。 蒸着条件:O,Z5’f−−ル、4.3sccmMoF
 s、100SCC端SiH,; 基板: 熱オキサイド−黒塗りマーク 未ドープ・ポリシリコン/オキサイド −白抜きマーク 第2図は、RTP抵抗(μΩ−cm)、Si7M。 比および蒸着速度オングストローム7分)対蒸着温度の
グラフである。 蒸着条件IO,Z8’t−−ル、3.48ecmM o
 F *、135SCe蹟5i114: 基板: 熱オキサイド−黒塗りマーク 未ドープ・ポリシリコン/オキサイド −白抜きマーク 第3図は、RTP抵抗(μΩ−cII+)、Si7M。 比および蒸着速度(オングストローム7分)対MoF、
流速(seam)のグラフである。 蒸着条件: 0.25トール、150℃、100sec
iS i tl 4 ; 基板: 熱オキサイド 特許出願人 パリアン・アソシェイッ・インコーホレイ
テッド 代理人 弁理士 竹内澄夫 他2名 居、五羞屓 ・C I62

Claims (1)

  1. 【特許請求の範囲】 1、低圧下で基板上にメタルシリサイド膜を低圧蒸着す
    るための、以下の工程から成る方法:(a)壁が冷却さ
    れている反応器内において、基板を約40℃から約50
    0℃までの温度に維持する工程: (b)MoF_6、WF_6、TaCl_5およびTi
    Cl_4から成る群から選択した金属化合物と、SiH
    _4およびSi_2H_6から成る群から選択したシリ
    コン化合物とを同時に反応器内に導入する工程であり、
    前記金属化合物がWF_6、TaCl_5またはTiC
    l_4であるときにシリコン化合物がSi_2H_6で
    あり約2.3以下のシリコン対金属比を有するメタルシ
    リサイドが前記基板上に蒸着される、ところの工程。 2、特許請求の範囲第1項に記載された方法であって: 工程(b)に先立ち、前記基板が反応器内でH_2プラ
    ズマ処理を受ける: ところの方法。 3、特許請求の範囲第1項に記載された方法であって: 金属化合物がMoF_6であり、シリコン化合物がSi
    H_4であり、かつ温度が約90℃から約170℃まで
    の間である: ところの方法。 4、特許請求の範囲第3項に記載された方法であって: 前記温度が約120℃から約160℃までの間である: ところの方法。 5、特許請求の範囲第3項に記載された方法であって: 工程(b)に先立ち、前記基板が反応器内でH_2プラ
    ズマ処理を受ける: ところの方法。 6、特許請求の範囲第4項に記載された方法であつて: 工程(b)に先立ち、前記基板が反応器内でH_2プラ
    ズマ処理を受ける: ところの方法。 7、特許請求の範囲第1項に記載された方法であって: 金属化合物がMoF_6であり、シリコン化合物がSi
    _2H_6であり、かつ温度が約40℃から約90℃ま
    での間である: ところの方法。 8、特許請求の範囲第7項に記載された方法であって: 工程(b)に先立ち、前記基板が反応器内でH_2プラ
    ズマ処理を受ける: ところの方法。 9、特許請求の範囲第1項に記載された方法であって: 金属化合物がWF_6であり、かつ温度が約180℃か
    ら約250℃までの間である: ところの方法。 10、特許請求の範囲第9項に記載された方法であって
    : 工程(b)に先立ち、前記基板が反応器内でH_2プラ
    ズマ処理を受ける: ところの方法。 11、特許請求の範囲第1項に記載された方法であって
    : 金属化合物がTaCl_5またはTiCl_4であり、
    かつ温度が約350℃から約500℃までの間である: ところの方法。 12、特許請求の範囲第9項に記載された方法であって
    : 前記温度が約350℃から約400℃までの間である: ところの方法。 13、特許請求の範囲第11項に記載された方法であっ
    て: 工程(b)に先立ち、前記基板が反応器内でH_2プラ
    ズマ処理を受ける: ところの方法。 14、特許請求の範囲第12項に記載された方法であっ
    て: 工程(b)に先立ち、前記基板が反応器内でH_2プラ
    ズマ処理を受ける: ところの方法。 15、特許請求の範囲第1項に記載された方法であつて
    : 前記金属化合物が、約2sccmから約10sccmの
    流速で反応器内へと導入され: シリコン化合物が、約15sccmから約145scc
    mの流速で反応器内へと導入される:ところの方法。 16、特許請求の範囲第1項に記載された方法であって
    : シリコン対金属比が、約1.7から約2.3であるとこ
    ろの方法。 17、低圧下で基板上にモリブデンシリサイド膜を低圧
    蒸着するための、以下の工程から成る方法: (a)壁が冷却されている反応器内において、基板を約
    40℃から約170℃までの温度に維持する工程: (b)約2sccmから約10sccmの流速でMoF
    _6を、かつ約15sccmから約145sccmの流
    速でSiH_4およびSi_2H_5から成る群から選
    択したシリコン化合物を同時に反応器内に導入する工程
    であり、約2.3以下のシリコン対モリブデン比を有す
    るモリブデンシリサイド膜が前記基板上に蒸着される、
    ところの工程。 18、特許請求の範囲第17項に記載された方法であっ
    て: シリコン化合物がSiH_4であり、かつ温度が約90
    ℃から約170℃までの間である: ところの方法。 19、特許請求の範囲第18項に記載された方法であつ
    て: 前記温度が約120℃から約160℃までの間である: ところの方法。 20、特許請求の範囲第17項に記載された方法であっ
    て: シリコン化合物がSi_2H_6であり、かつ温度が約
    40℃から約90℃までの間である: ところの方法。 21、特許請求の範囲第17項に記載された方法であっ
    て: 工程(b)に先立ち、前記基板が反応器内でH_2プラ
    ズマ処理を受ける: ところの方法。 22、特許請求の範囲第18項に記載された方法であつ
    て: 工程(b)に先立ち、前記基板が反応器内でH_2プラ
    ズマ処理を受ける: ところの方法。 23、特許請求の範囲第19項に記載された方法であつ
    て: 工程(b)に先立ち、前記基板が反応器内でH_2プラ
    ズマ処理を受ける: ところの方法。 24、特許請求の範囲第20項に記載された方法であっ
    て: 工程(b)に先立ち、前記基板が反応器内でH_2プラ
    ズマ処理を受ける: ところの方法。 25、特許請求の範囲第17項に記載された方法であつ
    て: シリコン対モリブデン比が、約1.7から約2.3であ
    る: ところの方法。 26、低圧下で基板上にモリブデンシリサイド膜を低圧
    蒸着するための、以下の工程から成る方法: (a)壁が冷却されている反応器内において、基板を約
    90℃から約170℃までの温度に維持する工程: (b)約23sccmから約10sccmの流速でMo
    F_6を、かつ約15sccmから約145sccmの
    流速でSiH_4を同時に反応器内に導入する工程であ
    り、約2.3以下のシリコン対モリブデン比を有するモ
    リブデンシリサイド膜が前記基板上に蒸着される、とこ
    ろの工程。 27、特許請求の範囲第26項に記載された方法であっ
    て: 前記温度が約120℃から約160℃までの間である: ところの方法。 28、特許請求の範囲第26項に記載された方法であっ
    て: 工程(b)に先立ち、前記基板が反応器内でH_2プラ
    ズマ処理を受ける: ところの方法。 29、特許請求の範囲第27項に記載された方法であっ
    て: 工程(b)に先立ち、前記基板が反応器内でH_2プラ
    ズマ処理を受ける: ところの方法。 30、特許請求の範囲第26項に記載された方法であっ
    て: シリコン対モリブデン比が、約1.7から約2.3であ
    る: ところの方法。 31、特許請求の範囲第27項に記載された方法であっ
    て: シリコン対モリブデン比が、約1.7から約2.3であ
    る: ところの方法。 32、低圧下で基板上にモリブデンシリサイド膜を低圧
    蒸着するための、以下の工程から成る方法: (a)壁が冷却されている反応器内において、基板を約
    90℃から約170℃までの温度に維持する工程: (b)前記基板をH_2プラズマで処理する工程: (c)約2sccmから約10sccmの流速でMoF
    _6を、かつ約15sccmから約145sccmの流
    速でSiH_4を同時に反応器内に導入する工程であり
    、約2.3以下のシリコン対モリブデン比を有するモリ
    ブデンシリサイド膜が前記基板上に蒸着される、ところ
    の工程。 33、特許請求の範囲第32項に記載された方法であっ
    て: 前記温度が約120℃から約160℃までの間である: ところの方法。 34、特許請求の範囲第32項に記載された方法であっ
    て: 工程(b)に先立ち、前記反応器が浄化される:ところ
    の方法。 35、特許請求の範囲第32項に記載された方法であつ
    て: シリコン対モリブデン比が、約1.7から約2.3であ
    る: ところの方法。 36、特許請求の範囲第33項に記載された方法であっ
    て: シリコン対モリブデン比が、約1.7から約2.3であ
    る: ところの方法。
JP15460387A 1986-10-27 1987-06-23 メタルシリサイドの低圧化学蒸着 Pending JPS63109172A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US92358886A 1986-10-27 1986-10-27
US923588 1986-10-27

Publications (1)

Publication Number Publication Date
JPS63109172A true JPS63109172A (ja) 1988-05-13

Family

ID=25448925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15460387A Pending JPS63109172A (ja) 1986-10-27 1987-06-23 メタルシリサイドの低圧化学蒸着

Country Status (1)

Country Link
JP (1) JPS63109172A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6794284B2 (en) 2002-08-28 2004-09-21 Micron Technology, Inc. Systems and methods for forming refractory metal nitride layers using disilazanes
GB2404668A (en) * 2001-05-17 2005-02-09 Sumitomo Chemical Co A method and system for manufacturing III-V group compound semiconductors
US6967159B2 (en) 2002-08-28 2005-11-22 Micron Technology, Inc. Systems and methods for forming refractory metal nitride layers using organic amines
US6995081B2 (en) 2002-08-28 2006-02-07 Micron Technology, Inc. Systems and methods for forming tantalum silicide layers
US7521356B2 (en) 2005-09-01 2009-04-21 Micron Technology, Inc. Atomic layer deposition systems and methods including silicon-containing tantalum precursor compounds

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6345373A (ja) * 1986-08-11 1988-02-26 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン ケイ素高含有ケイ化タングステンを付着させる方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6345373A (ja) * 1986-08-11 1988-02-26 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン ケイ素高含有ケイ化タングステンを付着させる方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2404668B (en) * 2001-05-17 2005-08-10 Sumitomo Chemical Co Method and system for manufacturing III-V group compound semiconductor and III-V group compound semiconductor
GB2404668A (en) * 2001-05-17 2005-02-09 Sumitomo Chemical Co A method and system for manufacturing III-V group compound semiconductors
US7196007B2 (en) 2002-08-28 2007-03-27 Micron Technology, Inc. Systems and methods of forming refractory metal nitride layers using disilazanes
US6967159B2 (en) 2002-08-28 2005-11-22 Micron Technology, Inc. Systems and methods for forming refractory metal nitride layers using organic amines
US6995081B2 (en) 2002-08-28 2006-02-07 Micron Technology, Inc. Systems and methods for forming tantalum silicide layers
US7122464B2 (en) 2002-08-28 2006-10-17 Micron Technology, Inc. Systems and methods of forming refractory metal nitride layers using disilazanes
US6794284B2 (en) 2002-08-28 2004-09-21 Micron Technology, Inc. Systems and methods for forming refractory metal nitride layers using disilazanes
US7300870B2 (en) 2002-08-28 2007-11-27 Micron Technology, Inc. Systems and methods of forming refractory metal nitride layers using organic amines
US7544615B2 (en) 2002-08-28 2009-06-09 Micron Technology, Inc. Systems and methods of forming refractory metal nitride layers using organic amines
US7560393B2 (en) 2002-08-28 2009-07-14 Micron Technology, Inc. Systems and methods of forming refractory metal nitride layers using disilazanes
US7943501B2 (en) 2002-08-28 2011-05-17 Micron Technology, Inc. Systems and methods of forming tantalum silicide layers
US7521356B2 (en) 2005-09-01 2009-04-21 Micron Technology, Inc. Atomic layer deposition systems and methods including silicon-containing tantalum precursor compounds
US7943507B2 (en) 2005-09-01 2011-05-17 Round Rock Research, Llc Atomic layer deposition systems and methods including silicon-containing tantalum precursor compounds

Similar Documents

Publication Publication Date Title
US4766006A (en) Low pressure chemical vapor deposition of metal silicide
US5252518A (en) Method for forming a mixed phase TiN/TiSi film for semiconductor manufacture using metal organometallic precursors and organic silane
US6313035B1 (en) Chemical vapor deposition using organometallic precursors
US6193813B1 (en) Utilization of SiH4 soak and purge in deposition processes
US5558910A (en) Uniform tungsten silicide films produced by chemical vapor deposition
US5231056A (en) Tungsten silicide (WSix) deposition process for semiconductor manufacture
US5399379A (en) Low-pressure chemical vapor deposition process for depositing high-density, highly-conformal titanium nitride films of low bulk resistivity
US5246881A (en) Low-pressure chemical vapor deposition process for depositing high-density, highly-conformal, titanium nitride films of low bulk resistivity
EP0599991B1 (en) Process for forming low resistivity titanium nitride films
US5500249A (en) Uniform tungsten silicide films produced by chemical vapor deposition
US6110530A (en) CVD method of depositing copper films by using improved organocopper precursor blend
US4608271A (en) Method for the manufacture of metal silicide layers by means of reduced pressure gas phase deposition
US5594280A (en) Method of forming a thin film and apparatus of forming a metal thin film utilizing temperature controlling means
JPH05195228A (ja) 低温化学蒸着法
JPH09503623A (ja) 低温での窒化チタンフィルムの化学蒸着方法
US6812146B2 (en) Chemical vapor deposition process for depositing titanium nitride films from an organo-metallic compound
JPH0120228B2 (ja)
JPH05504660A (ja) 二珪化タングステンcvd
US5997950A (en) Substrate having uniform tungsten silicide film and method of manufacture
JP2599560B2 (ja) ケイ化タングステン膜形成方法
JPS63109172A (ja) メタルシリサイドの低圧化学蒸着
US6168837B1 (en) Chemical vapor depositions process for depositing titanium silicide films from an organometallic compound
JP3953244B2 (ja) 薄膜形成方法
JP2000040675A (ja) 半導体装置の製造方法およびそれによる半導体装置
KR940010158B1 (ko) 플라즈마 화학증착법에 의한 텅스텐 박막 증착방법