JPS63107071A - 電界効果トランジスタの製造方法 - Google Patents
電界効果トランジスタの製造方法Info
- Publication number
- JPS63107071A JPS63107071A JP25300286A JP25300286A JPS63107071A JP S63107071 A JPS63107071 A JP S63107071A JP 25300286 A JP25300286 A JP 25300286A JP 25300286 A JP25300286 A JP 25300286A JP S63107071 A JPS63107071 A JP S63107071A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- contact layer
- insulative film
- layer region
- sidewall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000010884 ion-beam technique Methods 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 3
- 238000000137 annealing Methods 0.000 abstract description 2
- 230000015556 catabolic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- -1 silicon ions Chemical class 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
- H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
- H01L29/66863—Lateral single gate transistors
- H01L29/66878—Processes wherein the final gate is made before the formation, e.g. activation anneal, of the source and drain regions in the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0891—Source or drain regions of field-effect devices of field-effect transistors with Schottky gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電界効果トランジスタの製造方法忙関する。
従来、電界効果トランジスタのコンタクト層は、第4図
に示すように基板51に活性層領域52、ゲート53を
形成後、薄い絶縁膜を付着し、リアクティブイオンエツ
チングを行なってゲート53に側壁54を形成し、ゲー
ト53と側壁54をマスクにしてイオンビーム55を照
射することによってコンタクト層領域56を形成した後
、アニールによって活性層領域52、コンタクト層領域
456を活性化して形成していた。
に示すように基板51に活性層領域52、ゲート53を
形成後、薄い絶縁膜を付着し、リアクティブイオンエツ
チングを行なってゲート53に側壁54を形成し、ゲー
ト53と側壁54をマスクにしてイオンビーム55を照
射することによってコンタクト層領域56を形成した後
、アニールによって活性層領域52、コンタクト層領域
456を活性化して形成していた。
上述した従来の製造方法では、ゲートを中心としてコン
タクト層を非対称だ形成することは困難であり、ソース
抵抗を増加させずに帰還容量を低減し、ドレイン耐圧を
向上することは容易でなかった。
タクト層を非対称だ形成することは困難であり、ソース
抵抗を増加させずに帰還容量を低減し、ドレイン耐圧を
向上することは容易でなかった。
この発明の目的は、上記の従来方法の欠点を除去し、帰
還容量を低減し、ドレイン耐圧を向上させた電界効果ト
ランジスタの製造方法を提供である。
還容量を低減し、ドレイン耐圧を向上させた電界効果ト
ランジスタの製造方法を提供である。
第1図は、この発明の原理説明図である。まず、第1図
(alに示すように基板1に活性層領域2およびゲート
3を形成後、厚さtlの第1絶縁膜4を付着する。その
後フォトリングラフィ技術を用いて、第1図(b)の側
壁膜5のように加工した後、厚さt2の第2絶縁膜6を
付着する。
(alに示すように基板1に活性層領域2およびゲート
3を形成後、厚さtlの第1絶縁膜4を付着する。その
後フォトリングラフィ技術を用いて、第1図(b)の側
壁膜5のように加工した後、厚さt2の第2絶縁膜6を
付着する。
次いで、選択性のエツチングにより第1図(C)のよう
釦側壁7及び側壁8を形成し、ゲート3、側壁7及び側
壁8をマスクとしてイオンビーム9によってコンタクト
層領域lOを形成する。コンタクト層領域10は、側壁
7と側壁8の厚さの違いにより自己整合的にゲートを中
心として非対称となる。
釦側壁7及び側壁8を形成し、ゲート3、側壁7及び側
壁8をマスクとしてイオンビーム9によってコンタクト
層領域lOを形成する。コンタクト層領域10は、側壁
7と側壁8の厚さの違いにより自己整合的にゲートを中
心として非対称となる。
次に本発明を実施例によって詳細に説明する。
第2図は本発明の第1の実施例の工程を示す断面図であ
る。まず、QaAs基板11Vc活性層領域12及びゲ
ート13を形成した後、厚さ200OA程度の酸化膜1
4を付着後レジストを塗布し露光現像処理を行なって第
2図(a)のような形状のレジスト15を形成する。次
いで、フッ酸の希釈液によってレジスト15の下坂外の
酸化膜14を除去する。その後レジス)15を除去し、
厚さ100OA程度の酸化膜を付着し、全面をリアクテ
ィブイオンエツチングすることKより第2図(b)のよ
うに非対称な側壁16.17を形成した後、ゲート13
、側壁16および17をマスクとしてシリコンイオンを
注入しコンタクト層領域19を形成する。その後は側壁
16側壁17の除去、アニールオーミック電極形成の各
工程を経て、第2図(C)のようにコンタクト層21が
ゲート13に近い方をソース電極24、コンタクト層2
1がゲート13に遠い方をドレイン電極25とする電界
効果トランジスタが作成できる。
る。まず、QaAs基板11Vc活性層領域12及びゲ
ート13を形成した後、厚さ200OA程度の酸化膜1
4を付着後レジストを塗布し露光現像処理を行なって第
2図(a)のような形状のレジスト15を形成する。次
いで、フッ酸の希釈液によってレジスト15の下坂外の
酸化膜14を除去する。その後レジス)15を除去し、
厚さ100OA程度の酸化膜を付着し、全面をリアクテ
ィブイオンエツチングすることKより第2図(b)のよ
うに非対称な側壁16.17を形成した後、ゲート13
、側壁16および17をマスクとしてシリコンイオンを
注入しコンタクト層領域19を形成する。その後は側壁
16側壁17の除去、アニールオーミック電極形成の各
工程を経て、第2図(C)のようにコンタクト層21が
ゲート13に近い方をソース電極24、コンタクト層2
1がゲート13に遠い方をドレイン電極25とする電界
効果トランジスタが作成できる。
このような電界効果トランジスタはドレイン側のコンタ
クト層21とゲート13の距離が従来のものより長くな
っているため帰還容量が低減し、かつドレイン耐圧が向
上する。さらに、このような工程は1つの基板内に多数
のトランジスタを均一性よく作製できる。
クト層21とゲート13の距離が従来のものより長くな
っているため帰還容量が低減し、かつドレイン耐圧が向
上する。さらに、このような工程は1つの基板内に多数
のトランジスタを均一性よく作製できる。
第3図は本発明の@2の実施例jの工程を示す断面図で
ある。GaAs基板311C活性層領域32およびゲー
ト33を形成した後、酸化膜を付着しる。次に、ゲート
33と酸化膜34をマスクとしてシリコンイオンの注入
によシ、コンタクト層領域36を形成する。その後前述
の第1の実施例と同様に薄い酸化膜を付着し同様の工程
を経て第3図(b)のような電界効果トランジスタを作
製する。
ある。GaAs基板311C活性層領域32およびゲー
ト33を形成した後、酸化膜を付着しる。次に、ゲート
33と酸化膜34をマスクとしてシリコンイオンの注入
によシ、コンタクト層領域36を形成する。その後前述
の第1の実施例と同様に薄い酸化膜を付着し同様の工程
を経て第3図(b)のような電界効果トランジスタを作
製する。
この実施例では、コンタクト層38がノース電極42側
のゲート33端直下まであるため、ソース抵抗の低減が
可能でトランジスタの特性が向上するという利点がある
。
のゲート33端直下まであるため、ソース抵抗の低減が
可能でトランジスタの特性が向上するという利点がある
。
以上説明したように本発明は、電界効果トランジスタの
コンタクト層をゲートを中心として自己整合的忙非対称
忙作成できることによりトランジスタの帰還容量を低減
しドレイン耐圧の向上を図った多数のトランジスタを均
一性良く作製するととができる。
コンタクト層をゲートを中心として自己整合的忙非対称
忙作成できることによりトランジスタの帰還容量を低減
しドレイン耐圧の向上を図った多数のトランジスタを均
一性良く作製するととができる。
このような電界効果トランジスタは、ミリ波帯等の高周
波領域において広い利用が期待されるものである。
波領域において広い利用が期待されるものである。
第1図伸)〜(C)はこの発明の原理説明図、vg2図
(a)〜(C)はこの発明の第1の実施例の工程断面図
、第3図(a)〜(b)はこの発明の第2の実施例の工
程断面図、第4図は従来技術の説明図である。 図中、1.51−−−−・一基板、11.31 ・−−
−−−GaAs基板、2.12.32.52・・−・・
活性層領域、3.13.33゜53−・・・・・ゲート
、4・・・・・・第1絶縁膜、5・・・・・・#l壁膜
、6・・・・・・第2絶縁膜、7.8..16.17.
54−−−−−・側壁、9.55・・・・・・イオンビ
ーム、10.19.36.56・・・・・・コンタクト
層領域、14.34・・・・・・酸化膜、15・・・・
・・レジスト、18.35・・・・・・シリコンイオン
ビーム、20、37・・・・・・活性層、21・・・・
・・コンタクト層、22゜40・・・・・・オーミック
金属、23.41・・・・・・絶縁膜、24゜42・・
・・・・ソース電極、25.43・・・・・・ドレイン
電極、38.39・・・・・・コンタクト層。 イオンビーム yf!if図 筋2図 ↓ ↓ φ ↓ j φ 1 ψ ↓ ↓ ↓ ↓ ↓
箔3図
(a)〜(C)はこの発明の第1の実施例の工程断面図
、第3図(a)〜(b)はこの発明の第2の実施例の工
程断面図、第4図は従来技術の説明図である。 図中、1.51−−−−・一基板、11.31 ・−−
−−−GaAs基板、2.12.32.52・・−・・
活性層領域、3.13.33゜53−・・・・・ゲート
、4・・・・・・第1絶縁膜、5・・・・・・#l壁膜
、6・・・・・・第2絶縁膜、7.8..16.17.
54−−−−−・側壁、9.55・・・・・・イオンビ
ーム、10.19.36.56・・・・・・コンタクト
層領域、14.34・・・・・・酸化膜、15・・・・
・・レジスト、18.35・・・・・・シリコンイオン
ビーム、20、37・・・・・・活性層、21・・・・
・・コンタクト層、22゜40・・・・・・オーミック
金属、23.41・・・・・・絶縁膜、24゜42・・
・・・・ソース電極、25.43・・・・・・ドレイン
電極、38.39・・・・・・コンタクト層。 イオンビーム yf!if図 筋2図 ↓ ↓ φ ↓ j φ 1 ψ ↓ ↓ ↓ ↓ ↓
箔3図
Claims (1)
- ゲートを形成した基板表面のゲートの中央部より片側に
第1の絶縁膜を設ける工程と、第1の絶縁膜を設けた基
板表面全面に第2の絶縁膜を設ける工程と、ゲート側壁
の絶縁膜以外の絶縁膜を選択的にエッチングして除去す
る工程と、ゲートおよびその両側の側壁絶縁膜をマスク
としてイオンビームを注入してコンタクト層領域を形成
する工程とを含む電界効果トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25300286A JPS63107071A (ja) | 1986-10-23 | 1986-10-23 | 電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25300286A JPS63107071A (ja) | 1986-10-23 | 1986-10-23 | 電界効果トランジスタの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63107071A true JPS63107071A (ja) | 1988-05-12 |
Family
ID=17245120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25300286A Pending JPS63107071A (ja) | 1986-10-23 | 1986-10-23 | 電界効果トランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63107071A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0220030A (ja) * | 1988-07-07 | 1990-01-23 | Nec Corp | 電界効果トランジスタの製造方法 |
US5001077A (en) * | 1989-11-08 | 1991-03-19 | Mitsubishi Denki Kabushiki Kaisha | Method of producing an asymmetrically doped LDD MESFET |
JPH043434A (ja) * | 1990-04-19 | 1992-01-08 | Mitsubishi Electric Corp | 電界効果トランジスタ及びその製造方法 |
EP0598711A2 (en) * | 1989-04-12 | 1994-05-25 | Mitsubishi Denki Kabushiki Kaisha | MESFET source/drain structure |
US5512499A (en) * | 1991-03-01 | 1996-04-30 | Motorola, Inc, | Method of making symmetrical and asymmetrical MESFETS |
US11155531B2 (en) * | 2016-03-14 | 2021-10-26 | Neostrata Company, Inc. | N-lipoic-amino acid or peptide, derivatives and their uses |
-
1986
- 1986-10-23 JP JP25300286A patent/JPS63107071A/ja active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0220030A (ja) * | 1988-07-07 | 1990-01-23 | Nec Corp | 電界効果トランジスタの製造方法 |
EP0598711A2 (en) * | 1989-04-12 | 1994-05-25 | Mitsubishi Denki Kabushiki Kaisha | MESFET source/drain structure |
EP0598711A3 (en) * | 1989-04-12 | 1994-08-24 | Mitsubishi Electric Corp | Mesfet source/drain structure. |
US5376812A (en) * | 1989-04-12 | 1994-12-27 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
US5001077A (en) * | 1989-11-08 | 1991-03-19 | Mitsubishi Denki Kabushiki Kaisha | Method of producing an asymmetrically doped LDD MESFET |
JPH043434A (ja) * | 1990-04-19 | 1992-01-08 | Mitsubishi Electric Corp | 電界効果トランジスタ及びその製造方法 |
US5296398A (en) * | 1990-04-19 | 1994-03-22 | Mitsubishi Denki Kabushiki Kaisha | Method of making field effect transistor |
US5344788A (en) * | 1990-04-19 | 1994-09-06 | Mitsubishi Denki Kabushiki Kaisha | Method of making field effect transistor |
US5510280A (en) * | 1990-04-19 | 1996-04-23 | Mitsubishi Denki Kabushiki Kaisha | Method of making an asymmetrical MESFET having a single sidewall spacer |
US5512499A (en) * | 1991-03-01 | 1996-04-30 | Motorola, Inc, | Method of making symmetrical and asymmetrical MESFETS |
US11155531B2 (en) * | 2016-03-14 | 2021-10-26 | Neostrata Company, Inc. | N-lipoic-amino acid or peptide, derivatives and their uses |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6032364A (ja) | 半導体装置の製造方法 | |
JPH1012847A (ja) | 半導体デバイスの製造方法 | |
JPH02271538A (ja) | 半導体装置の製造方法 | |
JPS63107071A (ja) | 電界効果トランジスタの製造方法 | |
JP2714026B2 (ja) | 半導体装置用電極の形成方法 | |
KR100244789B1 (ko) | 반도체소자제조방법 | |
JPS5935479A (ja) | 半導体装置の製造方法 | |
JPS6112079A (ja) | 半導体素子の製造方法 | |
JPH0499333A (ja) | 電界効果トランジスタ及びその製造方法 | |
JPH0845962A (ja) | 半導体装置の製造方法 | |
JPS62190773A (ja) | 電界効果トランジスタとその製造方法 | |
JPH01251669A (ja) | 電界効果トランジスタの製造方法 | |
JPS60198869A (ja) | 半導体装置の製造方法 | |
JPS63293884A (ja) | 半導体装置の製造方法 | |
JPS6381866A (ja) | 半導体装置の製造方法 | |
JPS6279677A (ja) | 半導体装置の製造方法 | |
CN109148302A (zh) | 一种全包围栅极鳍式场效应晶体管的制作方法 | |
JPH03286538A (ja) | 半導体装置の製造方法 | |
JPH0247839A (ja) | 電界効果トランジスタの製造方法 | |
JPH03276733A (ja) | 化合物半導体装置の製造方法 | |
JPH03289142A (ja) | 化合物半導体装置の製造方法 | |
JPH02105540A (ja) | 半導体装置の製造方法 | |
JPH04287932A (ja) | 半導体装置の製造方法 | |
JPS62183564A (ja) | 半導体装置の製造方法 | |
JPH01218072A (ja) | 半導体装置の製造方法 |