JPS63107018A - Ion implantation method - Google Patents
Ion implantation methodInfo
- Publication number
- JPS63107018A JPS63107018A JP25071986A JP25071986A JPS63107018A JP S63107018 A JPS63107018 A JP S63107018A JP 25071986 A JP25071986 A JP 25071986A JP 25071986 A JP25071986 A JP 25071986A JP S63107018 A JPS63107018 A JP S63107018A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor
- implantation
- impurity element
- implanted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005468 ion implantation Methods 0.000 title claims description 22
- 238000000034 method Methods 0.000 title claims description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 39
- 150000002500 ions Chemical class 0.000 claims abstract description 34
- 239000012535 impurity Substances 0.000 claims abstract description 26
- 238000002513 implantation Methods 0.000 claims abstract description 24
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 3
- 150000001875 compounds Chemical class 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 21
- 239000000470 constituent Substances 0.000 abstract description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 5
- 239000010408 film Substances 0.000 description 38
- 238000000576 coating method Methods 0.000 description 17
- 239000011248 coating agent Substances 0.000 description 15
- 238000002347 injection Methods 0.000 description 9
- 239000007924 injection Substances 0.000 description 9
- 230000001133 acceleration Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000009826 distribution Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体製造プロセスにおいて用いられるイオン
注入方法に関し、特に半導体表面に形成された被膜を通
して不純物元素を半導体中にイオン注入する方法に関す
るものである。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to an ion implantation method used in a semiconductor manufacturing process, and particularly relates to a method of ion implanting an impurity element into a semiconductor through a film formed on the semiconductor surface. be.
従来、半導体デバイスの製造プロセスにおいて半導体表
面に形成された被膜を通してイオン注入するスルー注入
技術は、半導体表面に薄いチャネル層や高濃度層を形成
するため、種々試みられてきた。Conventionally, various attempts have been made to use through implantation technology, in which ions are implanted through a film formed on a semiconductor surface in a semiconductor device manufacturing process, in order to form a thin channel layer or a high concentration layer on the semiconductor surface.
ところで、半導体デバイスとして電界効果トランジスタ
（以下、ＦＥＴと略記する）を作製する場合、一般的に
その能動層を薄層化すると、ＦＥＴの電流駆動能力を表
わす係数には、
Ｋ＝ｔｐＷ／ ２ａＬ ” ” ・” ” （１１
で表わされる。ただし、εは誘電率、μは移動度、Ｗは
ゲート幅、凰は能動層厚さ、Ｌはゲート長である。また
、 ＦＥＴのピンチオフ電圧をｖｐとすると、これは、
強
Ｖｐ＝（ｑｎａ ／ ２ｇ） ＋１６１１１１１１
＋２＋ただし、ｑ：電荷素置
ｎ：電子濃度
となる。そのため、同一のピンチオフ電圧を得るには、
例えば能動層の厚さａをＡとすると、電子濃度ｎを４倍
高濃度化することになる。従って、ＦＥＴ の電流駆動
能力のに値は２倍となる。また、ピンチオフ電圧を一定
とすると、４倍の高濃度化が必要になることは、イオン
注入により能動層を形成する場合、一定の活性化率（電
子濃度＝活性化率Ｘ注入ｉ）を仮定すると、４倍の注入
量Φとなるため、ｖｐ−ψの関係はその傾斜が４倍緩や
かＫなる。つまシ、ピンチオフ電圧ｙｐを制御しゃすく
なる０このようにＦＥＴの能動層の薄層化は、Ｋ値の向
上やＶｐの制御性の点で効果があるものである。By the way, when producing a field effect transistor (hereinafter abbreviated as FET) as a semiconductor device, if the active layer is generally made thinner, the coefficient representing the current drive capability of the FET will be: K=tpW/2aL" ” ・” ” (11
It is expressed as Here, ε is the dielectric constant, μ is the mobility, W is the gate width, 凰 is the active layer thickness, and L is the gate length. Also, if the pinch-off voltage of the FET is vp, this is strong Vp = (qna / 2g) +16111111
+2+ However, q: charge element n: electron concentration. Therefore, to obtain the same pinch-off voltage,
For example, if the thickness a of the active layer is A, the electron concentration n will be increased four times. Therefore, the value of the current drive capability of the FET is doubled. Furthermore, if the pinch-off voltage is kept constant, a concentration four times higher is required.When forming an active layer by ion implantation, it is assumed that a constant activation rate (electron concentration = activation rate x implantation i) is required. Then, since the injection amount Φ becomes four times as large, the slope of the relationship vp-ψ becomes four times gentler K. It becomes easier to control the pinch-off voltage yp.Thus, making the active layer of the FET thinner is effective in improving the K value and controlling Vp.
一方、上記能動層の薄層化に際しては、イオン注入の加
速エネルギーを低下させてゆけばよいのであるが、イオ
ン注入装置の特性として低加速時の加速エネルギーのゆ
らぎが大きくなシ、制御性が劣化する。この理由から、
加速エネルギーを同一としても、はぼイオン注入のピー
ク位置より深い分だけを基板にイオン注入可能なスルー
注入技術は有望な技術である。On the other hand, when making the active layer thinner, it is possible to reduce the acceleration energy of ion implantation, but due to the characteristics of ion implantation equipment, the acceleration energy fluctuates greatly at low accelerations, and controllability is poor. to degrade. For this reason,
Through-implantation technology is a promising technology that allows ions to be implanted into the substrate only at a depth deeper than the peak position of the ion implantation even if the acceleration energy is the same.
このようなことから、ＧａＡｓを基板とし、イオン注入
により能動層を形成する際に、ＡＩＮをスルー注入する
材料として用いたものが、＠１７回半導体デバイス・材
料の会議のアブスト２り）（）Ｉ。For this reason, when using GaAs as a substrate and forming an active layer by ion implantation, AIN is used as a material for through-implantation. I.
Ｋａｗａｔａ、 Ｈ，０ｎｏｄｓｒａ、 Ｔ、５ｈ
Ｌｎｏｋｌ、 Ｎ、Ｙｏｋｏｙａｍａ ａｎｄ Ｈ，
Ｎ１５ｈｌ、 ＠Ｔｈｒｏｕｇｈ−ＡＩＮ Ｉｍｐｌｍ
ｎｔａｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ ｆｏｒ １．
７ ｎｓ ＧａＡｓ ４ＫＸ１ｂＳＲＡＭ”Ｅｘｔｅｎ
ｄｅｄ Ａｂｓｔｒａｃｔｓ ｏｆ ｔｈｅ １７ｔｈ
Ｃｏｎｆａｒ自ｎｃｅ ｏｎ ５ｏｌｉｄ ５ｔａｔｅ
Ｄｅｖｌｅｅｓ ａｎｄＭａｔｅｒｉａｌｓ、 Ｔｏ
ｋｙｏ、 １９８５． ＰＰ４０９−４１２）に示さ
れている。また、ＦＥＴにおけるソース、ドレイン領域
へのｎ 注入等では、５ｉＯｚやＳｉ３Ｎ４などをスル
ー注入のための表面被覆膜として用いたものもある。Kawata, H,0nodsra, T,5h
Lnokl, N., Yokoyama and H.
N15hl, @Through-AIN Implm
ntation Technology for 1.
7ns GaAs 4KX1bSRAM”Exten
Abstracts of the 17th
Conference on 5solid 5tate
Devlees and Materials, To
kyo, 1985. PP409-412). Furthermore, for n-injection into the source and drain regions of FETs, 5iOz, Si3N4, etc. are used as a surface coating film for through-injection.
ところが、Ｇ’ａＡｍ等の半導体表面に形成したｈｉｌ
Ｎ’ｐｓ ｌＯｚ 、８１３Ｎ４等のスルー注入用被膜
を通してイオン注入を行う際に１これらの被膜では比較
的分子量が大きく、注入イオンの射影飛程（Ｒｐ）が小
さいため、その膜厚を非常に薄く制御する必要があった
。例えば、ＧａＡｓに対してｎ型となるＳｔ（硅素）イ
オンを３０ Ｋ＠Ｖで加速した場合、注入イオンのピー
ク濃度が被膜と基板との界面にあるようにする被膜の厚
さは、ＡＩＮが３０ＯＡ、８１０２が３１２Ａ 、 ５
Ｌ３Ｎ＋が２４２人となる。それ故、このように３００
Ａ以下の薄膜を基板の表面に均一に付着させなければな
らないことから、再現性が乏しかった。However, hil formed on the surface of a semiconductor such as G'aAm
When performing ion implantation through through-injection coatings such as N'ps lOz and 813N4, 1. Since these coatings have relatively large molecular weights and the projected range (Rp) of the implanted ions is small, the thickness of the coating must be made very thin. It needed to be controlled. For example, when St (silicon) ions, which are n-type for GaAs, are accelerated at 30 K@V, the thickness of the film so that the peak concentration of the implanted ions is at the interface between the film and the substrate is AIN. 30OA, 8102 is 312A, 5
L3N+ will be 242 people. Therefore, like this 300
The reproducibility was poor because a thin film of A or below had to be uniformly deposited on the surface of the substrate.
また、上記ｋｌＮ−？Ｓ ｌｏｚ 、 Ｓ ｉ ３Ｎ４
等のスルー注入用材料では、ＡＩ、Ｎ、Ｏ等のｎ型とは
ならない余計な不純物原子が構成原子に含まれておシ、
注入イオンによりこれらの不純物原子が基板中にたたき
込まれてしまう（ノック・オンともいう）ため、基板の
イオン注入層の移動度の劣化およびキャリア濃度の低下
を生じるなどの問題点があった。Also, the above klN-? S loz, S i 3N4
Through-implantation materials such as Al, N, O, and other impurity atoms that are not n-type are included in the constituent atoms.
Since these impurity atoms are knocked into the substrate by the implanted ions (also called knock-on), there are problems such as deterioration of the mobility of the ion-implanted layer of the substrate and a decrease in the carrier concentration.
本発明は上記のような問題点を解消するためになされた
もので、その目的はスルー注入における被膜の厚さの制
限を緩和し、かつ、得ようとする導電製と同一となる不
純物元素を被膜とすることにより、注入イオンによりス
ルー注入する被膜の構成原子が半導体中へたたき込まれ
ても、キャリア濃度や移動度を低下させることのないイ
オン注入方法を提供することにある。The present invention was made to solve the above-mentioned problems, and its purpose is to alleviate the restrictions on film thickness in through implantation, and to make it possible to contain impurity elements that are the same as the conductive material to be obtained. An object of the present invention is to provide an ion implantation method that does not reduce the carrier concentration or mobility even if the constituent atoms of the film, which are to be through-implanted by implanted ions, are knocked into the semiconductor by forming a film.
すなわち、本発明のイオン注入方法は、半導体に対して
ｎ型またはｐ型となるべき不純物元素よ構成るスルー注
入用被膜を該半導体主表面上に形成した後、この半導体
に対し前記不純物元素と同じ導電型となる不純物元素を
前記被膜を透過して該半導体中にイオン注入することを
特徴とするものである。That is, in the ion implantation method of the present invention, after forming a through-implantation film made of an impurity element that is to be n-type or p-type to the semiconductor on the main surface of the semiconductor, the semiconductor is injected with the impurity element into the semiconductor. This method is characterized in that an impurity element having the same conductivity type is ion-implanted into the semiconductor through the film.
したがって、本発明においてはフルー注入用被膜として
注入イオンの射影飛程（ＲＰ）が大きなＳｔ等の不純物
元素からなる被膜を用いることにより、その被膜厚さを
厚くでき、膜厚の不均一からくる注入イオンの濃度分布
の不均一を抑制できるとともに、再現性が向上する。ま
た、前記被膜の構成元素が半導体に対して注入イオンと
同一の導電型を与える不純物元素であるため、ノックオ
ン現象を生じても、キャリア濃度および移動度の低下を
きたすことはない。Therefore, in the present invention, by using a film made of an impurity element such as St, which has a large projective range (RP) of implanted ions, as a film for flue implantation, the film thickness can be increased, and Non-uniformity in the concentration distribution of implanted ions can be suppressed, and reproducibility is improved. Furthermore, since the constituent elements of the film are impurity elements that give the semiconductor the same conductivity type as the implanted ions, even if a knock-on phenomenon occurs, the carrier concentration and mobility do not decrease.
以下、本発明を図面に示す実施例に基づいて詳細に説明
する。Hereinafter, the present invention will be described in detail based on embodiments shown in the drawings.
第１図は本発明によるイオン注入方法の一実施例を示す
模式的な説明図である。この実施例では、ＧａＡｓ、Ｉ
ｎＰ、ＩｎＧａＡｓＰ 等の化合物または混晶半弓体か
らなる半導体基板１１を用い、この半導体バ板１１上に
ｎ型またはｐ型となる８（、ＭＰ まえねＣＣ等の不純
物元素よりなるスルー注入用被膜１２をスパッタあるい
は蒸着法などにより形成する。FIG. 1 is a schematic explanatory diagram showing an embodiment of the ion implantation method according to the present invention. In this example, GaAs, I
A semiconductor substrate 11 made of a compound such as nP, InGaAsP or a mixed crystal semi-arcoid is used. The coating 12 is formed by sputtering, vapor deposition, or the like.
そして、この被膜１２上の所望の領域にイオン注入する
ためのホトレジストなどのマスク１３をパターニングし
て形成する。しかる後、前記半導体基板１１に対しスル
ー注入用被膜１２の構成元素と同じ導電型となる不純物
元素つｔｂ注入イオン１４を、マスク１３の開孔部１３
ｍを経てその被膜１２を透過して半導体基板１２へ注入
することにより、その半導体中に注入領域１５をイオン
注入層として形成するものとなっている。Then, a mask 13 such as photoresist for implanting ions into a desired region on this film 12 is formed by patterning. Thereafter, impurity element tb implantation ions 14 having the same conductivity type as the constituent elements of the through-implantation film 12 are implanted into the semiconductor substrate 11 through the opening 13 of the mask 13.
The ion implantation region 15 is formed as an ion implantation layer in the semiconductor by passing through the film 12 and implanting the ion into the semiconductor substrate 12 through the ion implantation layer 12.
このとき、注入するイオン１４は、ｎ型注入層を得る場
合、例えばＳｔ、Ｓ・、Ｔａ、Ｓなどを選択し、かつ被
膜１２としてはｓｉを通してスルー注入する。また、ｐ
型注入層を得る場合は、例えばＢ・、ＭＰ、Ｃなどを注
入イオン種および被膜１２としてスルー注入すればよい
。At this time, when obtaining an n-type implantation layer, the implanted ions 14 are selected from, for example, St, S.multidot., Ta, S, etc., and are through-implanted through Si as the coating 12. Also, p
When obtaining a mold implantation layer, for example, B., MP, C, etc. may be through-implanted as the implanted ion species and the coating 12.
しかして、上記実施例の方法によると、注入エネルギー
とスルー注入用被膜厚さの関係は、例えばＳ１被膜を用
いてＳ１イオンを注入する場合、加速電圧を３ＱＫｅＶ
とすると、Ｓｌ被膜厚さとして４１３人とすることに
より、そのＳ１イオンの射影飛程っまｆｉＲｐの位置（
一番不純物濃度の濃いピーク位ｇｔ）をほぼＳＮ被膜と
半導体基板との界面に設定できることになる。したがっ
て、上記Ｒｐの位置を被膜１２と半導体基板１１との界
面に設定する場合、上述した従来例のように他の被膜材
料では、例えばＡ７Ｎ被膜が３０ＯＡ、ＳｉＯ！被膜が
３１２Ａ、５Ｌ３Ｎｉ被膜が２４０Ａの厚さであシ、本
発明方法によるＳ１被膜の方が厚さを厚くできるのは明
らかである。このため、スルー注入用被膜形成時の厚さ
の不均一に対する許容度を大きくとれるため、再現性が
向上する。According to the method of the above embodiment, the relationship between the implantation energy and the film thickness for through implantation is, for example, when implanting S1 ions using the S1 film, the acceleration voltage is set to 3QKeV.
Then, by setting the Sl film thickness to 413 people, the projected range of the S1 ion and the position of fiRp (
This means that the peak position (gt) with the highest impurity concentration can be set approximately at the interface between the SN film and the semiconductor substrate. Therefore, when setting the position of Rp at the interface between the film 12 and the semiconductor substrate 11, when using other film materials as in the conventional example described above, for example, the A7N film has a 30 OA, SiO! The thickness of the coating is 312A and the thickness of the 5L3Ni coating is 240A, and it is clear that the S1 coating made by the method of the present invention can be made thicker. For this reason, a large tolerance for non-uniformity in thickness can be achieved during the formation of the through-injection coating, resulting in improved reproducibility.
第２図はＳ１イオンを３０に・Ｖで注入してＦＥＴの能
動層を形成したときの一例を示すもので、スルー注入用
被膜１２としてＳＮ被膜を４００人被着したもの（Ａ）
と被着していないもの（Ｂ）との注入濃度（キャリア濃
度）の基板中深さ方向分布の例であシ、両者のピンチオ
フ電圧Ｖｐは一定としている。Figure 2 shows an example of forming the active layer of an FET by implanting S1 ions at 30V and 400 SN films were deposited as the through-implantation film 12 (A).
This is an example of the distribution of the implantation concentration (carrier concentration) in the depth direction in the substrate between the substrate (B) and the unattached substrate (B), and the pinch-off voltage Vp of both is constant.
ここで、ＳｌイオンのＲｐの位置を基板表面に設定する
には、能動層の厚さａが、はぼ２ΔＲｐｖ’Σ石（ただ
し、ΔＲｐ：Ｒｐ に対する分散）で表わされる。しか
して、ＳＮ被膜を被層した場合囚と被着していない場合
（Ｂ）の能動層の厚さをそれぞれＭｌ、ｊＬ２とすると
（第３図、第４図参照）、
これらは、
ａｔ＝２ΔＲｐ＄ ・・・・・（３）轟ｚ＝Ｒｐ＋ａ
ｘ ・・ ・・ ・（４）となる。よって、
３０に＠ｖの場合、半導体基板としてのＧｈＡ＋ｓに対
して、Ｒｐは２６２Ａ、ΔＲｐは１７０人であるから、
これらの値を上記ｆ３） 、 ＋４）式に代入すると、
１１は２７１Ａ、ａｔは５３３Ａとなるｏ′）ま６、Ｓ
Ｎ被膜を施してイオン注入を行ったもの（Ａ）は、被膜
を施さないものＣＢ）に対して、能動層厚さ＆を輪にで
きることになる。なお、第３図。Here, in order to set the position of Rp of Sl ions on the substrate surface, the thickness a of the active layer is expressed by approximately 2ΔRpv'Σ (where ΔRp: variance with respect to Rp). Therefore, if the thicknesses of the active layer with and without SN coating (B) are respectively Ml and jL2 (see Figures 3 and 4), these are as follows: at= 2ΔRp$ ・・・・・・(3) Todoroki z=Rp+a
x......(4). Therefore,
30 @v, Rp is 262A and ΔRp is 170 people for GhA+s as a semiconductor substrate, so
Substituting these values into the above f3) and +4) formulas, we get
11 is 271A, at is 533A o') Or 6, S
The active layer thickness & in the case (A) in which the N film was applied and the ions were implanted can be made into a circle compared to the case (CB) in which the N film was not applied. In addition, Fig. 3.
第４図中、符号２１はイオン注入による不純物濃度の分
布を概念的に示したものである。In FIG. 4, reference numeral 21 conceptually shows the impurity concentration distribution due to ion implantation.
また、同一のピンチオフ電圧を得るために、上記（２）
式からキャリア濃度を４倍としたが、ｓｉ 被膜を用い
てスルー注入した場合でも、半導体基板表面付近のキャ
リア濃度および移動度の低下は認められなかった。これ
は、ノックオン現象を生じても、同じｎ型不純物元素で
ある丸め、キャリア濃度および移動度に悪影響を及ぼさ
ないためである０
°また、イオン注入層を高！Ｉ［化したため、基板の不
純物等による電流、電圧の不均一も軽減され、ＦＥＴ
とした時の電流値のウェハ内分散が、被膜を被着しない
もの（Ｂ）で２１％あったものが、Ｓ１被膜を被着した
もの囚では５％以下に抑制することができた。In addition, in order to obtain the same pinch-off voltage, the above (2)
Although the carrier concentration was set to 4 times based on the formula, no decrease in carrier concentration or mobility near the surface of the semiconductor substrate was observed even when through-injection was performed using a Si 2 film. This is because even if a knock-on phenomenon occurs, it will not adversely affect the rounding, carrier concentration and mobility of the same n-type impurity element. Because it is made of I
The intra-wafer dispersion of current values was 21% in the case where no film was applied (B), but it was able to be suppressed to 5% or less in the case where the S1 film was applied.
さらに、Ｓ１イオンをＳｔ被被膜通して注入する場合、
Ｓ１イオンが被膜中の８１をスパックしてしまうセルフ
・スパッタ収量は、例えば加速エネルギーが４５ Ｋ＠
Ｖの場合、０．０４１１１／Ｓｔイオｙと極めて小さな
値である。このため、通常用いられるイオン注入量１０
〜１０ｃｍ の範囲では、８１被膜のスルー注入の際
の厚さ変化はＩＡ以下であシ、全く問題とならないので
ある。Furthermore, when implanting S1 ions through the St coating,
The self-sputtering yield in which S1 ions spackle 81 in the film is, for example, when the acceleration energy is 45 K@
In the case of V, it is an extremely small value of 0.04111/St ioy. For this reason, the commonly used ion implantation amount is 10
In the range of ~10 cm2, the thickness change during through-injection of the 81 coating is less than IA and poses no problem at all.
以上説明したように、本発明によるときは、スルー注入
用被膜として注入イオンの射影飛程（Ｒｐ）の大きなＳ
ｌ、ＭＰ等の元素よりなる被膜を用いることにより、被
膜厚さを厚くでき、膜厚の不均一からくる注入イオンの
濃度分布の不均一を抑制できるとともに、再現性が向上
する。また、前記被膜の構成元素が半導体に対して、注
入イオンと同一の導電型を与える不純物元素であるため
、ノックオン現象を生じても、キャリア濃度および移動
度の低下を生じることはない。As explained above, according to the present invention, S
By using a film made of elements such as L, MP, etc., the film thickness can be increased, suppressing non-uniformity in the concentration distribution of implanted ions caused by non-uniform film thickness, and improving reproducibility. Further, since the constituent elements of the film are impurity elements that give the semiconductor the same conductivity type as the implanted ions, even if a knock-on phenomenon occurs, carrier concentration and mobility do not decrease.
従って、本発明によれば、スルー注入が均一性。Therefore, according to the present invention, through injection is uniform.
再現性良く行なえるため、ＦＥＴの能動層に適用すると
、厚さが薄く、高濃度の能動層を得ることができる。こ
のため、ＦＥＴのドレイン電流は、基板中不純物の悪影
響を受は難く、均一となる。Since it can be performed with good reproducibility, when applied to the active layer of an FET, a thin and highly concentrated active layer can be obtained. Therefore, the drain current of the FET is hardly affected by impurities in the substrate and becomes uniform.
さらＫＳＦＥＴ の駆動能力のに値が大となシ、かつイ
オン注入量とピンチオフ電圧との関係が緩かになるため
、ピンチオフ電圧の制御性が増大する。Furthermore, since the drive capability of the KSFET is large and the relationship between the ion implantation amount and the pinch-off voltage is loose, the controllability of the pinch-off voltage is increased.
その結果、高性能のＦＥＴを均一性、再現性良く製作で
惠るため、高速な集積回路製作が可能となる利点を奏す
る。As a result, high-performance FETs can be manufactured with good uniformity and reproducibility, which has the advantage of enabling high-speed integrated circuit manufacturing.
＄１図は本発明によるイオン注入方法の一実施例を示す
模式的な説明図、第２図はＳｔをスルー注入用被膜とし
た場合囚と被膜を用いずにイオン注入した場合（Ｂ）と
のキャリア濃度分布を示す図、第３図は上記実施例にお
けるＳ１被膜を通してイオン注入したときの能動層の厚
さを示す概念図、第４図は被膜を用いずにイオン注入し
たときの能動層の厚さを示す概念図である。
１１・拳・・半４体基＆、１２・・・嗜スルー注入用被
膜、１３・・・・マスク）１４・・・９注入イオン、１
５・・・０注入領域（イオン注入層）０Figure 1 is a schematic explanatory diagram showing an example of the ion implantation method according to the present invention, and Figure 2 shows the case (B) in which St is used as a through-implantation coating, the case in which ions are implanted without a coating (B), and Figure 3 is a conceptual diagram showing the thickness of the active layer when ions are implanted through the S1 film in the above example, and Figure 4 is a diagram showing the active layer when ions are implanted without using a film. It is a conceptual diagram showing the thickness of. 11.Fist...Half 4-body base &, 12...Coating for through injection, 13...Mask) 14...9 Injected ion, 1
5...0 implanted region (ion implanted layer) 0
Claims (3)
元素より成るスルー注入用被膜を該半導体主表面上に形
成した後、この半導体に対し前記不純物元素と同じ導電
型となる不純物元素を前記被膜を透過して該半導体中に
イオン注入することを特徴とするイオン注入方法。(1) After forming a through-implantation film on the main surface of the semiconductor consisting of an impurity element that is to be n-type or p-type to the semiconductor, an impurity element that has the same conductivity type as the impurity element is injected into the semiconductor. An ion implantation method characterized by implanting ions into the semiconductor through the film.
するようにスルー注入用被膜の膜厚をイオン注入する不
純物元素の射影飛程と同程度にすることを特徴とする特
許請求の範囲第１項記載のイオン注入方法。(2) Claims characterized in that the film thickness of the through-implantation film is made comparable to the projected range of the impurity element to be ion-implanted so as to form a thin channel layer or a high concentration layer on the main surface of the semiconductor. The ion implantation method according to item 1.
よびイオン注入用の不純物元素を硅素としたことを特徴
とする特許請求の範囲第１項または第２項記載のイオン
注入方法。(3) The ion implantation method according to claim 1 or 2, wherein the semiconductor is a compound semiconductor, and the film for through implantation and the impurity element for ion implantation are silicon.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25071986A JPS63107018A (en) | 1986-10-23 | 1986-10-23 | Ion implantation method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25071986A JPS63107018A (en) | 1986-10-23 | 1986-10-23 | Ion implantation method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63107018A true JPS63107018A (en) | 1988-05-12 |
Family
ID=17212033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25071986A Pending JPS63107018A (en) | 1986-10-23 | 1986-10-23 | Ion implantation method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63107018A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6282974B1 (en) | 1996-03-12 | 2001-09-04 | Fujikiko Kabushiki Kaisha | Operating apparatus for automatic transmission |
| JP2012104801A (en) * | 2010-11-12 | 2012-05-31 | Jiaotong Univ | METHOD OF MANUFACTURING GaN-BASED THIN FILM TRANSISTOR |
-
1986
- 1986-10-23 JP JP25071986A patent/JPS63107018A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6282974B1 (en) | 1996-03-12 | 2001-09-04 | Fujikiko Kabushiki Kaisha | Operating apparatus for automatic transmission |
| JP2012104801A (en) * | 2010-11-12 | 2012-05-31 | Jiaotong Univ | METHOD OF MANUFACTURING GaN-BASED THIN FILM TRANSISTOR |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0171111A2 (en) | Process to superpose two positive photoresist layers | |
| JPH0475351A (en) | Manufacture of chemical compound semiconductor device | |
| Ray et al. | Plasma oxide FET devices | |
| JPS63107018A (en) | Ion implantation method | |
| US3936321A (en) | Method of making a compound semiconductor layer of high resistivity | |
| US3345216A (en) | Method of controlling channel formation | |
| US5250453A (en) | Production method of a semiconductor device | |
| JPS59119870A (en) | Manufacture of semiconductor device | |
| JP2712433B2 (en) | Method of manufacturing inverted staggered thin film transistor | |
| US4694563A (en) | Process for making Schottky-barrier gate FET | |
| JPH03101220A (en) | Manufacture of semiconductor device | |
| JPS5730368A (en) | Tunnel fet | |
| JPH0311626A (en) | Manufacture of semiconductor device | |
| JPH0260060B2 (en) | ||
| JP3103693B2 (en) | Method for manufacturing semiconductor device | |
| JPH01120866A (en) | Semiconductor device | |
| JPS6215862A (en) | Semiconductor device | |
| JPS6190470A (en) | Manufacture of compound semiconductor device | |
| JP2726730B2 (en) | Manufacturing method of field effect transistor | |
| JPS63244842A (en) | Ion implantation into compound semiconductor | |
| KR930008858B1 (en) | Manufacturing method of semiconductor device | |
| JPH02222547A (en) | Manufacture of mos field-effect transistor | |
| JPS6197974A (en) | Manufacture of semiconductor device | |
| JPS6336151B2 (en) | ||
| JPH02197138A (en) | Field-effect transistor |