JPS631037A - Epitaxial wafer and manufacture thereof - Google Patents
Epitaxial wafer and manufacture thereofInfo
- Publication number
- JPS631037A JPS631037A JP14268086A JP14268086A JPS631037A JP S631037 A JPS631037 A JP S631037A JP 14268086 A JP14268086 A JP 14268086A JP 14268086 A JP14268086 A JP 14268086A JP S631037 A JPS631037 A JP S631037A
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial
- substrate
- wafer
- density
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 32
- 239000001301 oxygen Substances 0.000 claims abstract description 32
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 28
- 238000010438 heat treatment Methods 0.000 claims abstract description 16
- 238000010521 absorption reaction Methods 0.000 claims abstract description 11
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical group [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract 2
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract 2
- 239000001257 hydrogen Substances 0.000 claims abstract 2
- 238000005979 thermal decomposition reaction Methods 0.000 claims abstract 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 39
- 229910052710 silicon Inorganic materials 0.000 claims description 36
- 239000010703 silicon Substances 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 27
- 229910052799 carbon Inorganic materials 0.000 claims description 6
- 230000007547 defect Effects 0.000 abstract description 9
- 238000005247 gettering Methods 0.000 abstract description 3
- 239000012535 impurity Substances 0.000 abstract description 3
- 229910007264 Si2H6 Inorganic materials 0.000 abstract 1
- 229910003923 SiC 4 Inorganic materials 0.000 abstract 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical group [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 38
- 230000000694 effects Effects 0.000 description 9
- 239000013078 crystal Substances 0.000 description 5
- 230000014759 maintenance of location Effects 0.000 description 4
- 150000002926 oxygen Chemical class 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000002253 acid Substances 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 238000003776 cleavage reaction Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 230000007017 scission Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 101100081489 Drosophila melanogaster Obp83a gene Proteins 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000001739 density measurement Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は、イントリンシックゲッタリング効果を有す
るエビタギシャルウＬハ及びその製造方法に関するもの
であり、更に詳細には、赤外吸収係数のｌ＋ｉが限定さ
れたシリコン基板と該シリ］ン基板上に形成された高品
質のシリコンエビクキシャル膜とから構成されているエ
ピタキシャルウェハ及びその製造方法に関するものであ
る。[Detailed Description of the Invention] [Object of the Invention] (Industrial Application Field) The present invention relates to an Evitagishal substrate having an intrinsic gettering effect and a method for producing the same, and more specifically relates to an infrared absorption The present invention relates to an epitaxial wafer composed of a silicon substrate with a limited coefficient l+i and a high quality silicon eviaxial film formed on the silicon substrate, and a method for manufacturing the same.
（従来の技術）
近年、半導体デバイスに対するパターン描画技術やリソ
グラフィ技術等の進ルによってＭＯ８ＬＳＩの高密度化
が進んでいるが、高密度化すると素子間距離が非常に短
くなるため、たとえばラッチアップ現象等が発生しやＪ
くなり、その結果、素子歩留りが著しく低下するという
問題があった。(Prior art) In recent years, advances in pattern drawing technology and lithography technology for semiconductor devices have led to higher densification of MO8LSIs. etc. will occur.
As a result, there was a problem in that the device yield was significantly reduced.
ＭＯＳ ＬＳＩにおけるラッチアップの防止を図ると
ともに高密度化を図るためには、高品質のエピタキシャ
ル膜を有したエピタキシャルウェハが必要であり、また
、高品質のエピタキシャル膜をシリコン基板上に形成さ
せるためには、該シリコン基板の表面にＯＳ Ｆ （０
ｘｉｄａｔｉｄｎ−ｉｎｄｕｃｅｄ３ ｔａｃｋｉｎｇ
Ｆａｕｌｔ ：熱誘起積層欠陥）の発生しないように
することが必要である。In order to prevent latch-up and increase density in MOS LSI, epitaxial wafers with high-quality epitaxial films are required, and in order to form high-quality epitaxial films on silicon substrates, is OS F (0
xidatidn-induced3 tacking
It is necessary to prevent the occurrence of thermally induced stacking faults.
ウェハ処理工程にＪ３いてシリコン基板表面にＯ３Ｆを
生じさせいようにするための基板予備処理方法としては
秤々のものが知られている。 現在量も普及しているの
は、いわゆるＩＧ（イントリンシックゲッタリング）法
であり、ＭＯ８ＬＳＩ用のシリコン基板にはＩＧ処理を
施した後、エピタキシ１１ル工程においてエピタキシャ
ル膜が形成されている。A wide variety of substrate pretreatment methods are known for preventing O3F from being generated on the silicon substrate surface during the wafer processing step. The so-called IG (intrinsic gettering) method is currently widespread, and after IG processing is performed on a silicon substrate for MO8LSI, an epitaxial film is formed in an epitaxial step.
ＩＧ法は、よく知られているように、酸素の析出に起因
する微小欠陥をゲッタ核として放念にウェハ内部に高密
度に発生させておき、エピタキシャル成長等の加熱工程
においてはＯ８Ｆの原因となるＭ板表面近傍の欠陥を該
ゲッタ核に吸引し且つ基板表面から外方拡散（Ｏｕ（−
旧ｒｒｕｓｉｏｎ ）させることによって基板表面を無
欠陥にする技術である。 Ｏ３Ｆに関連する因子として
は、基板シリコン結晶の格子間酸素：Ａ度や炭素濃度が
あり、従来はＩＧ法を施すべぎシリコン基板として格子
間酸素濃１σや炭素濃度が同一であるものを選び、その
ようなシリコン基板に対してＩＧを施している。As is well known, in the IG method, minute defects caused by oxygen precipitation are generated as getter nuclei in a high density inside the wafer, which causes O8F in the heating process such as epitaxial growth. Defects near the surface of the M plate are attracted to the getter nucleus and outwardly diffused from the substrate surface (Ou(-
This is a technology that makes the substrate surface defect-free by causing the surface of the substrate to become defect-free. Factors related to O3F include the interstitial oxygen: A degree and carbon concentration of the substrate silicon crystal. Conventionally, when applying the IG method, silicon substrates with the same interstitial oxygen concentration 1σ and carbon concentration were selected. , IG is applied to such a silicon substrate.
ＩＧ法では一般に、酸素を高濃度に含有したシリコン基
板を用い、該シリコン基板に対して一段熱処理もしくは
二段以上の多段熱処理を行う。In the IG method, a silicon substrate containing a high concentration of oxygen is generally used, and the silicon substrate is subjected to one-stage heat treatment or two or more stages of multi-stage heat treatment.
低温熱処理と高温熱処理を組合せた多段熱処理による方
法は、内部欠陥密度や表面無欠陥層の幅（ＤＺ幅）の制
御を非常によく行えるが、工程数が多いためウェハコス
トが著しく高（なるという欠点があり、従って現在では
一段熱’２！ｌ！理によるＩＧ法が実施されている。A multi-stage heat treatment method that combines low-temperature heat treatment and high-temperature heat treatment can control the internal defect density and the width of the surface defect-free layer (DZ width) very well, but the wafer cost is extremely high due to the large number of steps. There are drawbacks, and therefore, the IG method is currently practiced using a one-step thermal process.
しかしながら、−段熱処理によるＩＧ法では、ＩＧ法を
施すべきシリコン基板ずべての格子間酸素濃度や含有炭
素濃度を同一にしてＪ３いても基板毎に内部微小欠陥密
度が大きく異なってしまう場合がしばしばあり、従って
一段熱処工ＴによるＩＧ法では常に一定のＩＧ効果を期
待することができず、その結果、高配τ′■のエピタキ
シャルウェハを常に高い歩留りで製）貴することはでき
なかった。However, in the IG method using a -stage heat treatment, even if the interstitial oxygen concentration and carbon content concentration of all the silicon substrates to be subjected to the IG method are the same, the internal microdefect density often differs from substrate to substrate. Therefore, in the IG method using one-stage heat treatment T, a constant IG effect cannot always be expected, and as a result, epitaxial wafers with a high grain size τ'■ cannot always be produced at a high yield.
また、前記と同じ理由により、従来のエピタキシトルウ
ェハは、平均的な歩留りが低いため、コスｌ−が高く、
しかも高い（８頼性を右したムのではなかった。Furthermore, for the same reason as mentioned above, conventional epitaxial wafers have a low average yield and a high cost l-.
Moreover, it was not the same as the one with high reliability (8).
（発明が解決しＪ：うとげる問題点）
この発明の第一の目的は、常に高い歩留りで製造するこ
とができるとともに従来よりら安いコストで生産するこ
とができる高品質のエピタキシ＼・ルウエバを提供する
ことであり、この発明の第二の目的は、従来のエピタキ
シ１フルウエハよりｂ；１品質のエピタキシャルウェハ
を従来の製造方法よりも高歩留り且つ安価なコストで製
ｊ告Ｊることのできる製造方法を提供することである。(Problems that the invention solves) The first purpose of this invention is to create a high-quality epitaxy/rubber that can be manufactured at a consistently high yield and at a lower cost than before. A second object of the present invention is to provide an epitaxial wafer that can produce epitaxial wafers of a higher quality than conventional epitaxial full wafers at a higher yield and at a lower cost than conventional manufacturing methods. An object of the present invention is to provide a manufacturing method.
［発明の構成］
（問題点を解決するための手段と作用）この発明は、シ
リコン結晶内に含まれる各種の酸素の挙動と該酸素がシ
リコン結晶に及ぼす影響とを研究する過程で生まれたも
のである。[Structure of the invention] (Means and effects for solving the problem) This invention was created in the process of researching the behavior of various types of oxygen contained in silicon crystals and the effects of these oxygens on silicon crystals. It is.
ＣＺ法等で製造されたシリコン単結晶体の中にはシリコ
ン原子の格子間に位首する酸素原子やシリコン原子の格
子点でシリコン原子を置換し−Ｃ（ｊ在する酸素原子が
不純物として含有されてＪ３す、これらの格子間酸素や
置換酸素は該シリコン基板が加熱された簡にはそれぞれ
異なる挙動をして該シリコン基板に対するＩ（１１理の
効果を左右〕ることになる。In silicon single crystals produced by the CZ method, silicon atoms are substituted at the lattice points of silicon atoms or oxygen atoms located between the lattices of silicon atoms, and oxygen atoms present in -C (j) are contained as impurities. When the silicon substrate is heated, these interstitial oxygen and substituted oxygen behave differently and influence the effect of I (11 principles) on the silicon substrate.
従来、ＩＧ法の効果を左右する因子の一つとして格子間
酸素濃度が重要視され、濃度を一定範囲内の直に制御す
れば、どのシリコン基板に対してもほぼ同じＩＧ効果が
１ｑられると考えられてきたが、本発明者等の研究によ
ればｒＧ効果に影響を及ぼすのは格子間酸素濃度よりも
むしろ、格子間酸素と置換酸素との比率であることが判
明した。Conventionally, the interstitial oxygen concentration has been considered important as one of the factors that influences the effectiveness of the IG method, and if the concentration is directly controlled within a certain range, approximately the same IG effect of 1q can be achieved for any silicon substrate. However, according to research conducted by the present inventors, it has been found that it is the ratio of interstitial oxygen to substituted oxygen rather than the interstitial oxygen concentration that influences the rG effect.
本発明は、前記のごとき研究結果に基いたちので、あり
、本発明によるエピタキシャルウェハは、格子間酸素に
起因する赤外光の室温での吸収係数α４．いと置換酸素
に起因する赤外光の室温での吸収係数α６，３との比α
１１０６ ／α５１ｊが４．５以上であるシリコン基板
と、該シリコン基板上にエピタキシャル成長で形成され
たシリコン膜とから（ｊ４成されていることを特徴とす
るものである。The present invention is based on the above research results, and the epitaxial wafer according to the present invention has an absorption coefficient α4 of infrared light at room temperature caused by interstitial oxygen. The ratio α to the absorption coefficient α6,3 of infrared light due to substituted oxygen at room temperature
1106/α51j is 4.5 or more, and a silicon film formed on the silicon substrate by epitaxial growth.
また、本発明による製造方法は、前記の比α４，６／α
５１３が４．５以上のシリコン基板を用いて、該シリコ
ン基板の上に１１００℃以上の温度での熱処理を含むエ
ビタキシャル工程によってシリコン膜を形成することを
特徴とするものである。 本発明の方法では、エビタキ
シャル工程がＩＧ熱処理工程となっているため、従来方
法の如く、エピタキシＸ・ル工程に先立って特別な［Ｇ
熱処理を行う必要がなく、従ってウェハプロはスの工程
が短縮される。 エビタキシャル工程に１１００℃以」
二の高温工程が含まれているため、基板表面近傍の酸素
が外法拡散（Ｑｕｔ−ｄｉ「ｆｕｓｉｏｎ ）されると
ともにＪＪ板内部に高密度の微小欠陥（ゲッタ核）が発
生し、その結果、エピタキシャル成長時に基板表面に混
入してくる不純物を効果的にゲッタするとともに基板表
面を無欠陥にすることができる。Further, the manufacturing method according to the present invention has the above-mentioned ratio α4,6/α
The method is characterized in that a silicon substrate with 513 of 4.5 or higher is used, and a silicon film is formed on the silicon substrate by an epitaxial process including heat treatment at a temperature of 1100° C. or higher. In the method of the present invention, since the epitaxial step is an IG heat treatment step, unlike the conventional method, a special [G
There is no need to perform heat treatment, so the wafer processing steps are shortened. 1100℃ or higher for the epitaxial process
Since the second high-temperature process is included, oxygen near the substrate surface is externally diffused (Qut-di fusion) and a high density of micro defects (getter nuclei) is generated inside the JJ board, resulting in Impurities mixed into the substrate surface during epitaxial growth can be effectively gettered, and the substrate surface can be made defect-free.
本発明のエピタキシャルウェハは、従来のエピタキシャ
ルウェハの如くエピタキシャル工程に先立ってシリコン
基板にＩＧ処理を施寸必要なしに製造することができる
ため、従来のエピタキシトルウエハよりも安価に能率よ
く製造することができ、しかち、表面欠陥のない基板と
高品質のエピタキシャル膜とを有している。The epitaxial wafer of the present invention can be manufactured without the need for IG processing on a silicon substrate prior to the epitaxial process, unlike conventional epitaxial wafers, and therefore can be manufactured more efficiently and at a lower cost than conventional epitaxial wafers. However, it has a substrate with no surface defects and a high quality epitaxial film.
また、本発明の製造方法では、従来のエピタキシャルウ
ェハより乙信頼性の高いエピタキシャルウェハを高い歩
留りと安価なコストでＷＩＪ造することができる。Further, according to the manufacturing method of the present invention, an epitaxial wafer with higher reliability than conventional epitaxial wafers can be manufactured by WIJ at a high yield and at a low cost.
（実施例）
実施例 １
ＣＺ法で育成した、面指数（１００）のＳｉ単結晶捧か
ら格子間酸素濃度が７．５〜１１，５Ｘ１０”ａｔｏｍ
ｓ −ｃｍ−３で含有炭素潤度が検出限界（２×１０”
ａｔｏｍｓ −ａｍ−３）以下のウェハを切り出し、
このウェハ巾の格子間酸素濃度と置換酸累濶度とを表す
室温下の赤外吸収係数α１１％とα５１３とを赤外吸収
法で測定した。 なＪノ、α、７．は置換酸素の濃度を
表す赤外吸収係数であり、α１１つは格子間酸素の１３
度を表１赤外吸収係数である。 そして、これらのウェ
ハ上に１１００°Ｃの成ｉ％温度でエピタキシトル層を
約１０μｍ形成した。(Example) Example 1 An interstitial oxygen concentration of 7.5 to 11.5×10” atoms was obtained from a Si single crystal with a surface index of (100) grown by the CZ method.
At s -cm-3, the moisture content of carbon is at the detection limit (2 x 10"
atoms-am-3) Cut out the following wafer,
The infrared absorption coefficients α11% and α513 at room temperature, which represent the interstitial oxygen concentration and the substitution acid accumulation over the width of the wafer, were measured by an infrared absorption method. Na Jノ, α, 7. is the infrared absorption coefficient representing the concentration of substituted oxygen, and α11 is the 13 of interstitial oxygen.
Table 1 shows the infrared absorption coefficient. Then, an epitaxial layer of about 10 μm was formed on these wafers at an i% temperature of 1100°C.
該ウェハは、○ＳＦ密度を測定するために、１ｏｏｏ℃
で１６時間の間乾燥酸素雰囲気中で酸化熱処理した。
酸化熱処理後、該・ウェハ上の５ｉｎ２膜を剥邸し、露
出したエピタキシトル層の表面におけるＯ８Ｆの密度を
、エツチング法により出現させ、光学顕微鏡を利用して
測定した。The wafer was heated to 1ooo°C to measure SF density.
An oxidative heat treatment was performed in a dry oxygen atmosphere for 16 hours.
After the oxidation heat treatment, the 5in2 film on the wafer was stripped, and the density of O8F on the surface of the exposed epitaxial layer was revealed by an etching method and measured using an optical microscope.
第３図は、前記各ウェハに対して実施した○ＳＦ密度の
測定結果を各ウェハの格子間酸素濃度に対応してブロン
１−シた図である。FIG. 3 is a graph showing the results of the SF density measurements carried out on each of the wafers, corresponding to the interstitial oxygen concentration of each wafer.
第３図から明らかであるように、各ウェハの格子間酸素
濃度とＯ８Ｆ密度との間には明確な相関性は見られない
。 すなわち、格子間酸素濃度が高ければ、Ｏ８Ｆ密度
も高くなる、という傾向は第３図では全く見られない。As is clear from FIG. 3, there is no clear correlation between the interstitial oxygen concentration and O8F density of each wafer. That is, there is no tendency in FIG. 3 that the higher the interstitial oxygen concentration, the higher the O8F density.
格子間酸素濃度が低くても○Ｓ「密度が高いもの５あ
れば、格子間酸素濃度が高くてちＯ８Ｆ密度が低いしの
し多い。○S Even if the interstitial oxygen concentration is low, if the density is high5, the interstitial oxygen concentration is high and the O8F density is low.
従って第３図を参照ずれぼ、（ａ早開酸素濃度をＯ８Ｆ
に対する制御因子と見る従来の考えの、１１１りが証明
されたことになる。Therefore, referring to Figure 3, (a early opening oxygen concentration O8F
This means that 111 points of the conventional idea that it is a controlling factor for
一方、第１図は、エビタキシャル工程で熱処理を行う前
の前記ウェハの各々に対しで１１１′ｉ記の吸収係数α
０７、とα５１３との比に一α７．。５／α６，３を求
め、各ウェハのｋｆｆＱに対して各・ウェハのＯ３Ｆ密
度をプロットした図である。On the other hand, FIG. 1 shows the absorption coefficient α of 111′i for each of the wafers before heat treatment in the epitaxial process.
07, and α513 is one α7. . 5/α6,3 is calculated and the O3F density of each wafer is plotted against kffQ of each wafer.
第１図を参照すると、ｋの直が大きくなるとＯ８Ｆ密度
が小さくなることがわかるが、特にに≧４．５のウェハ
ではＯ８Ｆ密度が１０個・Ｃ１ｕ−２以下になることが
わかる。Referring to FIG. 1, it can be seen that as the value of k increases, the O8F density decreases, and in particular, in wafers with ≧4.5, the O8F density becomes 10 C1u-2 or less.
第２図は、前記の各ウェハを（１１０）面でへき聞した
後、へき開面をエツチングし、エツチングしたへき開面
を光学顕微鏡で観察して内部微小欠陥密度を測定し、該
内部微小欠陥密度の測定値を各ウェハのに値に対応して
プロットした図である。Figure 2 shows that after each wafer is cleaved on the (110) plane, the cleavage plane is etched, and the etched cleavage plane is observed with an optical microscope to measure the internal microdefect density. FIG. 3 is a diagram in which the measured values of are plotted in correspondence with the values of each wafer.
第２図から明らかであるにうに、ｋ値と内部微小欠陥密
度とは正に相Ｉ３！１する関係にあり、内部微小欠陥密
度とに値との間には有意な関係があることがわかる。As is clear from Figure 2, the k value and the internal microdefect density have a relationship of exactly phase I3!1, and it can be seen that there is a significant relationship between the internal microdefect density and the value. .
従って、第１図及び第２図からに値が、内部微小欠陥密
度と○ＳＦ密度とに対する指標となり１ｑることがわか
る。 づ°なわち、ｋ値を制御することによってＩＧ効
果を制御することができ、基板のに値を制御することに
よって欠陥のない基板表面と高品質のエピタキシャル層
とを有したエピタキシャルウェハを得ることができる。Therefore, it can be seen from FIGS. 1 and 2 that the value is 1q, which is an index for the internal micro defect density and the SF density. That is, by controlling the k value, the IG effect can be controlled, and by controlling the value of the substrate, it is possible to obtain an epitaxial wafer with a defect-free substrate surface and a high quality epitaxial layer. Can be done.
実施例 ２
含有Ｍ素ｆＡ度が７．５〜１７．５ｘ １０” ａｔｏ
ｍｓ −ｃｍ−’、含有炭素濃度が検出限界（２ｘ １
０” ａｔｏｍｓ −ａｍ−” ）以下でｋ（＝α７，
６／α、Ｉ３）の値が４．５以上のＰ型半導体（０，１
ｑｃｍ以下）から５１ｎｃｈ径のシリコンウェハの（ｉ
ｏｏ）面にＰ型５Ωｃｍのエピタキシャル層を１０μｍ
の厚さに成長さ１１該工ピタキシヤル層の士に２５６に
ビットＤＲＡＭを形成し、これを第一の試料とした（な
お、試料は、統＋ｉｌ学上で信頼し１ｑる数値が４！７
られるに十分な数だけ製作した）−方、格子間酸素温度
のみを所定値にした５ｉｎｃｈ径シリコンウエハを同数
作り、該ウェハの面にもＰ型５Ωｍのエピタキシャル層
を１０μｍの厚さに形成し、上記と同様に２５０にピッ
ｌ−Ｄ ＲＡＭを形成し、これを第二の試料とした。Example 2 Contained M element fA degree is 7.5 to 17.5x 10" ato
ms -cm-', the carbon concentration is at the detection limit (2x 1
0”atoms −am−”) or less, k(=α7,
P-type semiconductor (0,1
(qcm or less) to 51 nch diameter silicon wafer (i
oo) surface with a P-type 5Ωcm epitaxial layer of 10μm
A bit DRAM was grown to a thickness of 11 and 256 bits between the two layers, and this was used as the first sample.
On the other hand, we made the same number of 5-inch diameter silicon wafers with only the interstitial oxygen temperature set to a predetermined value, and formed a P-type 5Ωm epitaxial layer to a thickness of 10 μm on the surface of the wafers. A pill-D RAM was formed on 250 in the same manner as above, and this was used as a second sample.
上記試料について歩留りを調査したところ、第一の試料
（ずなわら、前記ｋ７．が４．５以上のウェハを使用し
たもの）では歩留りが７０％以上であり、且つ歩留り均
一性がよかったが、格子間酸素澗瓜のみを所定値にした
第二の試料の歩留りは６０％以上であり、歩留り均一性
も良くなかった、。When we investigated the yield of the above samples, we found that the yield of the first sample (Zunawara, using wafers with k7. of 4.5 or higher) was 70% or more, and the yield uniformity was good. The yield of the second sample in which only the interstitial oxygen content was set to a predetermined value was 60% or more, and the yield uniformity was also poor.
また、製作した２５６にピットＤ ＲＡ Ｍについて信
頼性テス１−を１７つだところ、前記第−及び第二の試
料とも初期の電荷保持時間は１５０１ＤＳｅＣ程度であ
ったが、１７５℃で１０００時間放置後では第二の試料
のうちｋ＞ ４．５の試料の電荷保持時間が１２０〜１
５０ｍ５ｅｃであったのに対し、第二の試料のうちｋ＜
４．０のものの電荷保持時間は５０ｍ ｓｅｃ程度まで
低下した。 また、第一の試Ｆ１では１７５℃で１００
０時間放置後も電荷保持時間は １５０１＋１ＳｅＱ程
度で変化がなかった。 すなわち、本発明のエピタキシ
ャル・クエへでは従来の半導体装置よりも信頼性の高い
半導体装置を製作することができる。In addition, when we conducted 17 reliability tests on the manufactured 256 pit DRAM, the initial charge retention time for both the first and second samples was about 1501 DSeC, but after being left at 175°C for 1000 hours. Later, among the second samples, the charge retention time of the sample with k > 4.5 is 120~1
50 m5ec, whereas in the second sample k<
4.0, the charge retention time decreased to about 50 msec. In addition, in the first test F1, 100
Even after being left for 0 hours, the charge retention time remained unchanged at approximately 1501+1SeQ. That is, with the epitaxial query of the present invention, it is possible to manufacture a semiconductor device with higher reliability than conventional semiconductor devices.
［発明の効果コ
以上に説明したように、本発明によれば、表面欠陥のな
い基板と、該基板上に形成された高品質のシリコンエピ
タキシャル膜とを有したエピタキシャルウェハを従来よ
りも高歩留りで■つ安衛に製造することができる。[Effects of the Invention] As explained above, according to the present invention, it is possible to produce epitaxial wafers having a substrate with no surface defects and a high-quality silicon epitaxial film formed on the substrate at a higher yield than before. It can be manufactured safely and securely.
第１図及び第２図は本発明によるエピタキシャルウェハ
の構成及び製）吉方法の原理を説明覆るだめのグラフ、
第３図はシリコン基板における格子間酸索淵度と○ＳＦ
密度との関係を示したグラフである。FIGS. 1 and 2 are graphs that explain the structure and manufacturing method of an epitaxial wafer according to the present invention;
Figure 3 shows the interstitial acid depth and ○SF in a silicon substrate.
It is a graph showing the relationship with density.
Claims (1)
の赤外光の室温における吸収係数α＿１＿１＿０＿６及
びα＿５＿１＿３の比α＿１＿１＿０＿６／α＿５＿１
＿３が４．５以上であるシリコン基板と、該シリコン基
板の上にエピタキシャル成長により形成されたシリコン
膜とから構成されていることを特徴とするエピタキシャ
ルウェハ。 ２ 該シリコン基板の含有酸素濃度が、７．５〜１１．
５×１０＾１＾７ａｔｏｍｓ・ｃｍ＾−＾３であること
を特徴とする特許請求の範囲第１項記載のエピタキシャ
ルウエハ。 ３ 該シリコン基板の含有酸素濃度が７．５〜１１．５
×１０＾１＾７ａｔｏｍｓ・ｃｍ＾−＾３であるととも
に含有炭素濃度が２×１０＾１＾６ａｔｏｍｓ・ｃｍ＾
−＾３以下である特許請求の範囲第１項記載のエピタキ
シャルウエハ。 ４ 波数１１０６ｃｍ＾−＾１及び５１３ｃｍ＾−＾１
の赤外光の室温における吸収係数α＿１＿１＿０＿６及
びα＿５＿１＿３の比α＿１＿１＿０＿６／α＿５＿１
＿３がが４．５以上であるシリコン基板を用い、該シリ
コン基板の上に１１００℃以上の温度での熱処理を含む
エピタキシャル成長を行つてシリコンエピタキシャル膜
を形成することを特徴とするエピタキシャルウエハの製
造方法。 ５ 該エピタキシャル成長を行わせる過程において、Ｓ
ｉＨ＿２Ｃｌ＿２、ＳｉＨＣｌ＿３、ＳｉＣｌ＿４の水
素還元によってエピタキシャル成長を行う特許請求の範
囲第４項記載の製造方法。 ６ 該エピタキシャル成長を行わせる過程において、Ｓ
ｉＨ＿４、Ｓｉ＿２Ｈ＿６の熱分解によつてエピタキシ
ャル成長を行う特許請求の範囲第４項記載の製造方法。[Claims] 1 Wave numbers 1106 cm^-^1 and 513 cm^-^1
Ratio of absorption coefficient α_1_1_0_6 and α_5_1_3 of infrared light at room temperature α_1_1_0_6/α_5_1
An epitaxial wafer comprising a silicon substrate whose _3 is 4.5 or more, and a silicon film formed by epitaxial growth on the silicon substrate. 2. The silicon substrate has an oxygen concentration of 7.5 to 11.
The epitaxial wafer according to claim 1, characterized in that the size of the epitaxial wafer is 5×10^1^7 atoms·cm^-^3. 3 The oxygen concentration of the silicon substrate is 7.5 to 11.5.
×10^1^7atoms・cm^-^3 and the contained carbon concentration is 2×10^1^6atoms・cm^
The epitaxial wafer according to claim 1, wherein the epitaxial wafer is -^3 or less. 4 Wave number 1106cm^-^1 and 513cm^-^1
Ratio of absorption coefficient α_1_1_0_6 and α_5_1_3 of infrared light at room temperature α_1_1_0_6/α_5_1
A method for manufacturing an epitaxial wafer, comprising using a silicon substrate in which _3 is 4.5 or more, and forming a silicon epitaxial film on the silicon substrate by performing epitaxial growth including heat treatment at a temperature of 1100° C. or higher. . 5 In the process of performing the epitaxial growth, S
5. The manufacturing method according to claim 4, wherein epitaxial growth is performed by hydrogen reduction of iH_2Cl_2, SiHCl_3, and SiCl_4. 6 In the process of performing the epitaxial growth, S
5. The manufacturing method according to claim 4, wherein epitaxial growth is performed by thermal decomposition of iH_4 and Si_2H_6.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14268086A JPS631037A (en) | 1986-06-20 | 1986-06-20 | Epitaxial wafer and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14268086A JPS631037A (en) | 1986-06-20 | 1986-06-20 | Epitaxial wafer and manufacture thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS631037A true JPS631037A (en) | 1988-01-06 |
Family
ID=15321019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14268086A Pending JPS631037A (en) | 1986-06-20 | 1986-06-20 | Epitaxial wafer and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS631037A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06326037A (en) * | 1993-05-13 | 1994-11-25 | Nec Corp | Method and device for growing silicon epitaxial film |
| TWI708279B (en) * | 2018-03-01 | 2020-10-21 | 日商Ｓｕｍｃｏ股份有限公司 | Method for manufacturing semiconductor epitaxial wafer |
-
1986
- 1986-06-20 JP JP14268086A patent/JPS631037A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06326037A (en) * | 1993-05-13 | 1994-11-25 | Nec Corp | Method and device for growing silicon epitaxial film |
| TWI708279B (en) * | 2018-03-01 | 2020-10-21 | 日商Ｓｕｍｃｏ股份有限公司 | Method for manufacturing semiconductor epitaxial wafer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100957729B1 (en) | Process for preparing an ideal oxygen precipitating silicon wafer | |
| US4622082A (en) | Conditioned semiconductor substrates | |
| KR20050111528A (en) | Method for manufacturing silicon wafer | |
| JPH0766256A (en) | Hydrogen concentration in silicon crystal measuring method, low hydrogen concentration silicon crystal and manufacture thereof | |
| US4666532A (en) | Denuding silicon substrates with oxygen and halogen | |
| US20080038526A1 (en) | Silicon Epitaxial Wafer And Manufacturing Method Thereof | |
| JPH04163920A (en) | Manufacture of si substrate | |
| JP2742247B2 (en) | Manufacturing method and quality control method for silicon single crystal substrate | |
| JPH0518254B2 (en) | ||
| JPS631037A (en) | Epitaxial wafer and manufacture thereof | |
| JPH11204534A (en) | Manufacture of silicon epitaxial wafer | |
| JP4035886B2 (en) | Silicon epitaxial wafer and manufacturing method thereof | |
| JPS63198334A (en) | Manufacture of semiconductor silicon wafer | |
| JP2000269221A (en) | Thermal treatment method of silicon substrate, thermally treated substrate, and epitaxial wafer formed by use thereof | |
| JPH09223699A (en) | Silicon wafer and its manufacturing method | |
| JPH11297704A (en) | Evaluation method for oxygen deposit density | |
| JPS6326541B2 (en) | ||
| JP3238957B2 (en) | Silicon wafer | |
| JPS58138034A (en) | Manufacture of semiconductor device | |
| JP2639470B2 (en) | Method of manufacturing GaAs single crystal wafer | |
| JPS594128A (en) | Manufacture of semiconductor device | |
| JP3220961B2 (en) | Manufacturing method of epitaxial semiconductor wafer | |
| JPS59119842A (en) | Manufacture of semiconductor device | |
| JPS5975637A (en) | Intrinsic-gettering method for silicon substrate | |
| JPH05283350A (en) | Manufacture of epitaxial semiconductor wafer |