JPS63102469A - Converting device for resolution of picture data - Google Patents

Abstract

PURPOSE:To obtain an output picture quality higher than the resolution, by outputting 1/N picture data by converting the resolution M times more accurate by performing two-dimensional linear interpolation on each picture element density in one block of MXM picture elements when the 1/N picture data are outputted. CONSTITUTION:One block is constituted of MXM (M is an integer of >=2) picture elements in accordance with the data A-D of four picture elements on the periphery of a picture memory 1. When the picture memory 1 makes an output, the output is made after the resolution is converted M times more accurate by performing two-dimensional linear interpolation on the density of each picture element in this one block. When resolution conversion is made by using a two-dimensional linear interpolation circuit 40, the circuit necessary for making the conversion is constituted of a buffer circuit 50 and the circuit 40. When the resolution is converted to four times more accurate, data of two lines quantity are line-buffered out of the picture data read out form the picture memory 1. Each value of the four points A-D surrounding a point to be interpolated is inputted to the two-dimensional linear interpolation circuit 40 and densities of interpolating points are successively calculated and sent to a printer 60.

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、画像データ解像度変換装置に関する。[Detailed description of the invention] [Industrial application field] The present invention relates to an image data resolution conversion device.

［従来の技術］ 近年、コンピュータ技術の発達に伴って、コンピュータ
による画像処理がさかんに行われている。[Background Art] In recent years, with the development of computer technology, image processing by computers has been actively performed.

ところで、画像データは膨大なデータ埴となるために、
画像処理システムにおいて、データ８帽、処理速度が大
きな問題となる。一方、より鮮明な画像を入出力したい
という要求によって、画像入出力装置は、高解像度化の
傾向にあり、画像データは益々、増大する方向にある。By the way, since image data is a huge amount of data,
In image processing systems, data processing speed is a major issue. On the other hand, due to the demand for inputting and outputting clearer images, there is a trend toward higher resolution in image input/output devices, and the amount of image data is increasing.

従来、画像入出力装置と画像処理システムとを接続する
場合、入出力装置の解像力分のデータ量を記憶するメモ
リ領域を確保するか、または、第９図に示す手法を採用
している。Conventionally, when connecting an image input/output device and an image processing system, a memory area for storing an amount of data corresponding to the resolution of the input/output device is secured, or a method shown in FIG. 9 is adopted.

第９図に示す手法は、画像メモリ容量よりも大きなデー
タ量を入出力する入出力装置に対して（たとえば、入出
力装置が画像メモリの４倍の解像力を持っている場合）
、第９図（１）に示すように、入力データを間引いて画
像メモリに記憶し、出力時には、第９図（２）に示すよ
うに、同一データを虫ね打ちすることによって、高解像
出力装置に対応するようにしている。The method shown in Figure 9 is applicable to input/output devices that input/output an amount of data larger than the image memory capacity (for example, when the input/output device has four times the resolution of the image memory).
, as shown in Figure 9 (1), the input data is thinned out and stored in the image memory, and at the time of output, as shown in Figure 9 (2), the same data is digitized to create high-resolution images. It is compatible with output devices.

しかし、上記手法では、画像メモリ１〕に記憶されてい
る解像度以上の出力品位を得ることはできないという問
題がある。However, the above method has a problem in that it is not possible to obtain an output quality higher than the resolution stored in the image memory 1].

［発明のＬ１的］ 本発明は、上記従来装置の問題点に着目してなされたも
ので、高解像度画像データ入出力装置と、低解像度画像
データを肥土〇する画像メモリとを接続する画像データ
解像度変換装置において、画像メモリの解像度以上の品
位を保って、画像の入出力を行なう画像データ解像度変
換装置を提供することを目的とするものである。[L1 aspect of the invention] The present invention has been made by focusing on the problems of the above-mentioned conventional device, and is an image connecting a high-resolution image data input/output device and an image memory for fertilizing low-resolution image data. It is an object of the present invention to provide an image data resolution conversion device that inputs and outputs images while maintaining quality higher than the resolution of an image memory.

［発明の実施例］ 第１図は、本発明において、解像度を１／４に変換する
説明図である。つまり、画像メモリの４倍の解像度を入
出力装置が有し、その入出力装置の出力画像データの解
像度を１／４にしてから画像メモリに記憶する場合の説
明図である。[Embodiment of the Invention] FIG. 1 is an explanatory diagram of converting the resolution to 1/4 in the present invention. In other words, this is an explanatory diagram for a case where an input/output device has a resolution four times that of the image memory, and the resolution of the output image data of the input/output device is reduced to 1/4 before being stored in the image memory.

この場合、入力画像データにおける４／４画素のブロッ
ク内の平均濃度を演算し、この平均濃度を画像メモリに
記憶させ、これによって、上記１／４の解像度変換を行
なう。In this case, the average density within a block of 4/4 pixels in the input image data is calculated, and this average density is stored in the image memory, thereby performing the 1/4 resolution conversion.

１／４の解像度に変換されたデータ（画像メモリに記憶
させる１画素のデータ）をＡとし、その変換前のデータ
をａ、ｂ、ｃ、・・・（４／４画素のブロックの中の各
画素）とすると、 Ａ＝　（ａ＋ｂ＋ｃ＋ｄ＋ｆ＋ｇ＋ｈ＋ｉ＋に＋１　＋
　＝ｎ　＋　ｎ　＋　ｐ　＋　ｑ　＋　ｒ　＋　Ｓ　）
　／　１６となり、このようにして求められた平均濃度
が、解像度が１／４に変換されたデータＡである。The data converted to 1/4 resolution (1 pixel data stored in the image memory) is defined as A, and the data before conversion are a, b, c, ... (in the 4/4 pixel block) each pixel), then A= (a+b+c+d+f+g+h+i++1 +
= n + n + p + q + r + S)
/16, and the average density thus determined is data A whose resolution has been converted to 1/4.

第２図は、上記解像度変換を実現する回路例を示す図で
ある。FIG. 2 is a diagram showing an example of a circuit for realizing the above resolution conversion.

この回路は、イメージスキャナｌと、画素データを１つ
づつラッチするラッチ５と、所定ブロック内の一次元方
向の画素データ′を平均する一次元演算回路２と、この
−・次元演算回路の出力データをラッチするラッチ８と
、−次元演算回路２の出力データに基づいて、上記画素
データを二次元方向に平均する二次元演算回路３と、画
像メモリ４とを有する。This circuit consists of an image scanner 1, a latch 5 that latches pixel data one by one, a one-dimensional calculation circuit 2 that averages pixel data in a one-dimensional direction within a predetermined block, and an output of this -dimensional calculation circuit. It has a latch 8 that latches data, a two-dimensional arithmetic circuit 3 that averages the pixel data in two dimensions based on the output data of the -dimensional arithmetic circuit 2, and an image memory 4.

つまり、−次元演算回路２は、アダー６と、ラッチ７と
によって、Ｎ×Ｎ画素（Ｎは２以上の整ｌａ）で構成さ
れる１ブロック内における一次元方向の各画素の濃度平
均値を順次、演算する回路の一例である。また、二次元
演算回路３は、ライン八ツファ１１と、アダー９と、ラ
ッチ１ｏとによって、上記ｌブロック内における二次元
方向の各画素の濃度平均値を順次、演算する回路の一例
である。In other words, the -dimensional calculation circuit 2 uses the adder 6 and the latch 7 to calculate the average density value of each pixel in the one-dimensional direction within one block composed of N×N pixels (N is an integer la of 2 or more). This is an example of a circuit that performs calculations sequentially. Further, the two-dimensional calculation circuit 3 is an example of a circuit that sequentially calculates the density average value of each pixel in the two-dimensional direction within the l block using the line eight buffer 11, the adder 9, and the latch 1o.

第２図において、イメージスキャナ１から入力された画
像データ（１画素当り、８ビツトの濃度データとする）
は、−次元演算回路２で、ブロック内の一次元方向の平
均値が演算される。In Figure 2, image data input from image scanner 1 (8-bit density data per pixel)
The -dimensional calculation circuit 2 calculates the average value in the one-dimensional direction within the block.

すなわち、 ａ’　＝　（ａ＋ｂ＋ｃ＋ｄ）／４ ｆ　’　＝　（ｆ　＋　ｇ　＋　ｈ　＋　ｉ　）　／　
４ｋ　’　＝　（ｋ＋　ｌ＋ｍ＋ｎ）／４ｐ　’　＝　
（ｐ　＋　ｑ　＋　ｒ　＋　ｓ　）　／　４というよう
に、−次元方向の平均値の演算がなされる。That is, a' = (a+b+c+d)/4 f' = (f + g + h + i) /
4k' = (k+l+m+n)/4p' =
The average value in the -dimensional direction is calculated as (p + q + r + s) / 4.

二次元演算回路３は、−次元演算回路２で演算された一
次元方向の平均値濃度を、二次元的に平均する回路であ
る。The two-dimensional calculation circuit 3 is a circuit that two-dimensionally averages the one-dimensional average density calculated by the -dimensional calculation circuit 2.

すなわち、 Ａ＝　（ａ　’　＋ｆ　’　＋ｋ　’　＋ｐ　’）　／
４という演算がなされ、所定ブロック内の平均濃度Ａが
、画像メモリ４に、甘き込まれる。That is, A= (a' + f' + k' + p') /
4 is performed, and the average density A within the predetermined block is stored in the image memory 4.

また、−次元演算回路２は、アダー６とラッチ７とを有
し、二次元演算回路３は、アダー９とラッチ１０とライ
ンパー２フア１１とアドレスカウンタ１２とを有する。Further, the -dimensional arithmetic circuit 2 has an adder 6 and a latch 7, and the two-dimensional arithmetic circuit 3 has an adder 9, a latch 10, a liner 2 furrow 11, and an address counter 12.

ラッチ５は、イメージスキャナｌから出力された濃度デ
ータを、−次元的に（すなわち、ａ、ｂ、Ｃ，ｄ、ｅ、
・・・・・・、ｆ、ｇ、ｈ、・・・・・・といった；順
序で）ラッチするものである。また、ラッチ７は、プロ
、りの１．ＩＩれ「１で（すなわち、４画素おきに）、
クリアされるものである。The latch 5 receives the density data output from the image scanner l in a -dimensional manner (i.e., a, b, C, d, e,
..., f, g, h, ...; in this order). Also, latch 7 is Pro, Rino 1. IIre '1 (i.e. every 4th pixel),
It is to be cleared.

したがって、ラッチ５がデータａを出力しているとき、
ラッチ７がクリアされているので、アゲ−６はデータａ
を出力し、このアダー６の出力データａをランチ７がラ
ッチする。引続いて、ラッチ５がデータｂを出力すると
、アダー６が、ラッチ５の出力データｂとラッチ７の出
力ａデータとを入力するので、７ダー６はａ＋ｂを出力
する。Therefore, when latch 5 is outputting data a,
Since latch 7 is cleared, age-6 is data a.
The launcher 7 latches the output data a of the adder 6. Subsequently, when the latch 5 outputs data b, the adder 6 inputs the output data b of the latch 5 and the output data a of the latch 7, so the adder 6 outputs a+b.

上記と同様の動作を４回繰り返すことによって、アダー
６は、ａ＋ｂ＋ｃ＋ｄを出力し、この出力を、ラッチ８
がラッチする。By repeating the same operation as above four times, the adder 6 outputs a+b+c+d, and this output is transferred to the latch 8.
latches.

ところで、ラッチ８は、その入力を２ビツトシフトして
結線しである。これによって、ラッチ８は１入力を４で
割った値をラッチする。つまり、（ａ＋ｂ＋ｃ＋ｄ）／
ａの値をラッチする。By the way, the latch 8 is connected by shifting its input by two bits. As a result, latch 8 latches the value obtained by dividing 1 input by 4. That is, (a+b+c+d)/
Latch the value of a.

ここで、１つのブロックの切れ目になるので、ラッチ７
がクリアされ、次のブロック（ｅ以降のブロック）に対
しても、上記と同様の動作が繰り返され、ブロック内の
−・次元方向の平均値が順次、ラッチ８にラッチされる
。Here, it will be a break in one block, so latch 7
is cleared, and the same operation as above is repeated for the next block (blocks after e), and the average values in the --dimensional direction within the block are sequentially latched into the latch 8.

次に、二次元部算回路３について説明する。Next, the two-dimensional arithmetic circuit 3 will be explained.

二次元演算回路３は、アダー９と、ラッチ１０と、ライ
ンバッファ１１と、アドレスカウンタ１２とを有する。The two-dimensional arithmetic circuit 3 includes an adder 9, a latch 10, a line buffer 11, and an address counter 12.

ラッチ１０は、二次元方向のブロックの変り目で（すな
わち、１６６画素とに）クリアされるものであり、その
クリアされている期間は、ｌライン（４画素）分の期間
である。The latch 10 is cleared at the turn of blocks in the two-dimensional direction (that is, at 166 pixels), and the period during which it is cleared is for l lines (4 pixels).

ラッチ８は、１ブロック内の一次元方向の平均濃度を出
力し、二次元演算回路３がこれを二次元方向に演算する
。この場合、次のラインのデータは、そのラインのデー
タがすべて送られてきた後でないと送られないので、ラ
インパー２フア１１に演算結果を保持する。そして、ラ
インバッファ１１は、アドレスカウンタ１２によるアド
レスカウントの１サイクル中に、リードとライトとり２
サイクルを実行するものである。The latch 8 outputs the average density in one dimension within one block, and the two-dimensional calculation circuit 3 calculates this in the two-dimensional direction. In this case, the data for the next line is not sent until all the data for that line has been sent, so the calculation result is held in the line par 2 filter 11. Then, the line buffer 11 performs read and write operations during one cycle of address counting by the address counter 12.
It runs a cycle.

すなわち、ｌブロックの先頭ラインのモ均値が出力され
ている間は、それ以前のラインのブロックの演算結果を
画像メモリ４に転送するリードサイクルとライトサイク
ルである。そして、ａ′、ｅｏ、・・・という順序でラ
ッチ８の出力が二次元演算回路３に入力されたとすると
、このときにラッチ１０はクリアされているので、アダ
ー９の出力はａ’、ｅｏ、・・・となり、このデータが
、上記ライトサイクルに、順次、書き込まれる。That is, while the average value of the first line of l block is being output, there is a read cycle and a write cycle in which the calculation results of the block of the previous line are transferred to the image memory 4. Then, if the output of the latch 8 is input to the two-dimensional arithmetic circuit 3 in the order of a', eo, ..., the latch 10 is cleared at this time, so the output of the adder 9 is a', eo, etc. , . . . and this data is sequentially written in the write cycle.

１ブロック内の２ラインロから４ラインロが出力されて
いる間は、リードサイクルである。このリードサイクル
において、ラインバッファ１１（７）内容をラッチ１０
に読み出す、そして、リードサイクル タとを加算した結果を、ライトサイクルにおいてライン
バッファ１１に占き込む、すなわち、第１図の１ライン
ロにおいて、リードサイクルで１ライン【］のａ°、ｅ
ｏ、・・・が読み出され、ライトサイクルで（ａ’＋ｆ
”）、（ｅ＋ｊ　’）　、・・・が書き込まれる。The period during which lines 2 to 4 within one block are being output is a read cycle. In this read cycle, the contents of the line buffer 11 (7) are latched to the latch 10.
Then, the result of adding the read cycler and the read cycler is stored in the line buffer 11 in the write cycle. That is, in the 1 line row in FIG.
o,... are read out, and in the write cycle (a'+f
”), (e+j'), . . . are written.

これを繰り返して、１ブロック内の二次元方向の加算演
算が実行され、その結果は次のライン（）−のブロック
の先頭ライン）の処理サイクルで画像メモリ４に転送さ
れる。このときに、前回と同様に結線を２ビー、ト、シ
フトして転送することによって。By repeating this, the addition operation in the two-dimensional direction within one block is executed, and the result is transferred to the image memory 4 in the processing cycle of the next line () - the first line of the block). At this time, as before, by shifting the wiring by 2 beats and transferring.

Ａ＝　（ａ’＋ｆ　’＋に’＋ｐ’）／４＝　　（ａ＋
ｂ＋ｅ＋ｄ＋ｆ＋ｇ＋ｈ＋ｉ＋に＋１＋ｍ＋ｎ＋ｐ＋−
ｑ＋ｒ＋ｓ）／１６が実現される。A= (a'+f'+'+p')/4= (a+
b+e+d+f+g+h+i++1+m+n+p+-
q+r+s)/16 is realized.

次に、画像メモリ４の記憶内容を出力するときに、解像
度を４倍に変換する動作について説ｌＪＩする。Next, the operation of quadrupling the resolution when outputting the stored contents of the image memory 4 will be explained.

第４図は、北記実施例において、Ａ、Ｂ、Ｃ１Ｄの４点
から中間点を内挿する説１５１図である。FIG. 4 is a diagram 151 of the theory of interpolating the intermediate point from the four points A, B, and C1D in the embodiment described above.

ここで、２点Ａ、Ｂ間の任意の点Ｅ（点Ｅは、第４図に
示しである）の−次元線形補間は、Ｅ＝　（１−ｔ）Ａ
＋ｔＢ・・・・・・・・・・・・・・・・・・（・１）
で表される。なお、０≦ｔ≦１である。Here, -dimensional linear interpolation of an arbitrary point E between two points A and B (point E is shown in FIG. 4) is E= (1-t)A
+tB・・・・・・・・・・・・・・・・・・(・1)
It is expressed as Note that 0≦t≦1.

したがって、第５図に示す格子にの４点、Ａ、Ｂ、Ｃ，
Ｄ間の任意のＧの二次元線形補間は、ＡＣｌ−の点をＥ
とし、ＢＤＩ−の点をＦとした場合、Ｇ＝　（１−ｓ）
Ｅ十５Ｆ Ｅ＝　（１−ｔ）Ａ＋ｔＣ Ｆ＝　（１−ｔ）Ｂ十ｔＤ・・・・・・・・・・・・・
・・・・・（２）で表される。なお、Ｏ≦Ｓ≦１であり
、０≦ｔ≦１である。Therefore, the four points A, B, C,
Two-dimensional linear interpolation of any G between D transforms the point of ACl- into E
and if the point of BDI- is F, then G = (1-s)
E15F E= (1-t)A+tC F= (1-t)B10tD・・・・・・・・・・・・・・・
...It is expressed as (2). Note that O≦S≦1 and 0≦t≦1.

ここで解像度を４倍に変換する場合、第３図にノ１くず
ようにｓ、ｔは、０、烏、局、％の４つの萌しかとらな
い。Here, when converting the resolution to 4 times, s and t only take on four values: 0, crow, station, and %, as shown in Fig. 3.

」二足（１）式でｔが０、Ｖａ、’ｌｉ、％の植をとる
とき、Ｅの値はそれぞれ次のようになる。When t is set to 0, Va, 'li, and % in equation (1), the values of E are as follows.

１＝０のときのＥはＡ、 ｔ＝務のときのＥは（３Ａ　／　４　＋　Ｂ　／　４　
）、ｔ＝島のときのＥは（Ａ／２＋Ｂ／２）。E when 1 = 0 is A, E when t = office is (3A / 4 + B / 4
), E when t=island is (A/2+B/2).

ｔ＝％のときのＥは（Ａ／４＋３Ｂ／４）・・・・・・
・・・・・・・・・・・・・・・・・・（３）になる。E when t=% is (A/4+3B/4)...
・・・・・・・・・・・・・・・・・・(3)

第６図は、上記（３）式を実現する一次元線形補間回路
３０の一＝例を示すブロック図である。FIG. 6 is a block diagram showing an example of the one-dimensional linear interpolation circuit 30 that implements the above equation (3).

この−次元線形補間回路３０は、８ビツトの４ラインか
ら１ラインを選択するマルチプレクサ２１．２２と、８
ビツトのアダー２４．２５゜２６と、２ビツトカウンタ
２３とで構成されている。This -dimensional linear interpolation circuit 30 includes multiplexers 21 and 22 that select one line from four 8-bit lines, and
It consists of a bit adder 24.25° 26 and a 2-bit counter 23.

マルチプレクサ２１．２２は、所定画素の濃度データを
段階的に分割し、これら複数の値から１つを選択する選
択手段の一例である。２ビー／　トカウンタ２３は、こ
れら選択手段にセレクト信−）を供給するカウントＬ段
の一例である。アダー２６は、これら２つの選択丁段の
出力データ同志を加算する加算１２段の一例である。The multiplexers 21 and 22 are an example of a selection means that divides the density data of a predetermined pixel in stages and selects one from a plurality of values. The 2 beat/to counter 23 is an example of a count L stage that supplies a select signal to these selection means. The adder 26 is an example of a 12-stage addition stage that adds the output data of these two selected stages.

」−温式（３）における入力濃度の１／２．１／４は、
ビットシフトして結線することによって実現でき、３／
４は、１／２と１／４とをアダー２４、または２５が加
算することによって実現できる゛。” - 1/2.1/4 of the input concentration in warm equation (3) is
This can be achieved by bit shifting and wiring, and 3/
4 can be realized by the adder 24 or 25 adding 1/2 and 1/4.

これらの値を、２ビツトカウンタ２３による制御のドに
（２ビツトカウンタ２３が出力するセレクト信シ）によ
って）、順次マルチプレクサ２１゜２２が選択、出力し
、この値をアダー６で加算することによって、−次元線
形補間を実現できる。These values are sequentially selected and output by the multiplexers 21 and 22 under the control of the 2-bit counter 23 (by the select signal output by the 2-bit counter 23), and the adder 6 adds these values. , -dimensional linear interpolation can be realized.

第７図は、−次元線形補間回路４１．４２を二段に構成
して、二次元線形補間回路４０を実現する回路例を示す
図である。FIG. 7 is a diagram showing an example of a circuit that realizes the two-dimensional linear interpolation circuit 40 by configuring the -dimensional linear interpolation circuits 41 and 42 in two stages.

二次元線形補間回路４０は、−次元線形補間回路４１．
４２．４３と、入力ラッチ４４と、出力ラッチ４５とを
有する。また、−次元線形補間回路４１．４２．４３の
それぞれは、第６図に示すと一次元線形補間回路３０と
同じである。The two-dimensional linear interpolation circuit 40 includes a -dimensional linear interpolation circuit 41 .
42, 43, an input latch 44, and an output latch 45. Further, each of the -dimensional linear interpolation circuits 41, 42, and 43 is the same as the one-dimensional linear interpolation circuit 30 shown in FIG.

そして、二次元線形補間回路４０は、式（２）を実現す
る。つまり、第３１）４に示すＡ、Ｂ、Ｃ５Ｄの４点の
濃度を入力することによって、そのブロック内の各画素
の濃度（４×４画素における各画素の濃度）を、式（２
）に示すように、内挿する。Then, the two-dimensional linear interpolation circuit 40 realizes equation (2). In other words, by inputting the densities of the four points A, B, and C5D shown in No. 31) 4, the density of each pixel in the block (the density of each pixel in 4 x 4 pixels) can be calculated using the formula (2)
), interpolate as shown.

第８図は、二次元線形補間回路４０を使用して解像度変
換する回路を示す図である。FIG. 8 is a diagram showing a circuit that performs resolution conversion using the two-dimensional linear interpolation circuit 40.

この実施例は、８７７７回路５０と二次元線形補間回路
４０とで構成され、４７７７回路５０は、アドレスカウ
ンタ５１と、２ラインバツフア５２と、ラッチ５３．５
４．５５．５６とを有する。２ライン八ツフア５２は、
補間に必要な２ライン分のデータ（４点Ａ、Ｂ、Ｃ，Ｄ
）を同時に保持するものであり、ラッチ５３．５４．５
５．５６は、上記４点のデータを二次元線形補間回路４
０に同時に供給するものである。This embodiment is composed of an 8777 circuit 50 and a two-dimensional linear interpolation circuit 40, and the 4777 circuit 50 includes an address counter 51, a 2-line buffer 52, and a latch 53.5.
4.55.56. 2 line Yatsuhua 52 is
Two lines of data required for interpolation (4 points A, B, C, D
), and latches 53.54.5
5.56 is the two-dimensional linear interpolation circuit 4 which uses the data of the above four points.
0 at the same time.

つまり、第８図に示す例は、画像メモリｌの出力時に、
画像メモリｔ　ｌの周囲４画素のデータ（Ａ、Ｂ、Ｃ，
Ｄ）に基づいて、画像メモリ１上のＭＸＭ（Ｍは２以上
の整数）画素で構成される１ブロック内の各画素の濃度
を二次元線形補間してＭ倍に解像度を変換して、画像デ
ータを出力するものである。In other words, in the example shown in FIG. 8, when the image memory l is output,
Data of 4 pixels around image memory tl (A, B, C,
D), the density of each pixel in one block consisting of MXM (M is an integer of 2 or more) pixels on the image memory 1 is subjected to two-dimensional linear interpolation to convert the resolution by M times, and the image is created. It outputs data.

次に、解像度を４倍に変換する動作について説明する。Next, the operation of quadrupling the resolution will be described.

画像メモリｌから読出された画像データのうち２ライン
分のデータか、２ラインバツフア５２に八ッファリソグ
され、補間すべき点の周囲４点Ａ、Ｂ、Ｃ，Ｄの各個が
、−次元線形補間回路４０に入力される。そして、二次
元線形補間回路４０において、補間点の儂ｊ隻が順次、
算出され。Data for two lines of the image data read from the image memory l is buffered into the two-line buffer 52, and each of the four points A, B, C, and D around the point to be interpolated is processed by the -dimensional linear interpolation circuit. 40 is input. Then, in the two-dimensional linear interpolation circuit 40, the interpolation points are sequentially
calculated.

プリンタ６０に送られる。It is sent to printer 60.

Ｌ記実施例は、高解像入力装置から低解像メモリへの解
像度変換の場合に、ブロック内のモ均値を演算する操作
を採用するものであり、この操作は、高解像入力に対し
て、モ滑フィルタリングして低周波でサンプリングする
ことになる。そして、このフィルタリング操作によって
、入力雑音を除去し、低サンプリングした際に折り返し
雑音を生じさせる画像データの高岡波成分を除去する。Embodiment L employs an operation of calculating the modulus average value within a block when converting the resolution from a high-resolution input device to a low-resolution memory. On the other hand, it is sampled at a low frequency by mosmo filtering. This filtering operation removes input noise and removes the Takaoka wave component of the image data that causes aliasing noise when low sampling is performed.

また、このときに、画像処理−ヒ問題となるあみ点表現
された画像が入力されてたとしても、その画像データが
ト滑化され、滑らかな階調画像に変換される。Furthermore, at this time, even if an image expressed as a shade point is input, which causes the image processing problem, the image data is smoothed and converted into a smooth gradation image.

さらに、低解像メモリから高解像出力装置への解像度変
換のときに線形変換を用いることによって、低解像度化
によって生じるエツジのエリシング（ぎざぎざ）を緩和
し、滑らかな階調表現を表現するできる。Furthermore, by using linear conversion when converting the resolution from low-resolution memory to high-resolution output device, it is possible to alleviate edge elision (jaggies) that occurs due to lower resolution and to express smooth gradation. .

１−記実施例は、高解像画像入出力装置と低解像画像メ
モリとを、濃度モ均化および線形補間を用いた解像度変
換回路によって接続したので、小さ１．１．の画像メモ
リを使用して、高精細な画像データの人出力をＱ７能と
し、経済的かつ効率のよい画像処理システムの構成が容
易である。In the embodiment 1-1, the high-resolution image input/output device and the low-resolution image memory are connected by a resolution conversion circuit using density modulation and linear interpolation. Using this image memory, the human output of high-definition image data can be increased to Q7, making it easy to construct an economical and efficient image processing system.

１〕記実施例は、入力画像の解像度を１／４に変換した
後に、これを４倍の解像度に変換しているが、他の比率
の解像度に変換するようにしてもよい、つまり、第２図
において、ｌ／４に解像度を変換しているが、その解像
度を１／Ｎに変換するようにしてもよく、第８図に示す
実施例は、解像度を４倍に変換する例であるが、Ｍ倍（
Ｍは２以４−の整数）に解像度をｆ換するようにしても
よい、そして、１／Ｎ倍に解像度を変換した後に、Ｍ倍
に変換する場合、そのＮの値とＭのイ１とを同じにして
も、また、異ならせてもよい。1] In the embodiment described above, the resolution of the input image is converted to 1/4 and then converted to 4 times the resolution, but it may be converted to a resolution of another ratio. In Figure 2, the resolution is converted to 1/4, but the resolution may be converted to 1/N, and the embodiment shown in Figure 8 is an example of converting the resolution to 4 times. is M times (
M is an integer between 2 and 4 - may be the same or different.

さらに、上記実施例において、濃度データを８ビツトで
表現しているが、他のビット長（データ長）で濃度デー
タを表現するようにしてもよい。Further, in the above embodiment, the density data is expressed in 8 bits, but the density data may be expressed in other bit lengths (data lengths).

［発明の効果］ 本発明によれば、高解像度画像データ人出力装置と、低
解像度画像データを記憶する画像メモリとを接続する画
像データの解像度変換装置において、画像メモリの解像
度以Ｆの品位を保って、画像の人出力を行なうことがで
きるという効果を右する。[Effects of the Invention] According to the present invention, in an image data resolution conversion device that connects a high-resolution image data human output device and an image memory that stores low-resolution image data, it is possible to achieve a quality higher than the resolution of the image memory. The effect is that the person can output the image by keeping it.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は、解像度を１／４に変換する場合の説ＩＪ１図
である。 第２図は、解像度をｌ／４に変換する回路例である。 第３図は、解像度を４倍に変換する場合の説ｌＪＪ図で
ある。 第４図は、上記実施例における一次元線形補間の説明図
である。 第５図は、に記実施例における二次元線形補間の説ＩＪ
Ｉ図である。 第６図は、Ｌ記実施例における一次元線形補間回路の一
例を示す回路図である。 第７図は、に記実施例における二次元線形補間回路の一
例を示す回路図である。 第８図は、−上記実施例において、二次元線形補間を用
いて解像度を４倍に変換する回路の一例である。 第９図（１）、（２）は、従来における解像度変換の説
明図である。 ？・・・・次元演算回路、 ３・・・−次元演算回路、 ２１．２２・・・マルチプレクサ、 ３０．４１〜４３・・・−次元線形補間回路、４０・・
・二次元線形補間回路、 ４２・・・４９７７回路。 特許出願人　　キャノン株式会社 間代Ｐ１！人　　　用久保　　新　− 第３図 第４図 ＣＤ ｒ−”　　　−一−”−−−−”１ 第７図 し−−一一一一一一一一−−−−−−−−−一一一一」
第９図FIG. 1 is a diagram IJ1 for converting the resolution to 1/4. FIG. 2 is an example of a circuit that converts the resolution to 1/4. FIG. 3 is an IJJ diagram for converting the resolution four times. FIG. 4 is an explanatory diagram of one-dimensional linear interpolation in the above embodiment. Figure 5 shows the explanation of two-dimensional linear interpolation in the embodiment described in IJ.
This is an I diagram. FIG. 6 is a circuit diagram showing an example of a one-dimensional linear interpolation circuit in the embodiment L. FIG. 7 is a circuit diagram showing an example of the two-dimensional linear interpolation circuit in the embodiment described above. FIG. 8 is an example of a circuit that quadruples the resolution using two-dimensional linear interpolation in the above embodiment. FIGS. 9(1) and 9(2) are explanatory diagrams of conventional resolution conversion. ? ... Dimensional arithmetic circuit, 3...-dimensional arithmetic circuit, 21.22... Multiplexer, 30.41-43... -dimensional linear interpolation circuit, 40...
・Two-dimensional linear interpolation circuit, 42...4977 circuit. Patent applicant Canon Co., Ltd. Kaidai P1! Person Kubo Arata - Figure 3 Figure 4 CD r-"-1-"-----"1 Figure 7--1111111--11 11"
Figure 9

Claims (1)

【特許請求の範囲】 高解像度画像データ入出力装置と、低解像度画像データ
を記憶する画像メモリとを接続する画像データ解像度変
換装置において、 高解像度画像データ入力におけるＮ×Ｎ画素（Ｎは２以
上の整数）で構成される１ブロック内の前記各画素の平
均濃度を演算して１／Ｎの解像度に変換し、この１／Ｎ
の解像度に変換された画像データを画像メモリに記憶し
、この画像メモリの出力時に、前記画像メモリ上の周囲
４画素のデータに基づいて、前記画像メモリ上のＭ×Ｍ
（Ｍは２以上の整数）画素で構成される１ブロック内の
前記各画素の濃度を二次元線形補間してＭ倍に解像度を
変換して、画像データを出力することを特徴とする画像
データ解像度変換装置。[Claims] In an image data resolution conversion device that connects a high resolution image data input/output device and an image memory that stores low resolution image data, N×N pixels (N is 2 or more) in high resolution image data input. The average density of each pixel in one block consisting of (an integer of
The image data converted to a resolution of
Image data characterized in that (M is an integer of 2 or more) the density of each pixel in one block composed of pixels is subjected to two-dimensional linear interpolation, the resolution is converted to M times, and image data is output. Resolution conversion device.