JPS63102366U

JPS63102366U -

Info

Publication number: JPS63102366U
Application number: JP19600186U
Authority: JP
Priority date: 1986-12-20
Filing date: 1986-12-20
Publication date: 1988-07-04

Description

【図面の簡単な説明】[Brief explanation of the drawing]

第１図はこの考案の一実施例を示す回路図、第
２図は第１図の回路の出力信号の例を示す図、第
３図はこの考案の他の実施例を示す回路図、第４
図は従来のシンクチツプクランプ回路を示す図、
第５図は第４図の回路の出力信号の例を示す図で
ある。Ｑ１１，Ｑ１２，Ｑ２１〜Ｑ２４…トランジス
タ、Ｃ１１…コンデンサ、ｉ１１，ｉ１２…電流
源、２２…電流検出回路。 FIG. 1 is a circuit diagram showing one embodiment of this invention, FIG. 2 is a diagram showing an example of an output signal of the circuit of FIG. 1, and FIG. 3 is a circuit diagram showing another embodiment of this invention. 4
The figure shows a conventional sink chip clamp circuit.
FIG. 5 is a diagram showing an example of an output signal of the circuit of FIG. 4. Q11, Q12, Q21 to Q24...Transistor, C11...Capacitor, i11, i12...Current source, 22...Current detection circuit.

Claims

【実用新案登録請求の範囲】一方の端子に輝度信号が供給されるコンデンサと
、このコンデンサの他方の端子に接続され、前記
コンデンサに輝度信号のシンクチツプが入力した
ときのみオンして前記コンデンサを充電するクラ
ンプ用スイツチ回路と、同じく前記コンデンサの
他方の端子に接続され輝度信号を導出する導出回
路とを具備したシンクチツプクランプ回路におい
て、前記シンクチツプ期間に前記クランプ用スイツ
チ回路に流れる電流を検出してこの電流に依存し
た量だけ、前記導出回路の直流レベルを前記シン
クチツプ期間において低下さる補償手段を設け、
次のシンクチツプが到来するまでに前記コンデン
サの放電がすすむことによる前記導出回路の出力
直流レベルの変化を補償することを特徴とするシ
ンクチツプクランプ回路。[Claims for Utility Model Registration] A capacitor to which a luminance signal is supplied to one terminal, and a capacitor connected to the other terminal of the capacitor, which turns on and charges the capacitor only when a luminance signal sync chip is input to the capacitor. In the sync chip clamp circuit, the current flowing through the clamp switch circuit during the sync chip period is detected, and the circuit includes a clamp switch circuit that outputs a luminance signal, and a derivation circuit that is also connected to the other terminal of the capacitor and derives a luminance signal. providing compensation means for reducing the DC level of the deriving circuit during the sink chip period by an amount that depends on this current;
A sync chip clamp circuit comprising: compensating for a change in the output DC level of the deriving circuit due to progress of discharge of the capacitor until the next sync chip arrives.