JPS63102331A - 半導体集積回路の検査方法 - Google Patents
半導体集積回路の検査方法Info
- Publication number
- JPS63102331A JPS63102331A JP61248742A JP24874286A JPS63102331A JP S63102331 A JPS63102331 A JP S63102331A JP 61248742 A JP61248742 A JP 61248742A JP 24874286 A JP24874286 A JP 24874286A JP S63102331 A JPS63102331 A JP S63102331A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- leakage
- block
- photoirradiated
- supply leakage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 6
- 238000007689 inspection Methods 0.000 title description 5
- 238000000034 method Methods 0.000 claims abstract description 8
- 230000001678 irradiating effect Effects 0.000 claims abstract description 3
- 238000009792 diffusion process Methods 0.000 claims description 7
- 230000002950 deficient Effects 0.000 abstract description 2
- 238000013024 troubleshooting Methods 0.000 abstract 1
- 238000005259 measurement Methods 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、相補型半導体集積回路（以下、ＣＭＯ８ＬＳ
Ｉと略す）の故障解析に有益な検査方法に関する。
Ｉと略す）の故障解析に有益な検査方法に関する。
従来の技術
ＣＭＯ８ＬＳＩは、そのデバイスの構造上スタンバイ時
の消費電流（以下電源リークと呼ぶ）が、他のデバイス
と比較して、著しく小さいという特長があり、それゆえ
にＣＭＯ３ＬＳＩを設計する際にはその特長を十分生か
した設計をすべきである。しかしながら、ＣＭＯ８ＬＳ
Ｉは回路設計によっては、回路内の動作状態によりハイ
インピーダンスのノード（以下フローティングノードと
呼ぶ）が存在する場合がある。
の消費電流（以下電源リークと呼ぶ）が、他のデバイス
と比較して、著しく小さいという特長があり、それゆえ
にＣＭＯ３ＬＳＩを設計する際にはその特長を十分生か
した設計をすべきである。しかしながら、ＣＭＯ８ＬＳ
Ｉは回路設計によっては、回路内の動作状態によりハイ
インピーダンスのノード（以下フローティングノードと
呼ぶ）が存在する場合がある。
発明が解決しようとする問題点
フローティングノードが形成されている場合、そのノー
ドの電位は不安定であり中間電位になることがある。こ
のような場合、このフローティングノードに接続されて
いる入力ゲートは、ＰチャネルトランジスタとＮチャネ
ルトランジスタが共に導通状態となってしまい、その入
力ゲートの正の電源側から負の電源側に貫通電流が流れ
電源リーク電流の値を増加させてしまうことがある。こ
のような箇所が大規模化してＬＳＩの内部に存在してい
る場合、その箇所を検出することは、大変困難な作業で
ある。
ドの電位は不安定であり中間電位になることがある。こ
のような場合、このフローティングノードに接続されて
いる入力ゲートは、ＰチャネルトランジスタとＮチャネ
ルトランジスタが共に導通状態となってしまい、その入
力ゲートの正の電源側から負の電源側に貫通電流が流れ
電源リーク電流の値を増加させてしまうことがある。こ
のような箇所が大規模化してＬＳＩの内部に存在してい
る場合、その箇所を検出することは、大変困難な作業で
ある。
従来、このような不良箇所を検出する効果的な解析手法
は見出されていなかった。
は見出されていなかった。
本発明は、上記のようなフローティングノードに起因し
た電源リーク不良の故障箇所を検出することの可能な検
査手段を提供するものである。
た電源リーク不良の故障箇所を検出することの可能な検
査手段を提供するものである。
問題点を解決するための手段
本発明は、ＣＭＯ８ＬＳＩのデバイスのチップ表面に形
成されている回路パターンの拡散層の一部に光を照射さ
せ、電源リークの値を検査する方法で、光の照射位置を
移動させながら電源リークの値を測定し、故障箇所を検
出する方法である。
成されている回路パターンの拡散層の一部に光を照射さ
せ、電源リークの値を検査する方法で、光の照射位置を
移動させながら電源リークの値を測定し、故障箇所を検
出する方法である。
作用
本発明によると、半導体のＰｎ接合に光を照射した時に
光起電力が生じ、これを利用して、フローティングノー
ドの位置を検出することが可能である。ＣＭＯ８ＬＳＩ
の場合、Ｐ型板散層に光が照射されるとその拡散層内に
正孔が発生し正の電圧を生ずる。またＮ型拡散層に光が
照射された場合はその拡散層内に電子が発生し負の電圧
を生ずる。この作用を利用して回路内のフローティング
ノードに接続されているＰ型またはＮ型拡散層に光を照
射し、フローティングノードの電位を強制的に変化させ
、その時の電源リーク電流の変化を検出することができ
る。
光起電力が生じ、これを利用して、フローティングノー
ドの位置を検出することが可能である。ＣＭＯ８ＬＳＩ
の場合、Ｐ型板散層に光が照射されるとその拡散層内に
正孔が発生し正の電圧を生ずる。またＮ型拡散層に光が
照射された場合はその拡散層内に電子が発生し負の電圧
を生ずる。この作用を利用して回路内のフローティング
ノードに接続されているＰ型またはＮ型拡散層に光を照
射し、フローティングノードの電位を強制的に変化させ
、その時の電源リーク電流の変化を検出することができ
る。
実施例
本発明による一実施例を説明する。
図面は、本発明の検査方法を実施するための装置である
。同図で、１は光源、２はスポット状の光、３は被測定
デバイス（以下ＤＵＴと呼ぶ）、４はＸ−Ｙステージ、
５はＸ−Ｙステージ位置制御装置、６はパターンジェネ
レータ、７はＤＣ測定ユニット、８はコントローラ、９
は出力装置である。また、Ｘ−Ｙステージ位置制御装置
５、パターンジェネレータ６、ＤＣ測定ユニット７、出
力袋Ｎ９はケーブルによってコントローラ８と接続され
る。またＤＵＴ３の周辺は光シールド用ボックス１０に
よって光シールドされる。
。同図で、１は光源、２はスポット状の光、３は被測定
デバイス（以下ＤＵＴと呼ぶ）、４はＸ−Ｙステージ、
５はＸ−Ｙステージ位置制御装置、６はパターンジェネ
レータ、７はＤＣ測定ユニット、８はコントローラ、９
は出力装置である。また、Ｘ−Ｙステージ位置制御装置
５、パターンジェネレータ６、ＤＣ測定ユニット７、出
力袋Ｎ９はケーブルによってコントローラ８と接続され
る。またＤＵＴ３の周辺は光シールド用ボックス１０に
よって光シールドされる。
次に、この図面の装置を用いて、本発明の方法について
説明する。
説明する。
ＤＵＴ３のチップ表面上に照射される光の照射面積に相
当する大きさを１ブロツクとして、チップ全体を理論上
、多数にブロック分けする。このときＸ−Ｙステージを
移動させてブロック分けした各ブロック内にだけ光が照
射されるようにＸ−Ｙステージ位置制御装置５によって
、Ｘ−Ｙステージを移動させる座標位置をコントローラ
８で制御して、同コントローラ８の指示によって任意の
ブロックに光が照射できるようにしてお（。次にパター
ンジェネレータ６とＤＣ測定ユニット７により、ＤＵＴ
３に電源電圧と入カバターンを印加して電源リークを測
定できる状態にセットする。
当する大きさを１ブロツクとして、チップ全体を理論上
、多数にブロック分けする。このときＸ−Ｙステージを
移動させてブロック分けした各ブロック内にだけ光が照
射されるようにＸ−Ｙステージ位置制御装置５によって
、Ｘ−Ｙステージを移動させる座標位置をコントローラ
８で制御して、同コントローラ８の指示によって任意の
ブロックに光が照射できるようにしてお（。次にパター
ンジェネレータ６とＤＣ測定ユニット７により、ＤＵＴ
３に電源電圧と入カバターンを印加して電源リークを測
定できる状態にセットする。
電源リークの測定値はコントローラ８からの指示があれ
ば、常に測定値をこのコントローラ８に送信できるよう
にセットする。以上の状態で、１ブロツクずつ光を照射
していき、その時の電源リークの測定値とブロックの位
置を記録してい（。
ば、常に測定値をこのコントローラ８に送信できるよう
にセットする。以上の状態で、１ブロツクずつ光を照射
していき、その時の電源リークの測定値とブロックの位
置を記録してい（。
光を照射したことによって電源リーク値の測定値が変化
したブロックがあれば、そのブロック内の回路にフロー
ティングノードが存在していることが推定できる。
したブロックがあれば、そのブロック内の回路にフロー
ティングノードが存在していることが推定できる。
発明の効果
本発明によれば、ＣＭＯ３ＬＳＩのチップ内の回路のフ
ローティングノードを容易に検出することができ、故障
解析に要する時間を大幅に削減することができる。
ローティングノードを容易に検出することができ、故障
解析に要する時間を大幅に削減することができる。
図面は本発明を実施するための検査装置概要図である。
１・・・・・・光源、２・・・・・・光源から出力され
る光、３・・・・・・被測定デバイス、４・・・・・・
Ｘ−Ｙステージ、５・・・・・・Ｘ−Ｙステージ位置制
御装置、６・・・・・・パターンジェネレータ、７・・
・・・・ＤＣ測定ユニット、８・・・・・・コントロー
ラ、９・・・・・・出力装置、１０・・・・・・光シー
ルド用ボックス・
る光、３・・・・・・被測定デバイス、４・・・・・・
Ｘ−Ｙステージ、５・・・・・・Ｘ−Ｙステージ位置制
御装置、６・・・・・・パターンジェネレータ、７・・
・・・・ＤＣ測定ユニット、８・・・・・・コントロー
ラ、９・・・・・・出力装置、１０・・・・・・光シー
ルド用ボックス・
Claims (1)
- 半導体集積回路のチップ表面に形成されている回路パタ
ーンの拡散層の一部分に光を照射し、この光の照射位置
を移動させながら、リーク電流を検査することを特徴と
する半導体集積回路の検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61248742A JPS63102331A (ja) | 1986-10-20 | 1986-10-20 | 半導体集積回路の検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61248742A JPS63102331A (ja) | 1986-10-20 | 1986-10-20 | 半導体集積回路の検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63102331A true JPS63102331A (ja) | 1988-05-07 |
Family
ID=17182686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61248742A Pending JPS63102331A (ja) | 1986-10-20 | 1986-10-20 | 半導体集積回路の検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63102331A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010056278A (ja) * | 2008-08-28 | 2010-03-11 | Seiko Epson Corp | 半導体装置の検査方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5721832A (en) * | 1980-07-15 | 1982-02-04 | Toshiba Corp | Measuring apparatus for semiconductor |
| JPS5780731A (en) * | 1980-11-07 | 1982-05-20 | Toshiba Corp | Detecting device for improper semiconductor |
-
1986
- 1986-10-20 JP JP61248742A patent/JPS63102331A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5721832A (en) * | 1980-07-15 | 1982-02-04 | Toshiba Corp | Measuring apparatus for semiconductor |
| JPS5780731A (en) * | 1980-11-07 | 1982-05-20 | Toshiba Corp | Detecting device for improper semiconductor |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010056278A (ja) * | 2008-08-28 | 2010-03-11 | Seiko Epson Corp | 半導体装置の検査方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2356949A1 (fr) | Structure de test de circuit integre | |
| Stellari et al. | Testing and diagnostics of CMOS circuits using light emission from off-state leakage current | |
| JPH07159496A (ja) | 集積回路の検査のための装置及びその方法 | |
| JPS63102331A (ja) | 半導体集積回路の検査方法 | |
| US5905381A (en) | Functional OBIC analysis | |
| NIKAWA | Laser-SQUID microscopy as a novel tool for inspection, monitoring and analysis of LSI-chip-defects: Nondestructive and non-electrical-contact technique | |
| JP2002033362A (ja) | 半導体検査装置 | |
| Aoki et al. | Analysis of latchup-induced photon emissions | |
| US7170056B2 (en) | Methodology and apparatus for leakage detection | |
| JP2004327858A (ja) | 半導体装置の検査方法および検査装置 | |
| JPH0479343A (ja) | 半導体集積回路の解析方法および解析装置 | |
| Llido et al. | Characterization and TCAD Simulation of 90nm Technology PMOS Transistor Under Continuous Photoelectric Laser Stimulation for Failure Analysis Improvement | |
| Kolzer et al. | Electrical characterization of megabit DRAMs. 11. Internal testing | |
| JPH0689932A (ja) | パワーｍｏｓｆｅｔのバーンイン装置 | |
| JPH02194541A (ja) | 光プローバ | |
| JP2002055146A (ja) | 半導体装置の製造方法 | |
| Marcello et al. | Complex automotive ICs defect localization driven by quiescent power supply current: Three cases study | |
| Smith et al. | Laser testing of integrated circuits | |
| JP2648947B2 (ja) | 半導体装置の検査装置 | |
| Lanka | An Overview of Global Fault Isolation techniques for Integrated Circuit Failure Analysis | |
| JPH01216548A (ja) | 半導体装置の不良解析装置 | |
| JPH10242395A (ja) | 半導体集積回路 | |
| Zulkifli et al. | Defect Finding for Power-Related Failure Due to Internal Circuitry Issue | |
| Fouillat et al. | Implementation of laser beam sensitive cells: A new approach for integrated circuits testing | |
| JPH04373141A (ja) | 半導体デバイスの不良検出方法およびそれに使用する検出装置 |