JPS63100756A - 半導体集積回路のパツケ−ジ - Google Patents

半導体集積回路のパツケ−ジ

Info

Publication number
JPS63100756A
JPS63100756A JP24664186A JP24664186A JPS63100756A JP S63100756 A JPS63100756 A JP S63100756A JP 24664186 A JP24664186 A JP 24664186A JP 24664186 A JP24664186 A JP 24664186A JP S63100756 A JPS63100756 A JP S63100756A
Authority
JP
Japan
Prior art keywords
package
semiconductor integrated
integrated circuit
plastic
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24664186A
Other languages
English (en)
Inventor
Yasuyoshi Sugawara
菅原　耕悦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP24664186A priority Critical patent/JPS63100756A/ja
Publication of JPS63100756A publication Critical patent/JPS63100756A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路のプラスチ、り・パ。
ケージに関する。
〔従来の技術〕
従来、半導体集積回路のパッケージｒｉ、その性能を十
分発揮するためのチップ自サイズと、性能上必要なリー
ドまたはビンの数量などから必要最小限の外形寸法にな
っている。パッケージの種類ｒｉＤＵＡＬ　　ＩＮ−Ｌ
ＩＮＥ、ＦＬＡＴ　　ＰＡＣＫ。
ＱＵＡＤ、ＩＪＡＤＬＥＳＳＱＵＡＤ等があり、その表
面はプラスチック注入や製造上必要な凹部を有するのみ
であった。
〔発明が解決しようとする問題点〕
上述したように従来の半導体集積回路のプラスチック・
パッケージｒｉ電気的特性を発揮するための必要最小限
の外形寸法になっていたので、放熱特性を改善するに当
ってｒｔ核半導体集積回路の基本的な外形寸法を変更せ
ずに放熱特性を改善することができない欠点があった。
〔問題点を解決するための手段〕
本発明の半導体集積回路のプラスチック・パ。
ケージは上述のような欠点を除去するために従来の半導
体集積回路のプラスチック・パッケージにおける基本的
な外形寸法を変更することなく放熱特性を改善するため
に半導体集積回路のパッケージの表面積を増加したもの
である。
〔実施例〕
次に本発明について説明する。
第１図、第２図、第３図は本発明の実施例における凸部
の配列である。
基本的な固体熱伝導は一般に式ｔｌｌＫよって表わされ
る Ｄ＝に−・・・・・・・・・・・・・・・・・・・・・
・・・・・・ｔｌ）Ｄ：伝熱コンダクタンス　　ｄ：固
体の厚さＡ：固体の表面積　　　　　ｋ：固体の熱伝導
率本発明は式（１）における固体の表面に凸部を設ける
ことにより固体の表面積を増大し、更に伝熱コンダクタ
ンスＤを増大して放熱特性を改善するものである。
例えば、第４図ｒｔ第１図の球欠凸部、第５図は第２図
の四角錐凸部、第６図は第３図の三角錐凸部それぞれの
詳細図である。
〔発明の効果〕
以上説明したように本発明はパッケージの表面に凸部を
設けたことにより第４図、第５図、第６図それぞれの凸
部の底面積Ａｂと凸部の表面積Ａ＄との比率を数チル約
５０％増大でき放熱特性の改善とパッケージの小形化に
効果がある。
【図面の簡単な説明】
ｍ１図は本発明の球欠凸部の配置図、第２図は本発明の
四角錐凸部の配置図、第３図は本発明の三角錐凸部の配
置図、第４図ｒｔ第１図の詳細図。 第５図は第２図の詳細図、第６図は第３図の詳細図であ
る。 第４反 第ふ図

Claims (1)

    【特許請求の範囲】
  1. 半導体集積回路のプラスチック・パッケージにおいてパ
    ッケージの表面に規則的または不規則的な形状の凸部を
    規則的または不規則的に具備したことを特徴とする半導
    体集積回路のプラスチツク・パッケージ。
JP24664186A 1986-10-17 1986-10-17 半導体集積回路のパツケ−ジ Pending JPS63100756A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24664186A JPS63100756A (ja) 1986-10-17 1986-10-17 半導体集積回路のパツケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24664186A JPS63100756A (ja) 1986-10-17 1986-10-17 半導体集積回路のパツケ−ジ

Publications (1)

Publication Number Publication Date
JPS63100756A true JPS63100756A (ja) 1988-05-02

Family

ID=17151431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24664186A Pending JPS63100756A (ja) 1986-10-17 1986-10-17 半導体集積回路のパツケ−ジ

Country Status (1)

Country Link
JP (1) JPS63100756A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5438477A (en) * 1993-08-12 1995-08-01 Lsi Logic Corporation Die-attach technique for flip-chip style mounting of semiconductor dies
US5563773A (en) * 1991-11-15 1996-10-08 Kabushiki Kaisha Toshiba Semiconductor module having multiple insulation and wiring layers

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5563773A (en) * 1991-11-15 1996-10-08 Kabushiki Kaisha Toshiba Semiconductor module having multiple insulation and wiring layers
US5438477A (en) * 1993-08-12 1995-08-01 Lsi Logic Corporation Die-attach technique for flip-chip style mounting of semiconductor dies

Similar Documents

Publication Publication Date Title
US6400014B1 (en) Semiconductor package with a heat sink
US7311140B2 (en) Heat sink assembly with overmolded carbon matrix
JPH08153829A (ja) 半導体装置
KR20070015582A (ko) 써모일렉트릭 나노-와이어 디바이스
JPS56122149A (en) Heat dissipating structure for semiconductor device
US7163845B2 (en) Internal package heat dissipator
JPS63100756A (ja) 半導体集積回路のパツケ−ジ
US11776866B2 (en) Semiconductor module heatspreading lid having integrated separators for multiple chips
CN203774286U (zh) 一种带散热装置的pop封装
DE112014001116T5 (de) Halbleitervorrichtung
JPS6153752A (ja) リ−ドフレ−ム
JPS6323340A (ja) 半導体集積回路のパツケ−ジ
JPH04234153A (ja) ヒートシンク付半導体パッケージ
TWI755319B (zh) 晶片封裝結構
CN205845932U (zh) 芯片的散热结构
TWI782477B (zh) 絕緣金屬基板結構
JPH08222665A (ja) ヒートシンク
US6509635B1 (en) Integrated circuit package having offset die
CN216213422U (zh) 一种新型引线框架
JPH04269855A (ja) ヒートシンク付半導体パッケージ
TWI769799B (zh) 薄膜覆晶封裝結構
CN209515654U (zh) Sot双芯片引线框架结构及sot双芯片引线框架组件
JPH0395958A (ja) ヒートシンク付セラミックパッケージ
KR0151897B1 (ko) 전도성 부재가 성형수지 표면에 부착된 패키지
JPS6379349A (ja) 半導体装置