JPS63100690A - Recording and reproducing device - Google Patents
Recording and reproducing deviceInfo
- Publication number
- JPS63100690A JPS63100690A JP24569086A JP24569086A JPS63100690A JP S63100690 A JPS63100690 A JP S63100690A JP 24569086 A JP24569086 A JP 24569086A JP 24569086 A JP24569086 A JP 24569086A JP S63100690 A JPS63100690 A JP S63100690A
- Authority
- JP
- Japan
- Prior art keywords
- time code
- circuit
- synchronization pattern
- pulse
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000605 extraction Methods 0.000 claims 1
- 238000001514 detection method Methods 0.000 abstract description 21
- 238000006243 chemical reaction Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は映像信号とともに記録されるタイムコードの
再生時の、特に同期パターンの検出に関する技術に係わ
る。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a technique particularly related to detecting a synchronization pattern during reproduction of a time code recorded together with a video signal.
（発明の概要）
この発明はタイムコードを再生する際に、このタイムコ
ードの区切りを示す同期パターンを検出するに当たって
、タイムコードと同期関係にあるコントロール信号から
同期パターン位置に対するウィンドーパルスを形成し、
このウィンドーパルス幅内においてのみ同期パターンの
検出を行うようにして、同期パターンを正確に検出でき
、延いてはタイムコードが正しく再生できるようにした
ものである。(Summary of the Invention) This invention forms a window pulse for the sync pattern position from a control signal that is in a synchronous relationship with the time code when detecting a sync pattern indicating a break in the time code when reproducing the time code. ,
By detecting the synchronization pattern only within this window pulse width, the synchronization pattern can be detected accurately, and the time code can be reproduced correctly.
４：２：２デジタルＶＴＲのテープフォーマットにおい
ては、第２図に示すようにテープ（１）の幅方向の端部
にテープの長手方向に沿って映４！ＩＡ信号の垂直同期
信号に基づいて形成されるコントロール信号が記録され
るコントロールトラック（２）が形成されるとともに、
このコントロールトラ、り（２）に平行してタイムコー
ドトラック（３）が形成される。In the tape format of a 4:2:2 digital VTR, as shown in Figure 2, 4! A control track (2) is formed on which a control signal formed based on the vertical synchronization signal of the IA signal is recorded, and
A time code track (3) is formed parallel to this control track (2).
なお、第２図において（４）はデジタル映像信号が記録
されるビデオセクタ、（５）はデジタルオーディオ（４
号が記録されるオーディオセクタである。In Fig. 2, (4) is the video sector where the digital video signal is recorded, and (5) is the digital audio (4) sector.
This is the audio sector where the number is recorded.
このタイムコードトランクに記録されるタイムコードは
映像信号のフィールド毎に完結しているもので第３図の
ように定まっている。The time code recorded in this time code trunk is completed for each field of the video signal and is determined as shown in FIG.
同図において５ＹＮＣはタイムコードの区切りを示すフ
ィールド毎に挿入されている同期パターン、ＩＤはタイ
ムコードの識別信号、ＣＲＣはエラー検出符号である。In the figure, 5YNC is a synchronization pattern inserted for each field indicating a time code break, ID is a time code identification signal, and CRC is an error detection code.
そして、タイムコードはＰＲ（フレーム）、ＳＥＣ（秒
） 、ＭＩＮ （分）、ＨＲ（時間）及びユーザピッ）
ＵＢをその内容として有している。And the time code is PR (frame), SEC (second), MIN (minute), HR (hour) and user pin).
It has UB as its content.
そして、同期パターン５ＹＮＣは１４ビツトワードとさ
れ、（００１１１１１１１１１１０１）と定められてい
る。The synchronization pattern 5YNC is a 14-bit word and is defined as (00111111111101).
このタイムコードのデコードは、再生時、この同期パタ
ーンを検出し、その時点を基準に行う必要がある。した
がって、同期パターンが検出できないときは、タイムコ
ードがデコードできないことになる。This time code must be decoded at the time of playback by detecting this synchronization pattern and using that time as a reference. Therefore, if a synchronization pattern cannot be detected, the time code cannot be decoded.
この同期パターンの検出は、上記の１４ビツトワードの
パターンを検出することにより行っている。This synchronization pattern is detected by detecting the 14-bit word pattern described above.
ところが、４：２：２デジタルＶＴＲのタイムコードに
おいてはこの同期パターンは他のデータに出現しないユ
ニークなパターンではなく、これと同じパターンが同期
パターン部分以外の期間に表われる可使性がある。また
、たとえ同期パターンがユニークなパターンであったと
しても、エラーの発生により同様に同期パターンの期間
以外の部分でもこのパターンが誤って発生し、これを同
期パターンと誤検出してその後のタイムコードのデコー
ドを不能にしてしまう可能性もある。However, in the time code of a 4:2:2 digital VTR, this synchronization pattern is not a unique pattern that does not appear in other data, and the same pattern may appear in periods other than the synchronization pattern portion. Furthermore, even if the synchronization pattern is a unique pattern, due to the occurrence of an error, this pattern may also occur in a part other than the period of the synchronization pattern, and this pattern will be mistakenly detected as a synchronization pattern, and the subsequent time code will be There is also a possibility that it will become impossible to decode the .
そこで、同期パターンが存在すべきタイミングで同期パ
ターン期間を含むような所定パルス幅のウィンドーパル
スを形成し、このウィンドーパルスのパルス幅期間内に
おいてのみ同期パターン検出を行う技術が用いられてい
る（例えば特公昭６１−２３５９０号公報参照）。Therefore, a technique is used in which a window pulse of a predetermined pulse width that includes a synchronization pattern period is formed at the timing when a synchronization pattern should exist, and the synchronization pattern is detected only within the pulse width period of this window pulse. (For example, see Japanese Patent Publication No. 61-23590).
ところで、上記のウィンドーパルスの形成の仕方が問題
となり、従来、ややもすると、このウィンドーパルスの
形成回路が複雑となっていた。By the way, the method of forming the above-mentioned window pulses has been a problem, and conventionally, the circuit for forming this window pulse has become rather complicated.
この発明は簡単な構成でウィンドーパルスを形成できる
記録再生装置を提供しようとするものである。The present invention aims to provide a recording/reproducing apparatus that can form window pulses with a simple configuration.
この発明においては、映像信号が斜めトラックとして記
録されるとともにこの映像信号の垂直同期信号に基づい
て形成されるコントロール４Ｎ号がコントロールトラッ
クに記録され、上記コントロール信号と所定の位相関係
を有し、上記映像信号のフィールド又はフレームの整数
倍で完結するタイムコードが、その区切りを示す同期パ
ターンとともにタイムコードトラックに記録されている
記録媒体より上記タイムコードを再生する場合に、上記
コントロールトラックよりの再生コントロール信号から
上記同期パターンを抽出するためのウィンドーパルスを
生成し、このウィンドーパルス幅内でのみ上記同期パタ
ーンの検出を行う。In this invention, a video signal is recorded as a diagonal track, and a control number 4N formed based on a vertical synchronization signal of this video signal is recorded on the control track and has a predetermined phase relationship with the control signal, When reproducing the time code from a recording medium in which a time code that is completed in an integral multiple of a field or frame of the video signal is recorded on a time code track along with a synchronization pattern indicating its division, the time code is reproduced from the control track. A window pulse for extracting the synchronization pattern from the control signal is generated, and the synchronization pattern is detected only within this window pulse width.
タイムコードとコントロールパルスとは、テープパター
ン上、所定の位相関係で記録されているので、コントロ
ールパルスから形成されたウィンドーパルスによって、
同期パターンが正しく検出されるものである。The time code and control pulse are recorded with a predetermined phase relationship on the tape pattern, so the window pulse formed from the control pulse
The synchronization pattern is detected correctly.
（実施例〕
第１図はこの発明装置の要部の一例のブロック図である
。(Embodiment) FIG. 1 is a block diagram of an example of the essential parts of the apparatus of this invention.
すなわち、入力端子〈１１）を通じた映像信号は映像信
号記録処理系（１２）に供給されて、４；２：２デジタ
ルＶＴＲのフォーマットに適合するデジタル信号にされ
、前述の記録パターンに示す斜めのビデオセクタ（４）
として記録される。That is, the video signal through the input terminal (11) is supplied to the video signal recording processing system (12) and converted into a digital signal compatible with the format of a 4:2:2 digital VTR. Video sector (4)
recorded as.
また、入力端子（１１）よりの映像信号が同期分離回路
（１３）に供給されてこれより同期ｈ１号が得られる。Further, the video signal from the input terminal (11) is supplied to the synchronization separation circuit (13), from which the synchronization h1 signal is obtained.
この同期信号はフレームパルス検出回路（１４）に供給
され、これより３０Ｈｚのフレームパルスが得られ、こ
れがアンプ（１５）を介し、記録再生切換スイッチ（１
６）の記録側接点Ｒを介してコントロール信号用ヘッド
（１７）に供給されコントロールトラック（２）に記録
される。This synchronization signal is supplied to the frame pulse detection circuit (14), from which a 30Hz frame pulse is obtained, which is passed through the amplifier (15) to the recording/reproduction selector switch (14).
The signal is supplied to the control signal head (17) via the recording side contact R of 6) and recorded on the control track (2).
また、（１８）はタイムコード発生回路で、これにはク
ロック発生回路（１９）よりの一定周期のクロックパル
スが供給されるとともにフレームパルス検出回路（１４
）よりのフレームパルスが供給されて、これより前述し
たようなタイムコードが得られる。そして、このタイム
コードがアンプ（２０）を介し、記録再生切換スイッチ
（２１）の記録側接点Ｒを通じてタイムコード用ヘッド
（２２）に（Ｊ４Ｍされる。Further, (18) is a time code generation circuit, to which a clock pulse of a constant period is supplied from the clock generation circuit (19), and a frame pulse detection circuit (14).
) from which a time code as described above is obtained. Then, this time code is sent to the time code head (22) via the amplifier (20) and the recording side contact R of the recording/reproduction changeover switch (21).
次に再生について説明するに、ヘッド（２２）からのタ
イムコードはスイッチ（２１）の再生側接点Ｐを通じ、
アンプ（２３）を通じてバイフェーズの検出回路（２４
）に供給され、これにより各ビットのｒＯＪ ｒｌＪ
の状態が検出される。そして、この検出回路（２４）よ
りのシリアルデジタルデータはシリアル−パラレル変換
回路（２５）に供給され、１４ビット並列のデータとさ
れ、これが同期パターン検出回１８（２６）に供給され
る。Next, to explain playback, the time code from the head (22) passes through the playback side contact P of the switch (21).
A bi-phase detection circuit (24) is connected through an amplifier (23).
), thereby rOJ rlJ of each bit
state is detected. The serial digital data from this detection circuit (24) is supplied to a serial-parallel conversion circuit (25), converted into 14-bit parallel data, and supplied to the synchronization pattern detection circuit 18 (26).
また、コントロール用ヘッド（１７）からの再生コント
ロール信号がスイッチ（１６）の再生側接点Ｐを通じ、
波形整形アンプ（２７）を通じてフレームパルス再生回
路（２８）に供給されてこれよりフレームパルスが再生
されて得られる。この再生フレームパルスはウィンドー
パルス形成回路（２９）に供給されて、これよりタイム
コードの同期パターン区間を包含するパルス幅のウィン
ドーパルスが得られ、このウィンドーパルスが同期パタ
ーン検出回路（２６）に供給され、この同期パターン検
出回路（２６）はこのウィンドーパルスのパルス幅期間
だけイネーブルとなり、この期間でのみシリアル−パラ
レル変換回路（２５）からの１４ビツトデータと、前述
した定まった同期パターンとの一致検出がなされ、タイ
ムコード中の同期パターンが検出される。In addition, the reproduction control signal from the control head (17) passes through the reproduction side contact P of the switch (16),
The signal is supplied to a frame pulse reproducing circuit (28) through a waveform shaping amplifier (27), from which a frame pulse is reproduced. This reproduction frame pulse is supplied to the window pulse forming circuit (29), from which a window pulse with a pulse width that includes the synchronization pattern section of the time code is obtained, and this window pulse is used as the synchronization pattern detection circuit (26). ), and this synchronization pattern detection circuit (26) is enabled only during the pulse width period of this window pulse, and only during this period, the 14-bit data from the serial-to-parallel conversion circuit (25) and the above-mentioned fixed synchronization are detected. A match with the pattern is detected, and a synchronization pattern in the time code is detected.
また、この例の場合、同期パターン検出回路（２６）に
おいて、タイムコード中の同期パターンが検出されると
、その検出信号にょリカウンタ（３０）が所定カウント
値にロードされる。また、バイフェーズ検出回路（２４
）よりのビットクロックがこのカウンタ（３０）に供給
される。そして、このカウンタ（３０）からは同期パタ
ーン検出後、次の同期パターンまでのビット数分の禁止
信号が得られ、この禁止１８号が同期パターン検出回路
（２６）に供給され、この禁止信号が出力されている期
間、同期パターン検出回路（２６）での検出動作が禁止
される。Further, in this example, when the synchronization pattern detection circuit (26) detects the synchronization pattern in the time code, the detection signal counter (30) is loaded to a predetermined count value. In addition, a biphase detection circuit (24
) is supplied to this counter (30). After the synchronization pattern is detected, this counter (30) obtains a prohibition signal for the number of bits up to the next synchronization pattern, and this prohibition No. 18 is supplied to the synchronization pattern detection circuit (26), and this prohibition signal is During the output period, the detection operation in the synchronization pattern detection circuit (26) is prohibited.
この例の場合、テープ走行方向もさらに考慮されており
、走行方向信号ＰＲが同期パターン検出回路（２６）に
供給されるとともにカウンタ（３ｏ）に供給され、フォ
ワード方向とリバー一方向とで例えばカウンタ（３０）
のロード時のプリセット値が変えられる。また、同期パ
ターン検出回路（２６）では比較すべきビットパターン
のＬＳＢ側とＭＳＢ側とがひっくり返される。In the case of this example, the tape running direction is also taken into consideration, and the running direction signal PR is supplied to the synchronization pattern detection circuit (26) and also to the counter (3o). (30)
The preset value when loading can be changed. Further, in the synchronization pattern detection circuit (26), the LSB side and the MSB side of the bit patterns to be compared are reversed.
この場合、禁止区間は、例えばフォワード方向のテープ
走行時は第３図においてデータフィールドＡ及びＢで同
期パターン５ＹＮＣ検出からＣＲＣの終わりまで、リバ
ース方向の走行時はデータフィールドＢの同期パターン
検出からデータフィールドＡのユーザビットの先頭ＵＢ
Ｉまでとされる。In this case, the prohibited section is, for example, when the tape is running in the forward direction, from the detection of the synchronization pattern 5YNC in data fields A and B in FIG. First UB of user bits in field A
It is said that up to I.
以上により、同期パターンの誤検出が確実に防止される
。また、ウィンドーパルスのパルス幅の設定も容易にな
る。As described above, erroneous detection of synchronization patterns can be reliably prevented. Furthermore, it becomes easy to set the pulse width of the window pulse.
以上のように、この発明によれば、タイムコードと所定
の位相関係をもって記録されているコントロールコード
に基づいて、タイムコードの同期パターン検出期間を定
めるウィンドーパルスを形成するようにしたので、ウィ
ンドーパルスの形成が容易にでき、正しい同期パターン
検出が行なえるから、タイムコードを正しく読むことが
できる。As described above, according to the present invention, the window pulse that determines the time code synchronization pattern detection period is formed based on the control code recorded with a predetermined phase relationship with the time code. Since dope pulses can be easily formed and synchronization patterns can be detected correctly, time codes can be read correctly.
第１図はこの発明装置の要部の一実施例のブロック図、
第２図は４：２７２デジタルＶＴＲのテープフォーマッ
トを示すし１、第３図はタイムコードのフォーマットを
示す図である。
（１７）はコントロール（ｆｇ号用ヘッド、（２２）は
タイムコード用ヘッド、（２６）は同期パターン検出回
路、（２９）はウィンドーパルス形成回路である。FIG. 1 is a block diagram of an embodiment of the main part of the device of this invention.
FIG. 2 shows the tape format of a 4:272 digital VTR, and FIGS. 1 and 3 show the time code format. (17) is a control (fg number head), (22) is a time code head, (26) is a synchronization pattern detection circuit, and (29) is a window pulse forming circuit.
Claims (1)
の映像信号のフレーム信号に基づいて形成されるコント
ロール信号がコントロールトラックに記録され、上記コ
ントロール信号と所定の位相関係を有し、上記映像信号
のフィールド又はフレームの整数倍で完結するタイムコ
ードが、その区切りを示す同期パターンとともにタイム
コードトラックに記録されている記録媒体より上記タイ
ムコードを再生する場合に、上記コントロールトラック
よりの再生コントロール信号から上記同期パターンを抽
出するためのウインドーパルスが生成され、このウイン
ドーパルス幅内でのみ上記同期パターンの検出が行われ
るようになされた記録再生装置。A video signal is recorded as a diagonal track, and a control signal formed based on a frame signal of this video signal is recorded on the control track, has a predetermined phase relationship with the control signal, and has a field or frame of the video signal. When the time code is reproduced from a recording medium in which the time code is recorded in a time code track along with a synchronization pattern indicating the division of the time code, the synchronization pattern is determined from the playback control signal from the control track. A recording/reproducing apparatus in which a window pulse for extraction is generated, and the synchronization pattern is detected only within the window pulse width.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24569086A JPS63100690A (en) | 1986-10-16 | 1986-10-16 | Recording and reproducing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24569086A JPS63100690A (en) | 1986-10-16 | 1986-10-16 | Recording and reproducing device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63100690A true JPS63100690A (en) | 1988-05-02 |
Family
ID=17137361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24569086A Pending JPS63100690A (en) | 1986-10-16 | 1986-10-16 | Recording and reproducing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63100690A (en) |
-
1986
- 1986-10-16 JP JP24569086A patent/JPS63100690A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5363360A (en) | Method and apparatus for detecting and processing synchronization marks extracted from a prerecorded wobbled groove on a compact disk | |
| US4935824A (en) | Information recording apparatus | |
| EP0109551B1 (en) | Apparatus for decoding video address code signals | |
| AU629522B2 (en) | Circuit for detecting a synchronizing signal | |
| EP0259962B1 (en) | Method and apparatus for extracting binary signals included in vertical blanking intervals of video signals | |
| EP0205305B1 (en) | Data transmission and detection method | |
| US4639792A (en) | Apparatus for decoding video address code signals | |
| US5796794A (en) | Method and apparatus for serial-to-parallel conversion of data based on sync recovery | |
| EP0287376A2 (en) | Recording and/or reproducing information signals | |
| JPS63100690A (en) | Recording and reproducing device | |
| JPH0216879A (en) | Clamping circuit | |
| EP0336624B1 (en) | Data reproducing apparatus | |
| US5408364A (en) | Rotary head VTR which records video and PCM signals in respective areas of a slant track and a subcode therebetween | |
| JPH06132923A (en) | Digital data receiving circuit | |
| JP2736448B2 (en) | Frame synchronization circuit | |
| JPH0551986B2 (en) | ||
| KR100257250B1 (en) | Device for judging pll locking state in digital video disk | |
| JP2602238B2 (en) | Rotating head digital signal reproducing device | |
| JPH07169200A (en) | Reproducing device for digital information signal | |
| JP2580432B2 (en) | Synchronization method | |
| JPS6272242A (en) | Method and apparatus for transmitting digital signal | |
| JP2756114B2 (en) | Digital tape recorder | |
| JPS60231947A (en) | Recording method of control track | |
| JPS61184769A (en) | Digital signal processor | |
| JPH0834442B2 (en) | Digital signal receiver |