JPS6297411A - Ｆｅｔ増幅器の温度補償回路 - Google Patents
Ｆｅｔ増幅器の温度補償回路Info
- Publication number
- JPS6297411A JPS6297411A JP60237952A JP23795285A JPS6297411A JP S6297411 A JPS6297411 A JP S6297411A JP 60237952 A JP60237952 A JP 60237952A JP 23795285 A JP23795285 A JP 23795285A JP S6297411 A JPS6297411 A JP S6297411A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- drain
- temperature
- fet
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電界効果トランジスタ（以下、ＦＥＴと称す
）を使用したＦＥＴ増幅器に関し、とくに周囲温度の変
化に対して、ＦＥＴ増幅器の利得変化を小さく抑えるこ
とにより、 ＦＥＴ増幅器を安定に動作させるための温
度補償回路に関する。
）を使用したＦＥＴ増幅器に関し、とくに周囲温度の変
化に対して、ＦＥＴ増幅器の利得変化を小さく抑えるこ
とにより、 ＦＥＴ増幅器を安定に動作させるための温
度補償回路に関する。
第８図は従来の回路構成の一例であり、ソースＢが接地
されたＦＥＴ １のゲート８ならびにドレイン４に、抵
抗５〜１０．）ランジスタ１１．ならびに負の温度係数
を持った抵抗器であるサーミスタ１２で構成されたバイ
アス回路が接続されていて、周囲の温度Ｔａの変化をサ
ーミスタ１２で検出し、バイアス用のトランジスタ１１
のベース電圧ＶＢを温度Ｔａに逆比例して変化させてお
り、エミッタ電圧ｖｍは、ベース・エミッタ間の電圧Ｖ
ＢＩだけの差を持ってベース電圧ＶＢに追従して変化し
ている。
されたＦＥＴ １のゲート８ならびにドレイン４に、抵
抗５〜１０．）ランジスタ１１．ならびに負の温度係数
を持った抵抗器であるサーミスタ１２で構成されたバイ
アス回路が接続されていて、周囲の温度Ｔａの変化をサ
ーミスタ１２で検出し、バイアス用のトランジスタ１１
のベース電圧ＶＢを温度Ｔａに逆比例して変化させてお
り、エミッタ電圧ｖｍは、ベース・エミッタ間の電圧Ｖ
ＢＩだけの差を持ってベース電圧ＶＢに追従して変化し
ている。
周囲の温度Ｔａが上昇し、ベース電圧ＶＢが減少すると
エミッタ電圧ＶＢも減少して、抵抗８の両端の電位差が
増加すると共に、抵抗８を流れる電流が増加して、ドレ
イン電流ＩＤが増加することにより、温度Ｔａの上昇に
より減少したＦＥＴ １の利得を増加させて、温度変動
を補償している。
エミッタ電圧ＶＢも減少して、抵抗８の両端の電位差が
増加すると共に、抵抗８を流れる電流が増加して、ドレ
イン電流ＩＤが増加することにより、温度Ｔａの上昇に
より減少したＦＥＴ １の利得を増加させて、温度変動
を補償している。
なお、第８図中のＶＤはドレイン電圧、−ＶＧはゲート
電圧、 ＋ＶＤＤはドレイン電源、−ＶＧＧはゲート電
源、 Ｃ４，Ｃｏはそれぞれキャパシタである。
電圧、 ＋ＶＤＤはドレイン電源、−ＶＧＧはゲート電
源、 Ｃ４，Ｃｏはそれぞれキャパシタである。
上述の回路構成では、ドレイン電流ＩＤによりＦＥＴ
１の利得を制御しているが、温度Ｔａの上昇によりドレ
イン屯流ＩＤが増加すると、エミッタ電圧ＶＢの減少と
ともに、抵抗７での電圧降下が増加して、ドレイン電圧
ＶＤが減少し、第４図に示すようにドレイン電流ＩＤが
周ｌ温度Ｔａに比例するのに対し、ドレイン電圧ＶＤが
周囲温度Ｔａに逆比例して変化するため、ＦＥＴ １の
利得の電圧依存性によっては、広い範囲での温度補償を
行なうことができない欠点がある。
１の利得を制御しているが、温度Ｔａの上昇によりドレ
イン屯流ＩＤが増加すると、エミッタ電圧ＶＢの減少と
ともに、抵抗７での電圧降下が増加して、ドレイン電圧
ＶＤが減少し、第４図に示すようにドレイン電流ＩＤが
周ｌ温度Ｔａに比例するのに対し、ドレイン電圧ＶＤが
周囲温度Ｔａに逆比例して変化するため、ＦＥＴ １の
利得の電圧依存性によっては、広い範囲での温度補償を
行なうことができない欠点がある。
また、ＦＥＴを多段に接続して増幅器を構成する場合、
ＦＥＴの１個に対しサーミスタ１２ならびに抵抗５を各
１個必要とするため、部品実装スペースが大きくなる欠
点もある。
ＦＥＴの１個に対しサーミスタ１２ならびに抵抗５を各
１個必要とするため、部品実装スペースが大きくなる欠
点もある。
本発明による温度補償回路は、電界効果トランジスタの
ソースを接地する形式のＦＥＴ増幅器において、的記電
界？ｊ果トランジスタのゲート電ｌｌ＋’ｊ、とドレイ
ン４側諒との間に接続されて、該ゲート′峨圧を制御し
て該ドレイン電圧ならびに電流を設定値に保つためのバ
イアス手段と、前記嵯界効果トランジスタのドレイン電
源として周囲温度に比例した正電圧を供給して、前記設
定値を周囲温度に比例して変化するための温度−′醸圧
表換手段と、を備えていることを特徴とするため、周囲
温度の変化に対し、ＦＥＴ増幅器の利得変化を抑えて、
該ＦＥＴ増幅器を安定に動作することができる。
ソースを接地する形式のＦＥＴ増幅器において、的記電
界？ｊ果トランジスタのゲート電ｌｌ＋’ｊ、とドレイ
ン４側諒との間に接続されて、該ゲート′峨圧を制御し
て該ドレイン電圧ならびに電流を設定値に保つためのバ
イアス手段と、前記嵯界効果トランジスタのドレイン電
源として周囲温度に比例した正電圧を供給して、前記設
定値を周囲温度に比例して変化するための温度−′醸圧
表換手段と、を備えていることを特徴とするため、周囲
温度の変化に対し、ＦＥＴ増幅器の利得変化を抑えて、
該ＦＥＴ増幅器を安定に動作することができる。
以下に本発明を、その実施例について図■１を診照して
説明する。
説明する。
第１図は本発明による一実施例の回路図であり、ソース
２が接地されたＦＥＴ １は、ゲート８がキャパシタＣ
ｉ を介在して信号入力の端子Ｔｉに接続されると共に
、ドレイン４がキャパシタｃｏを介在して信号出力の端
子Ｔｏに接続されている。
２が接地されたＦＥＴ １は、ゲート８がキャパシタＣ
ｉ を介在して信号入力の端子Ｔｉに接続されると共に
、ドレイン４がキャパシタｃｏを介在して信号出力の端
子Ｔｏに接続されている。
ゲート８とゲート電源−ＶＧＧとの間には、直列に接続
された抵抗９．１０が接続されると共に、ドレイン４と
ドレイン電源＋ＶＤＤとの間には、抵抗７．８ならびに
電圧制御用のトランジスタ１８が順に直列に接続されて
いる。
された抵抗９．１０が接続されると共に、ドレイン４と
ドレイン電源＋ＶＤＤとの間には、抵抗７．８ならびに
電圧制御用のトランジスタ１８が順に直列に接続されて
いる。
ゲートＢ側の抵抗９．１０の接続点と、ドレイン４側の
抵抗７．８の接続点との間には、バイアス用のトランジ
スタ１１が接続され、該トランジスタ１１のベースは抵
抗５を介在して接地されている。なお、抵抗６は、抵抗
８とトランジスタ１８との接続点と、トランジスタ１１
のベースとの間に接続されている。
抵抗７．８の接続点との間には、バイアス用のトランジ
スタ１１が接続され、該トランジスタ１１のベースは抵
抗５を介在して接地されている。なお、抵抗６は、抵抗
８とトランジスタ１８との接続点と、トランジスタ１１
のベースとの間に接続されている。
′電圧制御用のトランジスタ１Ｂのベースは、抵抗１５
を介在して接地されると共に、該ベースとドレイン電源
＋ＶＤＤとの間には、抵抗１４ならびに、負の温度係数
をもった抵抗器であるサーミスタ１２がそれぞれ接続さ
れている。
を介在して接地されると共に、該ベースとドレイン電源
＋ＶＤＤとの間には、抵抗１４ならびに、負の温度係数
をもった抵抗器であるサーミスタ１２がそれぞれ接続さ
れている。
なお、抵抗５〜１０ならびにトランジスタ１１は、バイ
アス手段Ｂｉを構成し、トランジスタ１Ｂならびにサー
ミスタ１１．および抵抗１４．１５は、温度−電圧変換
手段Ｔｃを構成している。
アス手段Ｂｉを構成し、トランジスタ１Ｂならびにサー
ミスタ１１．および抵抗１４．１５は、温度−電圧変換
手段Ｔｃを構成している。
また正電圧ＶＤＤは、ドレイン電源＋ＶＤＤの電圧を、
抵抗１４．１５．？−ミスタ１２．ならびにトランジス
タ１Ｂにて分圧されて供給されている。
抵抗１４．１５．？−ミスタ１２．ならびにトランジス
タ１Ｂにて分圧されて供給されている。
上述の構成からなる実施例は、サーミスタ１２の周囲温
度Ｔａの変化による抵抗値Ｒ１の変化に伴い、正電圧Ｖ
ＤＤが温度Ｔａに比例して変化し、正電圧ＶＤＤを抵抗
５．６により分圧したトランジスタ１１のベース電圧Ｖ
Ｂも同様に変化して、エミッタ電圧ｖｍは、ベース・エ
ミッタ間電圧ｖＢＩだけの差を保ちつつベース電圧ＶＢ
に追従して変化する。
度Ｔａの変化による抵抗値Ｒ１の変化に伴い、正電圧Ｖ
ＤＤが温度Ｔａに比例して変化し、正電圧ＶＤＤを抵抗
５．６により分圧したトランジスタ１１のベース電圧Ｖ
Ｂも同様に変化して、エミッタ電圧ｖｍは、ベース・エ
ミッタ間電圧ｖＢＩだけの差を保ちつつベース電圧ＶＢ
に追従して変化する。
ベース電圧ＶＢならびにエミッタ電圧ｖｎの温度変化量
は、抵抗６．６によって分圧されただけ正電圧ＶＤＤの
変化量に比べて圧縮されるため、抵抗８の両端の電位差
が温度に比例して変化し、抵抗８の流れる′磁流、１な
わちドレイン電流ＩＤも温度に比例して変化することな
り、ＦＥＴ １の利得の温良変化を補償している。
は、抵抗６．６によって分圧されただけ正電圧ＶＤＤの
変化量に比べて圧縮されるため、抵抗８の両端の電位差
が温度に比例して変化し、抵抗８の流れる′磁流、１な
わちドレイン電流ＩＤも温度に比例して変化することな
り、ＦＥＴ １の利得の温良変化を補償している。
このとき、ドレイン電流１ｖの変化に伴い抵抗７の電圧
降下がドレイン電流ＩＤに比例して変化するが、エミッ
タ電圧ｖｇと比較して変化１が小さいため、ド【／イン
電圧ＶＤも第２図に示すように、ドレイン電ｈＩＤと同
様に周囲温度Ｔａに比例して変化する。
降下がドレイン電流ＩＤに比例して変化するが、エミッ
タ電圧ｖｇと比較して変化１が小さいため、ド【／イン
電圧ＶＤも第２図に示すように、ドレイン電ｈＩＤと同
様に周囲温度Ｔａに比例して変化する。
このように、ドレイン電圧ＶＤならびにドレイン電流Ｉ
Ｄの両者を周囲温度Ｔａに対して制御できるため、広い
範囲での温度補償を行なうことができる。
Ｄの両者を周囲温度Ｔａに対して制御できるため、広い
範囲での温度補償を行なうことができる。
更に多段Ｋ ＦＥＴを直列に接続して増幅器を構成する
場合、■錫の温度−′磁圧変換手段Ｔｃで済むため、部
品実装スペースを小さくすることもできる。
場合、■錫の温度−′磁圧変換手段Ｔｃで済むため、部
品実装スペースを小さくすることもできる。
以上説明したように本発明は、ソース接地型ＦＥＴ増幅
器のＦＥＴのゲート電圧を制＠ Ｌ、て、ドレイン電流
・電圧を設定値に保つよう構成されたトランジスタバイ
アス回路において、正側すなわちドレイン側の″ｊ４Ｌ
源電圧全電圧ミスタ等の負の温度係数を持った抵抗器に
て分圧して、周囲温度の変化に比例した正電圧を前記の
バイアス回路に供給し、ＦＥＴのドレイン電圧・電流の
設定値を周囲温度に比例して変化させることによって、
ＦＥ’ｌ”の利得の温度変動を抑え、安定動作させるこ
とができる効果がある。
器のＦＥＴのゲート電圧を制＠ Ｌ、て、ドレイン電流
・電圧を設定値に保つよう構成されたトランジスタバイ
アス回路において、正側すなわちドレイン側の″ｊ４Ｌ
源電圧全電圧ミスタ等の負の温度係数を持った抵抗器に
て分圧して、周囲温度の変化に比例した正電圧を前記の
バイアス回路に供給し、ＦＥＴのドレイン電圧・電流の
設定値を周囲温度に比例して変化させることによって、
ＦＥ’ｌ”の利得の温度変動を抑え、安定動作させるこ
とができる効果がある。
第１図は本発明による一実施例を示す電気回路図、第２
図は第１図の実施例におけるドレイン械圧ＶＤおよびド
レイン’！！ ｐ Ｉ Ｄの周囲温度Ｔａによる変化を
しめ１グラフ図、第８図は従来例の電気回路図であり、
第４図は第８図の従来例におけるドレイン電圧ｖｐおよ
びドレイン電流ＴＤの周囲温度Ｔａによる変化をしめず
グラフ図である。 Ｂｌ・・・・・・バイアス手段。 Ｔｃ・・・・・・温朋−電圧変換手段。 １・・・・・・ＦＥＴ（電界効果トランジスタ）。 ２・・・・・・ソース、 ８・・・・・・ゲー
ト。 ４・・・・・・ドレイン、 ５〜１α・・・・・抵
抗。 １１・・・・・・バイアス用トランジスタ。 １２・・・・・・サーミスタ（負の温度係数をもつ抵抗
器）。 １８・・・・・・電圧制御用トランジスタ。 １４．１５・・・抵抗。 ＶＤ ・・・・・・ドレイン電圧、 ＩＤ ・・・・・
・ドレイン電流。 −ｙｅ・・・・・・ゲート電圧、 ＶＤＤ・・・・・
・正電圧。 ＋ＶＤ Ｄ−・争・・・ドレイン電源、−ＶＧＧ−・・
・・・ゲート電源。 Ｔａ ・・・・・・周囲温度、 ＶＫ ・・・・・
・エミッタ電圧。 ｖＢＳ・・・・・・ベース・エミッタ間電圧。 ＶＢ ・・・・・・ベース電圧。 第１図 ＋ＤＤ 第３図
図は第１図の実施例におけるドレイン械圧ＶＤおよびド
レイン’！！ ｐ Ｉ Ｄの周囲温度Ｔａによる変化を
しめ１グラフ図、第８図は従来例の電気回路図であり、
第４図は第８図の従来例におけるドレイン電圧ｖｐおよ
びドレイン電流ＴＤの周囲温度Ｔａによる変化をしめず
グラフ図である。 Ｂｌ・・・・・・バイアス手段。 Ｔｃ・・・・・・温朋−電圧変換手段。 １・・・・・・ＦＥＴ（電界効果トランジスタ）。 ２・・・・・・ソース、 ８・・・・・・ゲー
ト。 ４・・・・・・ドレイン、 ５〜１α・・・・・抵
抗。 １１・・・・・・バイアス用トランジスタ。 １２・・・・・・サーミスタ（負の温度係数をもつ抵抗
器）。 １８・・・・・・電圧制御用トランジスタ。 １４．１５・・・抵抗。 ＶＤ ・・・・・・ドレイン電圧、 ＩＤ ・・・・・
・ドレイン電流。 −ｙｅ・・・・・・ゲート電圧、 ＶＤＤ・・・・・
・正電圧。 ＋ＶＤ Ｄ−・争・・・ドレイン電源、−ＶＧＧ−・・
・・・ゲート電源。 Ｔａ ・・・・・・周囲温度、 ＶＫ ・・・・・
・エミッタ電圧。 ｖＢＳ・・・・・・ベース・エミッタ間電圧。 ＶＢ ・・・・・・ベース電圧。 第１図 ＋ＤＤ 第３図
Claims (2)
- （１）電界効果トランジスタのソースを接地する形式の
ＦＥＴ増幅器において、 前記電界効果トランジスタのゲート電源とドレイン電源
との間に接続されて、該ゲート電圧を制御して該ドレイ
ン電圧ならびに電流を設定値に保つためのバイアス手段
と、 前記電界効果トランジスタのドレイン電源として周囲温
度に比例した正電圧を供給して、前記設定値を周囲温度
に比例して変化するための温度−電圧変換手段と、 を備えていることを特徴とするＦＥＴ増幅器の温度補償
回路。 - （２）前記の温度−電圧変換手段を、サーミスタ等の負
の温度係数をもつ抵抗器で構成するようにしたことを特
徴とする特許請求の範囲第１項に記載のＦＥＴ増幅器の
温度補償回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60237952A JPS6297411A (ja) | 1985-10-23 | 1985-10-23 | Ｆｅｔ増幅器の温度補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60237952A JPS6297411A (ja) | 1985-10-23 | 1985-10-23 | Ｆｅｔ増幅器の温度補償回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6297411A true JPS6297411A (ja) | 1987-05-06 |
Family
ID=17022897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60237952A Pending JPS6297411A (ja) | 1985-10-23 | 1985-10-23 | Ｆｅｔ増幅器の温度補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6297411A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5373250A (en) * | 1991-08-08 | 1994-12-13 | Agence Spatiale Europeenne | MESFET power amplifier and its power supply unit, in particular for microwave signal amplification on board a satellite |
| US6147557A (en) * | 1997-11-27 | 2000-11-14 | Nec Corporation | Semiconductor circuit compensating for changes in gain slope of the circuit's gain-frequency characteristic caused by ambient temperature changes |
| JP2021087039A (ja) * | 2019-11-25 | 2021-06-03 | 株式会社エヌエフホールディングス | 電荷増幅回路および測定回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5783910A (en) * | 1980-11-13 | 1982-05-26 | Fujitsu Ltd | Microwave amplifier |
| JPS59194522A (ja) * | 1983-04-19 | 1984-11-05 | Nec Corp | 電界効果トランジスタ用温度補償バイアス回路 |
-
1985
- 1985-10-23 JP JP60237952A patent/JPS6297411A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5783910A (en) * | 1980-11-13 | 1982-05-26 | Fujitsu Ltd | Microwave amplifier |
| JPS59194522A (ja) * | 1983-04-19 | 1984-11-05 | Nec Corp | 電界効果トランジスタ用温度補償バイアス回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5373250A (en) * | 1991-08-08 | 1994-12-13 | Agence Spatiale Europeenne | MESFET power amplifier and its power supply unit, in particular for microwave signal amplification on board a satellite |
| US6147557A (en) * | 1997-11-27 | 2000-11-14 | Nec Corporation | Semiconductor circuit compensating for changes in gain slope of the circuit's gain-frequency characteristic caused by ambient temperature changes |
| JP2021087039A (ja) * | 2019-11-25 | 2021-06-03 | 株式会社エヌエフホールディングス | 電荷増幅回路および測定回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5867015A (en) | Low drop-out voltage regulator with PMOS pass element | |
| US6573694B2 (en) | Stable low dropout, low impedance driver for linear regulators | |
| US6586987B2 (en) | Circuit with source follower output stage and adaptive current mirror bias | |
| Cao et al. | An impedance adapting compensation scheme for high current NMOS LDO design | |
| JP2003177829A (ja) | レギュレータ回路 | |
| JPH04315207A (ja) | 電源回路 | |
| JPS6297411A (ja) | Ｆｅｔ増幅器の温度補償回路 | |
| US6175265B1 (en) | Current supply circuit and bias voltage circuit | |
| US5869989A (en) | Amplifying electronic circuit with stable idling current | |
| GB2222043A (en) | Integrated wideband amplifier with current mirror feedback bias arrangement | |
| JP3091801B2 (ja) | 電流発生装置 | |
| US20010050595A1 (en) | Single-ended push-pull amplifier circuit | |
| JP2594911B2 (ja) | カレントミラー回路 | |
| JP2903126B2 (ja) | 発振回路 | |
| JPH02130009A (ja) | クリップ回路 | |
| JPS58208621A (ja) | 電圧電流変換回路 | |
| JPH02116203A (ja) | 温度補償型アクテイブバイアス増幅器 | |
| JPH067375Y2 (ja) | 出力電圧温度補償型安定化直流電源 | |
| JPS6291008A (ja) | Ｆｅｔ増幅器 | |
| JP2793343B2 (ja) | バイアス回路 | |
| JP2001273042A (ja) | Ｍｏｓレギュレータ回路 | |
| JPH0332244B2 (ja) | ||
| JPS61284109A (ja) | インピ−ダンス変換回路 | |
| JPS631455Y2 (ja) | ||
| JP4169927B2 (ja) | バイアス電圧制御回路 |