JPS629657A - リ−ドフレ−ム用合金帯母材 - Google Patents

リ−ドフレ−ム用合金帯母材

Info

Publication number
JPS629657A
JPS629657A JP60149660A JP14966085A JPS629657A JP S629657 A JPS629657 A JP S629657A JP 60149660 A JP60149660 A JP 60149660A JP 14966085 A JP14966085 A JP 14966085A JP S629657 A JPS629657 A JP S629657A
Authority
JP
Japan
Prior art keywords
alloy
plating
lead frame
base belt
belt material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60149660A
Other languages
English (en)
Inventor
Teruo Watanabe
渡辺 輝夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daido Steel Co Ltd
Original Assignee
Daido Steel Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daido Steel Co Ltd filed Critical Daido Steel Co Ltd
Priority to JP60149660A priority Critical patent/JPS629657A/ja
Publication of JPS629657A publication Critical patent/JPS629657A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49579Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582Metallic layers on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01028Nickel [Ni]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は主としてICリードフレームに用いられる合金
帯母材に関するものである。
〔発明の背景〕
この種のリードフレームを製造するには合金帯母材を所
望なれば焼鈍および/または冷間圧延し、第2図に示す
ように上記処理された合金帯母材(1)を点線に沿って
数条の合金帯α力、(2)、 Q3 、α◆にスリット
加工し、所望なればスリット加工後に焼鈍処理を行なっ
てから打抜加工あるいはフォトエツチング加工によって
第3図に示すようなリードフレーム形状(2)に加工す
るのである0該リードフレーム(2)は各ピン(2)の
先端部■が第4図に示すようにシリコンチップ(3)と
細線(4)によって結合される。
〔従来の技術〕
従来は上記リードフレーム(2)のビンQ力の先端部機
には1〜0.5μ厚KAuをメッキしていたoしかしA
uは高価であるから最近ではAuに代えてAgをメッキ
する方法が検討されている。リードフレーム(2)の材
料としては42SNi鋼や29Ni−17Co鋼である
コバールが用いられているが、このような材料はAgメ
ッキ性が劣るために第4図に示すように下地メッキ(5
)としてまずNiあるいはCuを1〜5μ厚にメッキし
、その上に1〜3μ厚のAgメッキ(6)を施している
〔発明が解決しようとする問題点〕
しかしとのようにリードフレーム(2)に2回にわたる
メッキ処理を施すのは非常に煩雑な手間のか\る工程に
なってしまう。
〔問題点を解決するための手段〕
本発明は上記従来の問題点を解決する手段としてリード
フレーム用合金帯母材にNiおよび/iたはCuをメッ
キするものである。
本発明を以下に詳細に説明する。
本発明に用いられる合金帯母材の材質は従来と同様に4
2チNi鋼または29Ni−17Co鋼であるコバール
である0該合金帯母材にはNiおよび/またはCuがメ
ッキされるが該メッキ層厚は通常1〜5μ厚である0該
メツキは合金帯母材の一方の面もしくは両方の面に施さ
れてよい。紹メッキの下地としての本来の目的からみれ
ばメッキは合金帯母材の一方の面にのみ施されれば充分
であり両方の面に施すことは材料が浪費されるから望ま
しいものでは危いと思われるが、合金帯母材の一方の面
にのみメッキを施すためには他方の面をマスキングしな
ければならず、これに必要な材料と手間を考慮するとむ
しろ合金帯母材の両方の面にメッキを施すことが望まし
い。合金帯母材はこのようにしてNiおよび/またはC
uをメッキされた後第1図に示されるようにスリット加
工して数条の合金帯に分割される。図において(1)は
合金帯母材、(5)はNiおよび/またはCuメッキで
ある下地メッキ層、αカ、(6)、α埠、α荀は合金帯
である。該合金帯αη、(財)、a3.α→の巾はリー
ドフレーム巾に略一致させるが焼鈍歪式等を考慮に入れ
る。このようにして分割された合金帯αη、a2.α]
0→は所望なればスリットの際の歪を除去するためにス
リット加工後に焼鈍処理を行なう。このようにして得ら
れた合金帯を打抜加工もしくはフォトエツチング加工し
て第3図に示すようなリードフレーム(2)を製造する
。Niおよび/またはCuメッキは合金帯母材をスリッ
トして合金帯とした後に施してもよいがそれだけ処理さ
れるべき部材個数が多くなるから合金帯母材の状態で行
なうことが望ましい。
上記のようにして得られたリードフレーム(2)につい
ては第3図に示すように各ピン3◇の先端部にAgメッ
キ(6)を施すのみでよい。Agメッキ(6)を施した
後は下地メッキ(5)がCuメッキの場合にはCuが発
錆し易いために露出しているCuメッキ部分をエラチン
液等で溶出除去することが望ましい0 〔発明の作用・効果〕 本発明においては合金帯母材は広巾でかつ単純形状であ
るからメッキが容易であり、またメッキ処理を施こすべ
き部材数としても従来よシ大巾に縮小され連続処理も可
能であり、したがってリードフレームの製造工程が大巾
に合理化される。
〔実施例〕
以下に本発明の実施例を示す。
42 S Ni鋼からな]0.255m厚、300鱈巾
の合金帯母材のコイルを一端から引出し連続的にメッキ
槽に浸漬して両面に3μ厚のNiメッキを施こす。メッ
キ後スリット加工によシ該合金帯母材を41鱈巾の合金
帯7本に分割する。かくして得られた合金帯を焼鈍して
スリット加工の際の歪を除去した後リードフレーム形状
に打抜き加工してからトリクレンによシ脱脂処理、次い
で酸洗処理を行なう。このようにして処理されたリード
フレームの所定個所に3μ厚のAgメッキを施した後3
0μ径のAu1B線を結合した所良好な結合性が得られ
た。
【図面の簡単な説明】
第1図は本発明の一実施例の斜視図、第2図は従来例の
斜視図、第3図はリードフレームの平面図、第4図は第
3図におけるA−A断面図である。

Claims (1)

    【特許請求の範囲】
  1. 一方の表面または両方の表面にNiおよび/またはCu
    をメッキしたことを特徴とするリードフレーム用合金帯
    母材
JP60149660A 1985-07-08 1985-07-08 リ−ドフレ−ム用合金帯母材 Pending JPS629657A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60149660A JPS629657A (ja) 1985-07-08 1985-07-08 リ−ドフレ−ム用合金帯母材

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60149660A JPS629657A (ja) 1985-07-08 1985-07-08 リ−ドフレ−ム用合金帯母材

Publications (1)

Publication Number Publication Date
JPS629657A true JPS629657A (ja) 1987-01-17

Family

ID=15480065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60149660A Pending JPS629657A (ja) 1985-07-08 1985-07-08 リ−ドフレ−ム用合金帯母材

Country Status (1)

Country Link
JP (1) JPS629657A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120370A (ja) * 1992-10-08 1994-04-28 Toshiba Corp 積層板の製造方法
CN105702656A (zh) * 2014-12-10 2016-06-22 意法半导体私人公司 在引线互连点上具有镀层的集成电路器件及其形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120370A (ja) * 1992-10-08 1994-04-28 Toshiba Corp 積層板の製造方法
CN105702656A (zh) * 2014-12-10 2016-06-22 意法半导体私人公司 在引线互连点上具有镀层的集成电路器件及其形成方法

Similar Documents

Publication Publication Date Title
JPS6297360A (ja) 半導体装置のボンデイングワイヤ用表面被覆高純度銅極細線
DE19734434C1 (de) Halbleiterkörper mit Rückseitenmetallisierung und Verfahren zu deren Herstellung
JPS629657A (ja) リ−ドフレ−ム用合金帯母材
JPH05109958A (ja) リードフレーム
JPS57114265A (en) Ic lead frame and transistor comb and manufacture thereof
JPS629658A (ja) リ−ドフレ−ム用合金帯母材の製造方法
JPH0438860A (ja) 半導体装置用リードフレームの製造方法
JPH06163780A (ja) リードフレームの製造方法
JPS6285453A (ja) Ic用リ−ドフレ−ム材
JPH01244653A (ja) 半導体装置
JPS62156089A (ja) 部分クラツド材の製造方法
JPH02182886A (ja) 銀めっき剥離方法
JP2648354B2 (ja) リードフレームの製造方法
JPS6064456A (ja) リ−ドフレ−ムの製造方法
JPS6254947A (ja) リ−ドフレ−ム用金属条材
JPH04333271A (ja) リードフレーム及びその製造方法と半導体装置
JPH01187958A (ja) リードフレーム
JPS6321862A (ja) Icセラミツクパツケ−ジ用リ−ドフレ−ムの製造方法
JPS6330995B2 (ja)
JPS63199448A (ja) めつきリ−ドフレ−ムおよびその製造方法
JPS61128552A (ja) リ−ドフレ−ムの製造方法
JPS60154650A (ja) 半導体装置用リ−ドフレ−ム
JPH0488662A (ja) 半導体装置用リードフレームの製造方法
JPS62296977A (ja) 部分クラッド材の製造方法
JPH04255258A (ja) リードフレームの製造方法