JPS629647A - 半導体装置の金属バンプ形成方法 - Google Patents
半導体装置の金属バンプ形成方法Info
- Publication number
- JPS629647A JPS629647A JP14832985A JP14832985A JPS629647A JP S629647 A JPS629647 A JP S629647A JP 14832985 A JP14832985 A JP 14832985A JP 14832985 A JP14832985 A JP 14832985A JP S629647 A JPS629647 A JP S629647A
- Authority
- JP
- Japan
- Prior art keywords
- impurity region
- type impurity
- film
- metallic
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
・本発明は半導体装置の金属バンプ形成方法に係わり、
詳しくは、半導体装置の表面に形成された絶縁層上に被
着された導電膜に通電し、絶縁膜で被われていない導電
膜上に金属バンプを成長させるようにした半導体装置の
金属バンプ形成方法に関する。
詳しくは、半導体装置の表面に形成された絶縁層上に被
着された導電膜に通電し、絶縁膜で被われていない導電
膜上に金属バンプを成長させるようにした半導体装置の
金属バンプ形成方法に関する。
〈従来の技術〉
第２図は金属バンプを有する半導体装置１の断面図であ
り、まず構成を説明すると、２は高濃度のＮ型不純物が
導入された（以下Ｎ＋という）単結晶半導体に低濃度の
Ｎ型不純物を含んだ（以下Ｎ−という）エピタキシャル
層を成長させた半導体基板であり、該半導体基板１には
、Ｎ＋のショートパターン３と高濃度のＰ型不純物が導
入された（以下Ｐ＋という）ショートパターン４とが互
いに重畳されて形成されている。 これら二重のショー
トパターン３，４に囲まれた領域にはＰ型の不純物領域
５と該Ｐ型の不純物領域５内に形成されたＮ型の不純物
領域６とが設けられている。
り、まず構成を説明すると、２は高濃度のＮ型不純物が
導入された（以下Ｎ＋という）単結晶半導体に低濃度の
Ｎ型不純物を含んだ（以下Ｎ−という）エピタキシャル
層を成長させた半導体基板であり、該半導体基板１には
、Ｎ＋のショートパターン３と高濃度のＰ型不純物が導
入された（以下Ｐ＋という）ショートパターン４とが互
いに重畳されて形成されている。 これら二重のショー
トパターン３，４に囲まれた領域にはＰ型の不純物領域
５と該Ｐ型の不純物領域５内に形成されたＮ型の不純物
領域６とが設けられている。
この半導体基板２の表面は二酸化シリコン膜７で被われ
ており、この二酸化シリコン膜７に穿設された開口を介
して金属バンプ８が不純物領域５゜６に接している。
一方、半導体基板２の裏面には、金属膜９が被着してお
り、金属バンプ８と金属膜９とで半導体装置１の電極を
構成している。
ており、この二酸化シリコン膜７に穿設された開口を介
して金属バンプ８が不純物領域５゜６に接している。
一方、半導体基板２の裏面には、金属膜９が被着してお
り、金属バンプ８と金属膜９とで半導体装置１の電極を
構成している。
かかる構成の半導体装置１の製造方法を説明すれば以下
の通りである。 まず、半導体基板２の表面が酸化され
、リソグラフィー技術により開口が形成された後、ボロ
ンの拡散工程を経てＰ型の不純物のショートパターン４
が形成される。 続いて、リソグラフィ一工程とリンの
拡散工程とが繰り返えらされ、Ｎ型の不純物のショート
パターン３が形成される。
の通りである。 まず、半導体基板２の表面が酸化され
、リソグラフィー技術により開口が形成された後、ボロ
ンの拡散工程を経てＰ型の不純物のショートパターン４
が形成される。 続いて、リソグラフィ一工程とリンの
拡散工程とが繰り返えらされ、Ｎ型の不純物のショート
パターン３が形成される。
この後、二酸化シリコン膜に不純物導入用の窓が穿設さ
れ、ボロンのイオン注入を行った後、熱処理が施され、
Ｐ型の不純物領域５が形成される。
れ、ボロンのイオン注入を行った後、熱処理が施され、
Ｐ型の不純物領域５が形成される。
今度はＰ型の不純物領域５の上に成長した二酸化シリコ
ン膜に不純物導入用の窓が穿設され、リンのイオン注入
と熱処理とによりＮ型の不純物領域６が形成される。
ン膜に不純物導入用の窓が穿設され、リンのイオン注入
と熱処理とによりＮ型の不純物領域６が形成される。
Ｎ型の不純物領域６形成時に、該領域上には二酸化シリ
コン膜が成長するので、これをパターン形成して金属バ
ンプ形成用の開口を穿設する・研磨工程の後、露出され
た半導体基板２と二酸化シリコン膜７とを被って金属、
例えば銀とチタンとが被着され、続いて裏面にも銀とチ
タンとが全面に被着される。 表面の銀合金がパターン
形成された後、半導体基板２は鍍金液中に浸され、鍍金
液中の電極と半導体基板２の裏面に接続された他方の電
極とら間に通電する。 その結果、半導体基板２に形成
されたＰＮ接合が順方向にバイアスされ、電流がＰ型の
不純物領域５からショートパターン４，３を通り、エピ
タキシャル層を介して裏面の金属膜９に流れ、金属バン
プ８が成長する。
コン膜が成長するので、これをパターン形成して金属バ
ンプ形成用の開口を穿設する・研磨工程の後、露出され
た半導体基板２と二酸化シリコン膜７とを被って金属、
例えば銀とチタンとが被着され、続いて裏面にも銀とチ
タンとが全面に被着される。 表面の銀合金がパターン
形成された後、半導体基板２は鍍金液中に浸され、鍍金
液中の電極と半導体基板２の裏面に接続された他方の電
極とら間に通電する。 その結果、半導体基板２に形成
されたＰＮ接合が順方向にバイアスされ、電流がＰ型の
不純物領域５からショートパターン４，３を通り、エピ
タキシャル層を介して裏面の金属膜９に流れ、金属バン
プ８が成長する。
〈発明の解決しようとする問題点〉
上記半導体装置の金属バンプの形成方法にあっては、鍍
金工程において、良好な通電特性を得るためショートパ
ターン３，４を形成しなければならず、仮りに、ショー
トパターン３．４を省くと電流が成長中の金属バンプ８
の周辺に集中し、第３図にしめされているように金属バ
ンプ８の頂面の周囲が盛り上がり、外部との接触が悪化
することから、ショートパターン３，４は金属バンプの
形成に必須であり、狭小幅のシミードパターン３゜４を
リソグラフィ一工程と拡散工程とを繰り返しつつ形成す
ると、半導体装置の製造工程数が多くなり、半導体装置
の製造原価が上昇するという問題点があった。
金工程において、良好な通電特性を得るためショートパ
ターン３，４を形成しなければならず、仮りに、ショー
トパターン３．４を省くと電流が成長中の金属バンプ８
の周辺に集中し、第３図にしめされているように金属バ
ンプ８の頂面の周囲が盛り上がり、外部との接触が悪化
することから、ショートパターン３，４は金属バンプの
形成に必須であり、狭小幅のシミードパターン３゜４を
リソグラフィ一工程と拡散工程とを繰り返しつつ形成す
ると、半導体装置の製造工程数が多くなり、半導体装置
の製造原価が上昇するという問題点があった。
〈問題点を解決するための手段〉
本発明は上記問題点に鑑み、第１導電型の不純物領域と
第２導電型の不純物領域とに接触し絶縁層上を延在する
導電膜を被着した後、第１導電型の不純物領域と第２導
電型の不純物領域との上の導電膜を除き他の導電膜を絶
縁膜で被い、半導体基板を鍍金液中に浸し鍍金液中に一
方の電極を入れ導電膜に他方の電極を接続して通電する
ことにより、第１導電型の不純物領域と第２導電型の不
純物領域との上の導電膜に金属バンプを鍍金成長させる
ようにしたことを要旨とする。
第２導電型の不純物領域とに接触し絶縁層上を延在する
導電膜を被着した後、第１導電型の不純物領域と第２導
電型の不純物領域との上の導電膜を除き他の導電膜を絶
縁膜で被い、半導体基板を鍍金液中に浸し鍍金液中に一
方の電極を入れ導電膜に他方の電極を接続して通電する
ことにより、第１導電型の不純物領域と第２導電型の不
純物領域との上の導電膜に金属バンプを鍍金成長させる
ようにしたことを要旨とする。
〈実施例〉
第１ｙＡ（ａ）乃至（ｉ）は本発明の一実施例を表わす
図であり１図中、１１はＮ＋の単結晶シリコン上にＮ−
のエピタキシャル層を成長させた半導体基板である。
該半導体基板１１の表面は熱酸化され、二酸化シリコン
膜１２が成長させられた後、該二酸化シリコン膜１２に
Ｐ型の不純物領域形成用の開口が穿設される（第１図（
ａ））。
図であり１図中、１１はＮ＋の単結晶シリコン上にＮ−
のエピタキシャル層を成長させた半導体基板である。
該半導体基板１１の表面は熱酸化され、二酸化シリコン
膜１２が成長させられた後、該二酸化シリコン膜１２に
Ｐ型の不純物領域形成用の開口が穿設される（第１図（
ａ））。
この開口から約１０”ａｔｏｍ／ｃｍ”のボロンがＩＩ
；Ｊ ５０ ｋ ａ Ｖで約１．４μｍの深さに注入さ
れ、熱処理工程を経てＰ型の不純物領域１３が形成され
ると共に、Ｐ型の不純物領域１３上には二酸化シリコン
膜が成長する（第１図（ｂ））、 再び。
；Ｊ ５０ ｋ ａ Ｖで約１．４μｍの深さに注入さ
れ、熱処理工程を経てＰ型の不純物領域１３が形成され
ると共に、Ｐ型の不純物領域１３上には二酸化シリコン
膜が成長する（第１図（ｂ））、 再び。
二酸化シリコン膜１２にＮ型の不純物領域形成用の開口
が穿設され（第１図（Ｃ））、該開口から約２Ｘ１０”
ａｔｏｍ／ｃｍ”のリンが約１５０ｋａＶで約０．５μ
ｍの深さにイオン注入され。
が穿設され（第１図（Ｃ））、該開口から約２Ｘ１０”
ａｔｏｍ／ｃｍ”のリンが約１５０ｋａＶで約０．５μ
ｍの深さにイオン注入され。
Ｎ型の不純物領域１４が形成されると共に、Ｎ型の不純
物領域１４上には二酸化シリコン膜が成長する（第１図
（ｄ））、 二酸化シリコン膜１２には再び開口が穿
設され、Ｐ型の不純物領域１３とＮ型の不純物領域１４
とが露出される（第１図（ｅ））、 これらＰ型の不
純物領域１３とＮ型の不純物領域１４と二酸化シリコン
膜１２とには、銀合金、例えばアルミとチタンと銀との
金属層１５を被着しく第１図（ｆ））、続いて、裏面に
もニッケルと銀との金属層１６が全面に被着され金属層
１５と接続する（第１図（ｇ））。 金属層１５上には
ホトレジストが塗布され、このホトレジスト膜１７はパ
ターン形成されてＰ型の不純物領域１３とＮ型の不純物
領域１４との上の金属層１５が露出させられる（第１図
（ｈ））。
物領域１４上には二酸化シリコン膜が成長する（第１図
（ｄ））、 二酸化シリコン膜１２には再び開口が穿
設され、Ｐ型の不純物領域１３とＮ型の不純物領域１４
とが露出される（第１図（ｅ））、 これらＰ型の不
純物領域１３とＮ型の不純物領域１４と二酸化シリコン
膜１２とには、銀合金、例えばアルミとチタンと銀との
金属層１５を被着しく第１図（ｆ））、続いて、裏面に
もニッケルと銀との金属層１６が全面に被着され金属層
１５と接続する（第１図（ｇ））。 金属層１５上には
ホトレジストが塗布され、このホトレジスト膜１７はパ
ターン形成されてＰ型の不純物領域１３とＮ型の不純物
領域１４との上の金属層１５が露出させられる（第１図
（ｈ））。
この後、半導体基板２は鍍金液中にいれられ、金属膜１
６を負電圧に、鍍金液中の電極１８を正電圧にそれぞれ
接続し、電流をながすと、露出した金属膜１５上には銀
バンプ１９が成長する（第１図（ｉ））。 ここで、電
流は半導体基板２をながれず、金属層１５，１６をなが
れるので、極端な電流集中は生ぜず、平坦な頂面を有す
る金属バンプ１９を得ることができる。
６を負電圧に、鍍金液中の電極１８を正電圧にそれぞれ
接続し、電流をながすと、露出した金属膜１５上には銀
バンプ１９が成長する（第１図（ｉ））。 ここで、電
流は半導体基板２をながれず、金属層１５，１６をなが
れるので、極端な電流集中は生ぜず、平坦な頂面を有す
る金属バンプ１９を得ることができる。
〈効果〉
以上説明してきたように、本発明によれば、第１導電型
の不純物領域と第２導電型の不純物領域とに接触し絶縁
層上を延在する導電膜を被着した後、第１導電型の不純
物領域と第２導電型の不純物領域との上の導電膜を除き
他の導電膜を絶縁膜で被い、半導体基板を鍍金液中に浸
し鍍金液中に一方の電極を入れ導電膜に他方の電極を接
続して通電することにより金属バンプを成長させたので
、Ｎ＋のショートパターンとＰ４−のショートパターン
とを形成しなくても、電流は導電膜をながれることから
、過度の電流集中が生ぜず、平坦な頂面の金属バンプを
得られるという効果かえられる。
の不純物領域と第２導電型の不純物領域とに接触し絶縁
層上を延在する導電膜を被着した後、第１導電型の不純
物領域と第２導電型の不純物領域との上の導電膜を除き
他の導電膜を絶縁膜で被い、半導体基板を鍍金液中に浸
し鍍金液中に一方の電極を入れ導電膜に他方の電極を接
続して通電することにより金属バンプを成長させたので
、Ｎ＋のショートパターンとＰ４−のショートパターン
とを形成しなくても、電流は導電膜をながれることから
、過度の電流集中が生ぜず、平坦な頂面の金属バンプを
得られるという効果かえられる。
第１図（ａ）乃至（ｉ）は本発明の一実施例を表わす工
程図、第２図は従来の半導体装置の金属バンプを表わす
断面図、第３図は他の従来例を表わす断面図である。 １１・・・・・・・半導体基板、 １２・・・・・・・絶縁層。 １３・・・・・・・第２導電型の不純物領域、１４・・
・・・・・第１導電型の不純物領域、１５．１６・・・
・導電膜、 １７・・・・・・・絶縁膜。 特許出願人 ローム株式会社代理人 弁
理士 桑 井 清 −（ａ’） 第１図 （ｅ） 第１図 第２図 第３図
程図、第２図は従来の半導体装置の金属バンプを表わす
断面図、第３図は他の従来例を表わす断面図である。 １１・・・・・・・半導体基板、 １２・・・・・・・絶縁層。 １３・・・・・・・第２導電型の不純物領域、１４・・
・・・・・第１導電型の不純物領域、１５．１６・・・
・導電膜、 １７・・・・・・・絶縁膜。 特許出願人 ローム株式会社代理人 弁
理士 桑 井 清 −（ａ’） 第１図 （ｅ） 第１図 第２図 第３図
Claims (1)
- 第１導電型の半導体基板の表面に形成された第２導電型
の不純物領域内に第１導電型の不純物領域を設ける工程
と、半導体基板の表面を絶縁層で被い、しかるのち第１
導電型の不純物領域と第２導電型の不純物領域とを露出
する工程と、第１導電型の不純物領域と第２導電型の不
純物領域とに接触し絶縁層上を延在する導電膜を被着す
る工程と、第１導電型の不純物領域と第２導電型の不純
物領域との上の導電膜を除き他の導電膜を絶縁膜で被う
工程と、半導体基板を鍍金液中に浸し鍍金液中に一方の
電極を入れ導電膜に他方の電極を接続して通電する工程
とを含む半導体装置の金属バンプ形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14832985A JPS629647A (ja) | 1985-07-08 | 1985-07-08 | 半導体装置の金属バンプ形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14832985A JPS629647A (ja) | 1985-07-08 | 1985-07-08 | 半導体装置の金属バンプ形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS629647A true JPS629647A (ja) | 1987-01-17 |
| JPH051979B2 JPH051979B2 (ja) | 1993-01-11 |
Family
ID=15450339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14832985A Granted JPS629647A (ja) | 1985-07-08 | 1985-07-08 | 半導体装置の金属バンプ形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS629647A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6439045A (en) * | 1987-08-04 | 1989-02-09 | Sanyo Electric Co | Formation of projecting electrode |
-
1985
- 1985-07-08 JP JP14832985A patent/JPS629647A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6439045A (en) * | 1987-08-04 | 1989-02-09 | Sanyo Electric Co | Formation of projecting electrode |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH051979B2 (ja) | 1993-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5053083A (en) | Bilevel contact solar cells | |
| US4557037A (en) | Method of fabricating solar cells | |
| JPH07504785A (ja) | 組み合わせ金属被覆を有する太陽電池及びその製造方法 | |
| US3013955A (en) | Method of transistor manufacture | |
| US4609565A (en) | Method of fabricating solar cells | |
| US4232440A (en) | Contact structure for light emitting device | |
| JPH06338636A (ja) | 熱電発電素子の製造方法 | |
| JPS6135705B2 (ja) | ||
| JPS61234041A (ja) | 半導体装置及びその製造方法 | |
| JPS629647A (ja) | 半導体装置の金属バンプ形成方法 | |
| JP2754693B2 (ja) | メッキ電極の製造方法 | |
| AU574761B2 (en) | Method of fabricating solar cells | |
| JPS6173326A (ja) | 半導体装置の製造方法 | |
| JPH0350733A (ja) | 半導体装置の製造方法 | |
| JP3077361B2 (ja) | 半導体装置の製造方法 | |
| US3678346A (en) | Semiconductor device and method of making the same | |
| JPS6059742B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6227547B2 (ja) | ||
| KR960005572B1 (ko) | 에스오아이디램셀의 제조방법 | |
| JPS6243123A (ja) | 個別半導体装置のオ−ミツクコンタクト形成方法 | |
| JPS6169150A (ja) | 半導体集積回路装置 | |
| JPS59175764A (ja) | 半導体装置 | |
| JPS59214282A (ja) | 半導体装置の製造方法 | |
| JPH043429A (ja) | バンプ電極の形成方法 | |
| JPS5932061B2 (ja) | 半導体装置の製造方法 |