JPS6293986A - Manufacture of light emitting device - Google Patents
Manufacture of light emitting deviceInfo
- Publication number
- JPS6293986A JPS6293986A JP60233968A JP23396885A JPS6293986A JP S6293986 A JPS6293986 A JP S6293986A JP 60233968 A JP60233968 A JP 60233968A JP 23396885 A JP23396885 A JP 23396885A JP S6293986 A JPS6293986 A JP S6293986A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light emitting
- electrode
- type
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ｐｎ接合層またはダブルヘテロ接合層から
なる発光層を有する発光ダイオード等の発光素子の製造
方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for manufacturing a light emitting element such as a light emitting diode having a light emitting layer consisting of a pn junction layer or a double heterojunction layer.
一般に、ｐｎ接合層またはダブルヘテロ接合、苦からな
る発光層を有する発光素子としての発光ダイオードとし
て、たとえば第２図ないし第４図に示すようなものがあ
り、従来これらの発光ダイオードはそれぞれ次のような
手順で製造さＪする。In general, there are light-emitting diodes as light-emitting elements having a light-emitting layer consisting of a pn junction layer, a double heterojunction layer, or a double heterojunction, as shown in FIGS. 2 to 4. Conventionally, these light-emitting diodes have been It is manufactured using the following procedure.
まず第２図に示す発光ダイオードの場合、１】形Ｇコｘ
Ａｓ括板（１）上に、高不純物ドープのｍｌ形（３１ｓ
ＡＳ層（２）およびｐ形Ｏａ Ａｓ層（３）が液相エピ
タキシャル成長され、両ＧａＡｓ層（２） 、 （３）
のＩＤＩ接合層からなる発光層（４）が基板（１）上に
形成され、フォトリングラフィ法および蒸着法により基
板（１）の下面およびＧａ Ａｓ層（３）の上面にそれ
ぞれＮｉ −Ｇｅ−Ａｕ電極（５）およびＣｒ Ｚ＋
ｉ Ａｕ電極（６）が形成されたのち、電極（５）が
固定面として銀ペースト等により固定用ステム等に固定
され、Ａｕリード線（７）がワイヤボンドきれて発光ダ
イオードが製造される。このとき、電極（６）の上方に
透光窓が位置することになる。First, in the case of the light emitting diode shown in Fig. 2, 1] G type x
Highly impurity-doped ml type (31s
An AS layer (2) and a p-type OaAs layer (3) are grown by liquid phase epitaxial growth, and both GaAs layers (2), (3)
A light emitting layer (4) consisting of an IDI bonding layer is formed on the substrate (1), and Ni-Ge- Au electrode (5) and Cr Z+
After the Au electrode (6) is formed, the electrode (5) is fixed as a fixing surface to a fixing stem using silver paste or the like, and the Au lead wire (7) is wire-bonded to produce a light emitting diode. At this time, the light-transmitting window will be located above the electrode (6).
つぎに第３図に示す発光ダイオードの場合、図示されて
いないｎ形Ｇ１１Ａｓ ’＆根板上、［ｌ形Ａ４６４Ｇ
ａ、６Ａｓ 層（８）およびｐ形Ａ１６．２ Ｇａ ６
．Ｂ Ａ ｓ層（９）が液相エピタキシャル成長され、
ざらにＡｌｏ、ｚＧａｏ、ｓＡＳ Ｊｉ’Ｎ（９）上に
［）形Ａ４ｏ５ Ｇａ ６．ｇ５ Ａｓｓ層Ｏ、ｎ形Ａ
ｆｆ ｏ２Ｇａｏ８Ａｓ層ｑυおよびキャップ層として
のｎ形ＧａＡｓ ＺＱ２１が液相エピタキシャル成長さ
れ、ｋｌ！６．６５０ｎｏ、ｇ５ＡＳ 層ＱＯおよび”
’０．２Ｇａ０．ａＡｓ層αυのｐｎ接合層からなる発
光層０３が前記基板上に形成さり１、発光層α］の中央
部以外をｐ形にするために、Ｚｎが拡散されてＺｎ拡散
層α（４）が形成され、フオＩ・リソグラフィ法、 Ｃ
ＶＤ法および蒸着法によりＳ ｉ０２膜０９が形成され
るとともに、Ｚ１１拡散層ｑａ上および（３ａＡｓ Ｉ
ＷＱ２上にそれぞれＯｒ −Ｚｎ −Ａ ｕ ｉ 極Ｑ
ｅおよびＮ１−Ｇｃ−Ａｕ電極０７）が形成されたのち
、フォトリソグラフィ法およびエツチング技術によりｍ
Ｊ記基板が除去されるとともに、Ａｆｆｏ４０ａｏ６Ａ
ｓ層（８）が半球ドーム状にエツチングされ、はんだに
より予め電極パターンが形成されたＳｉからなるサブマ
ウントに両電極ａｅ 、 Ｑ７）を溶着部として溶着さ
れ、その後Ａｕリード線がワイヤボンドされて発光ダイ
オードが製造される。Next, in the case of the light emitting diode shown in FIG.
a, 6As layer (8) and p-type A16.2 Ga 6
．． A B A s layer (9) is liquid phase epitaxially grown;
Roughly Alo, zGao, sAS Ji'N (9) [) form A4o5 Ga 6. g5 Ass layer O, n-type A
ff o2Gao8As layer qυ and n-type GaAs ZQ21 as a cap layer are grown by liquid phase epitaxial growth, and kl! 6.650no, g5AS layer QO and”
'0.2Ga0. A light-emitting layer 03 consisting of a pn junction layer of an aAs layer αυ is formed on the substrate 1, and in order to make the light-emitting layer α other than the central part p-type, Zn is diffused to form a Zn diffusion layer α(4). Formed by photolithography method, C
The Si02 film 09 is formed by the VD method and the vapor deposition method, and the Si02 film 09 is formed on the Z11 diffusion layer qa and on the (3aAs I
Or −Zn −A u i pole Q on WQ2 respectively
After forming the N1-Gc-Au electrodes 07), m is etched using photolithography and etching techniques.
As the J substrate is removed, Affo40ao6A
The S layer (8) is etched into a hemispherical dome shape, and is welded to a submount made of Si on which an electrode pattern has been previously formed with solder, with both electrodes ae and Q7) as welding parts, and then an Au lead wire is wire-bonded. A light emitting diode is manufactured.
このとき、半球ドーム状のＡｌｏ４Ｇａｏ６Ａｓ層（８
）の下方に透光窓が位置することになる。At this time, a hemispherical dome-shaped Alo4Gao6As layer (8
) The translucent window will be located below.
また第４１２Ｈで示す発足ダイオードの場合、【）形０
ａＡｓ基板Ｑ８）−、Ｉ＝、に、下部クラッド層として
のｎ形Ａ”０．３３０ｎｏ、６７ＡＳ ％Ｗ（＋９ 、
活性層としてのＩ）形Ａｌｏｏ、Ｇコ１０．９５ Ａｓ
’ｄ ｅｎ 。In addition, in the case of the starting diode indicated by No. 412H, [) type 0
n-type A"0.330no,67AS%W(+9,
I) type Aloo, Gco10.95 As as active layer
'den.
上部クラッド層としてのｌ）形Ａ６ｏ３３ａａｏ、６７
Ａｓ Ｅｌ （２１１およびギャップ層としてのｐ形
Ｇａ Ａ ｓ層Ｃ２が１１［ロ次τ夜ｔ’ｌエピタキン
ヤル成長され、下部クラッド層、活性層。l) type A6o33aao, 67 as upper cladding layer
As El (211) and a p-type GaAs layer C2 as a gap layer are epitaxially grown in the 11th order of t'l, the lower cladding layer and the active layer.
上部クラッド層としての各層（１！ｌ −ｔ２１１のダ
ブルへゾロ接合層からなる発光層のが基板０８）上に形
成さハ、フオｌ−リングラフィ法およびＣＶ ｉ）法に
より、（３ａ Ａ Ｓ層に上に電流ブロック用の５ｉ０
２１う九が形成されるとともに、５１０２膜（２４＋の
中火部に、透孔Ｑ、５）が形成され、蒸着法により、Ｓ
ｉ０２膜Ｃ！旬上および透孔（２５１内にＣｒ−Ｚｒ
ｈ −Ａｕ電極■が形成される七ともに、駁扱ａ８）の
下面にＮｉ −Ｇｃ−Ａｕ電極罰が形成さｆ１５、その
後フォトリソグラフィ法およびエツチング技４！ｊによ
り、基板０８）の中央部の透孔のの下方に、下面側から
Ａ（！ｏａ：５Ｇａ０．６７ＡＳ層Ｏｇｊに達する透孔
（至）が形成され、電極１２６＋が固定面として固定用
ステ八等に固定さね、て発光ダイオードが製造される。Each layer as an upper cladding layer (the light-emitting layer consisting of a 1!l-t211 double dielectric junction layer is the substrate 08) is formed on the substrate 08. 5i0 for current block on top of layer
At the same time, a 5102 film (through hole Q, 5 in the medium heat part of 24+) is formed, and S
i02 membrane C! Cr-Zr on top and through hole (251 inside)
h-Au electrode (7) is formed, Ni-Gc-Au electrode (f15) is formed on the lower surface of a8), and then photolithography and etching techniques are applied (4)! j, a through hole reaching A (!oa:5Ga0.67AS layer Ogj) from the lower surface side is formed below the through hole in the center of the substrate 08), and the electrode 126+ is used as a fixing surface for the fixing step. A light emitting diode is manufactured by fixing it to the 8th grade.
このとき、基板ａ場の下方に透光窓が位置することにな
る。At this time, the light-transmitting window is located below the substrate field a.
また、透孔のをエツチングにより形成した場合、サイド
エツチングにより透孔■の断面形状は第４図のように台
形状になる。Further, when the through hole is formed by etching, the cross-sectional shape of the through hole (2) becomes trapezoidal as shown in FIG. 4 due to side etching.
ところが第２図に示す発光ダイオードの場合、発光層（
４）における電流通路部の面積を有するため、電極（２
）の上方の前記透光窓を介して当該発光ダイオードを見
ると、発光層（４）が広がりを持った面で発光して光が
発散することになり、表示素子として用いるには有利で
ある反面１点光源としては不適当であるという問題点が
ある。However, in the case of the light emitting diode shown in Fig. 2, the light emitting layer (
Since it has the area of the current path part in 4), the electrode (2)
) When looking at the light emitting diode through the transparent window above the light emitting layer (4), the light emitting layer (4) emits light from a wide surface and the light is diffused, which is advantageous for use as a display element. On the other hand, there is a problem that it is unsuitable as a single point light source.
一方第３図に示す発光ダイオードの場合、発光層α埠の
中央部のみを残した構造であり、しかも電極ａηの面積
が小さくなって発光層０３における電流通路部の面積が
前記第２図の場合よりも大幅に小さくなるため、発光層
０ニヤの発光領域が微小点に近似され、発光層α■から
の光が半球ドーム状のＡｅｏ４Ｇａ、）、６Ａｓ ９（
８）により発散することが抑えられることになり、点光
源として用いるには打刊であるが、ｋｌ ｇ、４ Ｇａ
ｏ６ Ａｓ Ｉ、’Ｊ （８）を半球ドーム状にエツ
チングすることが非常に困難であり、製造を容易に行な
うことができないきいう問題点がある。On the other hand, in the case of the light emitting diode shown in FIG. 3, the structure is such that only the central part of the light emitting layer α is left, and the area of the electrode aη is reduced, so that the area of the current passage portion in the light emitting layer 03 is smaller than that of FIG. Because it is much smaller than in the case of Aeo4Ga, ), 6As 9(
8) will suppress the divergence, and it is necessary to use it as a point light source, but kl g, 4 Ga
There is a problem in that it is very difficult to etch o6 As I,'J (8) into a hemispherical dome shape, making it difficult to manufacture it easily.
また第４図に示す発光ダイオードの場合、５Ｉ０２膜例
の中央部の透孔Ｑ内の電極（イ）を介し２て発光層（ハ
）に集中的に電流を通流させることができるため、前記
第３図の場合と同様に発光層！２３）の発光領域が微小
点に近似され、基板０樟の下刃の前記透光窓および透孔
（至）を介して発光層のからの光が児えることになり、
点光源さして用いるには佇利である反面、透孔呟、（至
）を精度よく位置合わせし−Ｃ形成することが非常に困
難であり、やはり製造が容易ではないという問題点があ
る。In addition, in the case of the light emitting diode shown in FIG. 4, current can be intensively passed through the light emitting layer (c) through the electrode (a) in the through hole Q in the center of the 5I02 film example. As in the case of Fig. 3 above, the light emitting layer! 23) The light-emitting region is approximated to a minute point, and light from the light-emitting layer is generated through the light-transmitting window and the through-hole of the lower blade of the substrate.
Although it is convenient to use as a point light source, it is very difficult to precisely align the through holes to form a -C, and there is a problem that it is not easy to manufacture.
でらに、前記第２図ないし２第４図の発光ダイオードに
共通する問題点として、非常に大型になり、しかも同種
の発光ダイオードを複数個配列してアレイ化するのが困
難な点である。Furthermore, a common problem with the light emitting diodes shown in FIGS. 2 to 4 is that they are extremely large, and it is difficult to arrange multiple light emitting diodes of the same type into an array. .
そこでこの発明は、小型化がｉｉＪ能な発光素子を容易
に製ｊ告できるようにし、しかもアレイ化が容易な発光
素子を提供することを技術的課題とする。SUMMARY OF THE INVENTION Therefore, the technical object of the present invention is to provide a light emitting element that can be easily manufactured in a small size and that can be easily formed into an array.
なお、ダブルヘテロ構造の発光素子をアレイ化したもの
として、特公昭５９−１０５９７号公報に記載の半導体
レーザアレイがあるが、これは１つの基板上に凹陥溝を
介して複数個の半導体アレイを形成するものであり、当
初よりアレイ化を目的とした１１４浩のものであり、こ
の発明の技術的課題と性質を異にする。Note that there is a semiconductor laser array described in Japanese Patent Publication No. 59-10597 as an array of double heterostructure light emitting elements, but this is a semiconductor laser array in which a plurality of semiconductor arrays are arranged on one substrate via recessed grooves. This is a 114-hiro object that was originally intended for array formation, and its nature is different from the technical problem of the present invention.
この発明は、前記の点に留意してなをれたものであり、
半導体基板上にｐ形層、 ＩＩ形層からなるｐｎ接合臂
、まだは半導体下部タララド層、半導体活性層、半導体
上部クラッド層からなるダブルヘテロ接合層により構成
される発光層を形成し、前記発光層の中央部以外の部分
を除去し、前記中央部および除去された除去部分にそれ
ぞれ一方および他方の電極を形成し、前記両電極上にそ
れぞれ露出部を残して絶縁−を形成し、前記露出部にそ
れぞれ電気的に接続した２個のビームリードを形成し、
前記基板を除去することを特徴とする発光′（子の製造
方法である。This invention was developed with the above points in mind,
A light emitting layer is formed on a semiconductor substrate, which is composed of a pn junction arm consisting of a p-type layer and a type II layer, and a double heterojunction layer consisting of a lower semiconductor TARRADO layer, a semiconductor active layer, and an upper semiconductor cladding layer. A portion of the layer other than the central portion is removed, one electrode and the other electrode are formed in the central portion and the removed portion, respectively, and an insulating layer is formed by leaving an exposed portion on both electrodes, and the exposed portion is removed. Two beam leads are formed, each electrically connected to the
A method of manufacturing a light emitting device is characterized in that the substrate is removed.
しだがって、この発明では、半導体基板上にｐｎ接合層
またはダブルヘテロ接合層からなる発光層が形成され、
発光層の中央部以外の部分が除去され、発光層の中央部
および除去された除去部分にそれぞれ一方、他方の電極
が形成され、両？［Ｋ上れぞれ″、■気的に接続されて
形成され、半導体基板が除去さねて発光素子の製造が行
なわれる。Therefore, in the present invention, a light emitting layer consisting of a pn junction layer or a double heterojunction layer is formed on a semiconductor substrate,
Portions other than the central portion of the light emitting layer are removed, and one electrode and the other electrode are formed in the central portion of the light emitting layer and the removed portion, respectively. [K] are formed by being electrically connected, and the light emitting device is manufactured without removing the semiconductor substrate.
このとき、発光層の中央部以外を除去するため、当該除
去部分に他方の電極を形成するに十分な面積が確保され
れば、不要部分を削除することが可能となり、素子の小
型化を図れるとともに、発光領域が小さくなって点光源
として用いる場合に有利となる。At this time, parts other than the central part of the light emitting layer are removed, so if a sufficient area is secured in the removed part to form the other electrode, unnecessary parts can be removed and the device can be made smaller. At the same time, the light emitting area becomes smaller, which is advantageous when used as a point light source.
でらに、畏くて強固なビームリードを形成するため、ケ
ースやステムへの装着およびアレイ化が容易となる。Furthermore, it forms a very strong beam lead, making it easy to attach to a case or stem and to form an array.
つぎに、この発明を、その１実施例を示しだ第１図とと
もに詳細に説明する。Next, the present invention will be explained in detail with reference to FIG. 1 showing one embodiment thereof.
まず第１図（２１）に示すように、（１００）面の鏡面
研磨されたＧａＡｓからなる半導体基板の上に、 ＩＩ
形Ａ”０．３Ｇａ ｏ、７ｋＳからなる厚さ５０膜皿の
バッファ層■、ｎ形Ａｌ？０．２５０ａ ０．７５１Ｓ
からなる厚さｌ Ｑ １ｍ＋の半導体下部クラッド層Ｏ
υ、ｎ形ＡＩ：！ｏ、ｏ５Ｇａ ０．９５ＡＳからなる
厚さ０．５ μ１１１の半導体活性／１５ｔｓＺ、ｐ形
Ａ１０，２５ Ｇａ 、）、７５ Ａｓからなる厚さ２
μｍの半導体上部クラッドＩＩ ｆ３３＋およびｐ形Ｇ
ａＡｓからなる厚さ０．５μ等のキャップ層１３４）を
順次液相エピタキシャル成長させ、下部クラッド層Ｇ１
）、活性層Ｉ３’２ 、上部クラッド８１３３）のダブ
ルヘテロ接合層からなる発光層１３Ｆ；Ｉを基板の上に
形成する。First, as shown in FIG. 1 (21), on a semiconductor substrate made of mirror-polished GaAs with a (100) plane,
Buffer layer of type A"0.3Ga o, 7kS with a thickness of 50 membranes ■, n-type Al?0.250a 0.751S
A semiconductor lower cladding layer O with a thickness l Q 1m+ consisting of
υ, n-type AI:! o, o5Ga 0.95AS Semiconductor active with a thickness of 0.5μ111/15tsZ, p-type A10,25Ga,), thickness 2 made of 75As
μm semiconductor upper cladding II f33+ and p-type G
A cap layer 134) made of aAs having a thickness of 0.5 μm is sequentially grown by liquid phase epitaxial growth, and the lower cladding layer G1
), an active layer I3'2, and an upper cladding 8133), a light emitting layer 13F;I consisting of a double heterojunction layer is formed on the substrate.
このとき、各層■〜０４１の不純物濃度はそれぞれ、約
５ Ｘ ＩＱ１６ｃ７ｎ−３，約Ｉ Ｘ １９１８ｍ
ａ、 、約５ｘｌＱ１７ｚ’、約０．７ Ｘ １０１７
ｍ罰、約２×１０１８０−３とする。At this time, the impurity concentration of each layer ① to 041 is approximately 5 × IQ16c7n-3, approximately I × 1918m, respectively.
a, , about 5xlQ17z', about 0.7 x 1017
m penalty, approximately 2×10180−3.
つぎに、Ｈ３Ｉ’０４ ： Ｈ２Ｏ２： ＣＨａＯＨ＝
３ ： １ ： ｌの混合比の混合液をエッチャントと
し、該エッチャントを３０°Ｃに維持しつつ、第１図（
＋））に示すように、キャップ’４ ｉ３４！および発
光層！３５１の中央部以外の部分を、下部クラッド層ｅ
ｌｌ）の表庖に達するまで深さ約３１μ口１にわたって
ドーナツ状にエツチングして除去し、その後ＣＶＤ法に
より下部クラッド層Ｏυ上およびキャップＦＩＪ ＋３
４１上に５Ｉ０２膜（至）を形成し、レジスト膜！３７
）を用いたフォトリソグラフィ法により、発光層ｔＪ５
１の除去された部分の下部クラッド層ＯＩ）が露出する
ように８ ＋ ０２膜（至）をＮＨ３Ｆ −ＨＦ −Ｉ
ｈＯ系のエッチャントを用いてエツチングし、同図（（
−）に示すように、下部クラッド層ＯＩ）のｍＩ記露出
部にＮｉ −Ｇｃ−Ａｕ膜を蒸着し、４５０°Ｃに加熱
して合金化し、リフトオフによる１１形Ｋ ［！３８１
を形成し、さらに金めつき法によりＡｕをｎ彫型１１ｉ
＋３８１上に約３． ｌ １膜ｍ形成して他方の電極
としてのｎ形す−ド電極（３９）を形成したのち、レジ
スト膜間を除去してＳ ｉ ０２膜（ト）上およびリー
ド電極３９）上に新たにレジスト膜（１ｉ）を形成し、
フォトリングラフィ法により、キャップＦＪ １３４）
が露出するようにＳ−ｙツブ層賄）上のＳ ｉ０２膜（
至）をＮＩＩａ Ｆ −ＩＦ −Ｈ２Ｏ系エッチャント
を用いてエツチングする。Next, H3I'04: H2O2: CHaOH=
A mixed solution having a mixing ratio of 3:1:1 was used as an etchant, and while the etchant was maintained at 30°C, the mixture as shown in Fig. 1 (
+)) As shown in Cap'4 i34! And a luminescent layer! 351 other than the central part, the lower cladding layer e
ll) is removed by etching in a donut shape over a depth of about 31 μm until reaching the surface of ll), and then removed by CVD on the lower cladding layer Oυ and on the cap FIJ +3
A 5I02 film (to) is formed on 41, and a resist film is formed! 37
) by the photolithography method using the light emitting layer tJ5
The 8 + 02 film (towards) is diluted with NH3F -HF -I so that the lower cladding layer (OI) of the removed portion of 1 is exposed.
The same figure ((
-), a Ni-Gc-Au film is deposited on the mI exposed portion of the lower cladding layer OI), heated to 450°C to form an alloy, and formed into a type 11 K [!] by lift-off. 381
11i by gold plating method.
Approximately 3. above +381. After forming an n-type lead electrode (39) as the other electrode by forming one film m, the space between the resist films is removed and a new layer is formed on the Si02 film (g) and the lead electrode 39). forming a resist film (1i);
Cap FJ 134) by photolithography method
Si02 film (
) is etched using a NIIa F-IF-H2O etchant.
さらに、キャップ層（３４）の前記露出部にＣｒ−Ｚｒ
１− Ａｕ膜を蒸着し、４５０°Ｃに加熱して合金化し
、第１図（ｄ）に示すようにリフトオフによる一方の？
ｔＥｉとしてのｐ彫型１（４１）を形成したのち、レジ
スト膜（４０１を除去し、同図（ｅ）に示すように、両
電極（３９） 、 １４１１上にそれぞれ露出部＋４２
） 、 １４３１を残して絶縁用のポリイミド溶液を５
μＩ’ｎ塗布して２００〜３００ ’Ｃの温度で約１時
間ベーギングし、絶縁層としてのポリイミド層＋４４＋
を形成し、その後フ第１・リソグラフィ法により、Ｃｒ
−Ａｕからなる所定のビームリードパターンを形成し、
同図げ）に示すように、金めつき法により、ポリイミド
層（４４）に厚さ５ ｐｎ＋の２個の金ビームリード（
４が、 （４［５）を露出部（４２１、（４３ｊそれぞ
れ電気的に接続して形成する。Furthermore, Cr-Zr is applied to the exposed portion of the cap layer (34).
1- Deposit an Au film, heat it to 450°C to alloy it, and lift off one side as shown in Figure 1(d).
After forming the p-shaped mold 1 (41) as tEi, the resist film (401) is removed, and as shown in FIG.
), leaving 1431 and adding polyimide solution for insulation to 5
Apply μI'n and bake for about 1 hour at a temperature of 200-300'C, then add a polyimide layer +44+ as an insulating layer.
Cr is formed, and then Cr is formed by a first lithography method.
- forming a predetermined beam lead pattern made of Au;
As shown in the same figure, two gold beam leads (with a thickness of 5 pn+) are attached to the polyimide layer (44) by gold plating.
4 is formed by electrically connecting (4[5) to the exposed parts (421 and (43j), respectively).
つぎに、ビームリード！４５１． ＋４６１の形成後、
ＨＣＩ。Next, beam lead! 451. After the formation of +461,
H.C.I.
ＮＨａＩ −Ｉ２ 系エッチャントにより余分なレジス
トやＣｒ−Ａｕのマスクパターン等を除去し、ＮＨ４０
ＥＩ：Ｈ２０＝ １０ ： １ の混合比の混合液を
エッチャントとし、該エッチャントを３０℃に維持しつ
つ、第１図（ｇ）に示すように、基板のをエツチングし
て基板器の吸収による光の減衰を防１トし、さらにフ第
１−リングラフィ法により、酒石酸： Ｈ２Ｏ２： Ｈ
ｚＯ＝ １ ： １ ： １の混合比の混合τ夜を５０
°Ｃに維持しつつ、バッファ層■を末広がりに、メサエ
ッチングして発光ダイオードの製造工程が終了する。Excess resist and Cr-Au mask pattern are removed using NHaI-I2 etchant, and NH40
A mixed solution with a mixing ratio of EI:H20=10:1 is used as an etchant, and while the etchant is maintained at 30°C, the substrate is etched as shown in FIG. Tartaric acid: H2O2: H
Mixing ratio of zO = 1: 1: 1 is 50
While maintaining the temperature at .degree. C., the buffer layer (1) is mesa-etched to widen toward the end, thereby completing the manufacturing process of the light emitting diode.
このとき、製造された発光ダイオードのベレットは１辺
が２００〜２２０１１Ｉｎの角形で、発光ＩＪＯ５）、
７）径ｕｒＪ３０μ川、バッファ層Ｑ！Ｊ＋の、メサエ
ッチング？？ｅｌｉ約４０〜５０１１Ｉｎ となり、ビ
ームリード１４５） 、 ＋４６）の長さは約７５０１
１［ｎとなった。At this time, the pellet of the manufactured light emitting diode has a square shape with one side of 200 to 22011 In, and the light emitting IJO5),
7) Diameter urJ30μ, buffer layer Q! J+'s mesa etching? ? eli is approximately 40 to 5011In, and the length of the beam lead 145), +46) is approximately 7501In.
It became 1[n.
なお、第１図（ｇ）においてバッファ５腎ω）の下方に
光透過用の透光窓が位置することになる。In addition, in FIG. 1(g), a light-transmitting window for transmitting light is located below the buffer 5 (renal ω).
そして、発光層３ωの中央部以外を除去したため、除去
された前記除去部分にｎ形’ｉｌ！ 啄・’、３８）
、 ！１形リード電極軸を形成するに十分な面積を確保
すれば、不要部分を削除することが可能となり、発光ダ
イオードの小型化を図ることが１■能となると同時に、
発光層秀の径が小さくなって発光層（：３ωの発光領域
が微小点に近似され、当該２ ’ｒ１′４ダイオードを
点光源として用いることが可能となる。Since the portion other than the central portion of the light-emitting layer 3ω was removed, n-type 'il! Taku・', 38)
, ! By securing a sufficient area to form a type 1 lead electrode shaft, unnecessary parts can be removed, making it possible to miniaturize the light emitting diode.
The diameter of the light-emitting layer becomes smaller, and the light-emitting region of the light-emitting layer (3ω) is approximated to a minute point, making it possible to use the 2'r1'4 diode as a point light source.
さらに、ビームリード（４１５） 、 ＋４６）を設け
たため、従来のような銀ペーストによるマウントや、は
んだ；による電極の〆着などを行なう必要がなく、ケー
スやステムへの装着等が非常に容易になり、しかもビー
ムリード１４５） 、 ＋４６）がワイヤと異なり侵＜
シかも強固であるため、アレイ化を容易に図ることがで
き、応用性の拡大が図れることになる。Furthermore, since the beam leads (415) and +46) are provided, there is no need to mount with silver paste or close the electrodes with solder as in the conventional case, making it extremely easy to attach to the case or stem. Moreover, the beam leads 145), +46) are less erodible than wires.
Since the structure is strong, it can be easily formed into an array, and its applicability can be expanded.
なお、前記実施例では発光ダイオードに適用した場合に
ついて説明したが、発光ダイオードに限るものでないこ
とは勿論である。In addition, although the said Example demonstrated the case where it applied to a light emitting diode, it is needless to say that it is not limited to a light emitting diode.
以上のように、この発明の発光素子の製造方法によると
、発光素子の小型化を図ることが可能となり、複雑なエ
ツチング等の工程もなく、小型でかつアレイ化が容易な
発光素子を簡単な工程にょυ容易に製造することができ
、応用性の拡大を図ることが可能となる。As described above, according to the method for manufacturing a light emitting element of the present invention, it is possible to reduce the size of the light emitting element, and there is no need for complicated processes such as etching. The process can be easily manufactured and the applicability can be expanded.
第１図（ａ）ないしくｇ）はこの発明の発光素子の製造
方法の１実施例の製造工程を示す切断正面図、第２図な
いし第４図はそＪｌ−それ従来の発光素子の切断正面図
である。
■・・・半導体基板、０υ・・・丁部タラツド留、１３
ざ・・・活性層５い３）・・・上部クラッド層、１３５
１・・・発光、胃、（３ｇｊ・・・ｌｌ形リード電極、
けｌ）・・・Ｐ形電極、（４渇９（４Ｊ・・・露出部、
（４４）・・・ポリイミド層、（４（ト）、 ＋４６）
・・・金ビームリード。
代理人 弁理士 藤〔ｌ龍人部
第１図
第１図
第１刃Figures 1 (a) to g) are cutaway front views showing the manufacturing process of one embodiment of the method for manufacturing a light emitting element of the present invention, and Figures 2 to 4 are cutaway views of a conventional light emitting element. It is a front view. ■...Semiconductor substrate, 0υ...Taratsudo clamp, 13
Z...Active layer 53)...Upper cladding layer, 135
1... Luminescence, stomach, (3gj...ll type lead electrode,
(4J)...P-type electrode, (4J9(4J...Exposed part,
(44)...Polyimide layer, (4(g), +46)
...Gold beam lead. Agent Patent Attorney Fuji [lRyujin Department Figure 1 Figure 1 Figure 1 Blade
Claims (1)
層、または半導体下部クラッド層、半導体活性層、半導
体上部クラッド層からなるダブルヘテロ接合層により構
成される発光層を形成し、前記発光層の中央部以外の部
分を除去し、前記中央部および除去された除去部分にそ
れぞれ一方および他方の電極を形成し、前記両電極上に
それぞれ露出部を残して絶縁層を形成し、前記露出部に
それぞれ電気的に接続した２個のビームリードを形成し
、前記基板を除去することを特徴とする発光素子の製造
方法。(1) Forming on a semiconductor substrate a pn junction layer consisting of a p-type layer and an n-type layer, or a light emitting layer consisting of a double heterojunction layer consisting of a semiconductor lower cladding layer, a semiconductor active layer, and a semiconductor upper cladding layer, removing a portion other than the central portion of the light emitting layer, forming one and the other electrodes on the central portion and the removed portion, respectively, leaving exposed portions on both electrodes to form an insulating layer; A method for manufacturing a light emitting device, comprising forming two beam leads electrically connected to each of the exposed portions, and removing the substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60233968A JPS6293986A (en) | 1985-10-19 | 1985-10-19 | Manufacture of light emitting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60233968A JPS6293986A (en) | 1985-10-19 | 1985-10-19 | Manufacture of light emitting device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6293986A true JPS6293986A (en) | 1987-04-30 |
Family
ID=16963457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60233968A Pending JPS6293986A (en) | 1985-10-19 | 1985-10-19 | Manufacture of light emitting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6293986A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002073706A1 (en) | 2001-03-09 | 2002-09-19 | Sony Corporation | Display apparatus and its manufacturing method |
| JP2005228924A (en) * | 2004-02-13 | 2005-08-25 | Toshiba Corp | Semiconductor light emitting element |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS544232A (en) * | 1977-06-11 | 1979-01-12 | Nippon Musical Instruments Mfg | Material for die cast plunger chip |
-
1985
- 1985-10-19 JP JP60233968A patent/JPS6293986A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS544232A (en) * | 1977-06-11 | 1979-01-12 | Nippon Musical Instruments Mfg | Material for die cast plunger chip |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002073706A1 (en) | 2001-03-09 | 2002-09-19 | Sony Corporation | Display apparatus and its manufacturing method |
| EP1367654A1 (en) * | 2001-03-09 | 2003-12-03 | Sony Corporation | Display apparatus and its manufacturing method |
| EP1367654A4 (en) * | 2001-03-09 | 2007-04-18 | Sony Corp | Display apparatus and its manufacturing method |
| KR100860102B1 (en) * | 2001-03-09 | 2008-09-25 | 소니 가부시키가이샤 | Display apparatus and its manufacturing method |
| JP2005228924A (en) * | 2004-02-13 | 2005-08-25 | Toshiba Corp | Semiconductor light emitting element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4126749B2 (en) | Manufacturing method of semiconductor device | |
| JP2018148074A (en) | Light-emitting element and method for manufacturing the same | |
| JPH10223930A (en) | Semiconductor light emitting element | |
| JPS6159886A (en) | Manufacture of photosemiconductor device | |
| JPS5833885A (en) | Laser diode | |
| JP2003142727A (en) | Semiconductor light emitting device and its manufacturing method | |
| JPS6293986A (en) | Manufacture of light emitting device | |
| TWI244224B (en) | Point source light-emitting diode and manufacturing method thereof | |
| JP3489395B2 (en) | Semiconductor light emitting device | |
| JPH10173230A (en) | Light emitting element | |
| JPH05343744A (en) | Die bond type light emitting diode and manufacture thereof | |
| JP3894607B2 (en) | Semiconductor laser and manufacturing method thereof | |
| JPS62122285A (en) | Semiconductor light emitting element | |
| JPH0363830B2 (en) | ||
| JPH0653550A (en) | Multiwavelength semiconductor element array | |
| JP2000269546A (en) | Optical semiconductor element | |
| JP2838473B2 (en) | Semiconductor light emitting device | |
| JPH05110140A (en) | Compound semiconductor optical device | |
| JP2001044502A (en) | Composite light emitting element and manufacture thereof | |
| JPH08298344A (en) | Light emitting diode element and its manufacture | |
| JP3600479B2 (en) | Semiconductor light emitting device | |
| JPH02271682A (en) | Surface light emitting diode array | |
| JPS61184889A (en) | Semiconductor light emitting device | |
| KR20220107384A (en) | Semiconductor light emitting device | |
| JPH0287584A (en) | Surface-emitting array device |