JPS6292525A - Method and equipment for spread spectrum power line carrier communication - Google Patents

Abstract

PURPOSE:To attain effective high speed data transmission by giving a phase shift M series code to each reception side and generating the code as a transmission destination address at the sender side so as to modulate the transmission data. CONSTITUTION:The transmission destination specific phase shift M series code generated from an M series code generating circuit 5 is multiplied with a transmission data by a modulator 7, a narrow band data is outputted as a modulation signal subject to uniform spread spectrum over a wide band, the signal is amplified (8) and fed to a power line 3 via a coupler 9. On the other hand, a coupler 15 in a reception section 2 extracts a modulation signal and after its output signal is amplified (16), the result is fed to a demodulator 17. The demodulator 17 multiplies the specific phase shift M series code from an M series code generating circuit 13 with the modulation signal so as to xtract the reception data by applying inverse spread spectrum demodulation. In this case, the signal is demodulated only when the received modulation signal is modulated by the M series code coincident with the specific phase shift M series code generated from the circuit 13.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電力線を伝送路として利用するスペクトラム
拡散電力線搬送通信に関し、特に同時に複数チャンネル
の通信が行なえるとともに、電文中に相手アドレスを含
める必要のないスペクトラム拡散電力線通信方法および
装置に関するものである。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to spread spectrum power line carrier communication that uses power lines as transmission paths, and in particular, it is capable of simultaneously carrying out communication on multiple channels and including the other party's address in the message. The present invention relates to an unnecessary spread spectrum power line communication method and apparatus.

〔従来技術〕[Prior art]

従来、電力線を利用してデータの伝送を行なう場合には
、伝送路の種類によって種々の変調方式が用いられてい
る。例えば送電線伝送路の場合には単側波帯変調方式が
用いられており、また、配電線伝送路の場合には周波数
変調方式あるいは位相変調方式が用いられている。ここ
で、電力線はデータの伝送を考慮して布設されているも
のではないことから、データの伝送を行なおうとすると
、種々の雑音が入ってきたり、あるいは負荷の状況によ
って伝送特性が大幅に変動する問題を有している。つま
り、電力線の高周波特性は、送電線および配電線を問わ
ずに、コロナ雑音および負荷雑音が大きく、かつ電力線
の負荷状態に応じて大きく変動する。従って、信頬性の
高いデータ伝送を行なうことは困難であり、特に高速の
データ伝送は不可能であった。Conventionally, when transmitting data using power lines, various modulation methods have been used depending on the type of transmission path. For example, in the case of a power transmission line transmission line, a single sideband modulation method is used, and in the case of a distribution line transmission line, a frequency modulation method or a phase modulation method is used. Power lines are not laid with data transmission in mind, so when attempting to transmit data, various types of noise may come in, or the transmission characteristics may vary significantly depending on the load situation. I have a problem. In other words, the high-frequency characteristics of a power line, regardless of whether it is a power transmission line or a power distribution line, have large corona noise and load noise, and vary greatly depending on the load state of the power line. Therefore, it is difficult to perform highly reliable data transmission, and particularly high-speed data transmission is impossible.

ところで、最近スペクトラム拡散通信方式を各分野に於
いて積極的に活用しようとする研究が進められており、
その原理および適用分野の解説が電子通信学会誌の昭和
５７年９月号の９６５頁および１０月号の１０５３頁に
開示されている。このスペクトラム拡散通信方式は、ス
ペクトルの広帯域化、特殊符号の使用および相関信号を
特徴とするものであって、電力線を利用したデータ伝送
に用いると、雑音および伝送特性の影響が受けにくくな
ることから、高速データの伝送を高信頼で行なうことが
可能になる。つまり、このスペクトラム拡散電力線搬送
通信方式は、狭帯域の送信データを広帯域にわたって均
等にそのスペクトラムを拡散して伝送するものであるこ
とから、電力線の負荷状態によって伝送特性に零点が生
ずる状態となっても影響を受けることが少なくなりまた
狭帯域雑音が混入しても、受信側に於いて相関をとるこ
とから、Ｓ／Ｎが大きくなるものである。By the way, research has recently been underway to actively utilize spread spectrum communication methods in various fields.
Explanations of its principles and fields of application are disclosed on page 965 of the September issue of the Journal of the Institute of Electronics and Communication Engineers, and on page 1053 of the October issue. This spread spectrum communication method is characterized by a wide spectrum, the use of special codes, and correlated signals, and when used for data transmission using power lines, it is less susceptible to noise and transmission characteristics. , it becomes possible to perform high-speed data transmission with high reliability. In other words, this spread spectrum power line carrier communication system transmits narrowband transmission data by spreading the spectrum evenly over a wide band, so zero points may occur in the transmission characteristics depending on the load condition of the power line. Even if narrowband noise is mixed in, the signal-to-noise ratio is increased because the correlation is taken on the receiving side.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかしながら、上記スペクトラム拡散電力４ｍ　搬送通
信方法および装置に於いては、各装置が送信データをス
ペクトラム拡散変調するのに同種のＭ系列符号を用いて
いることから、同一電力線内に於いては１チヤンネルの
通話しか行なうことができない。また、送信データの例
えば先頭部分に相手アドレス情報を入れることによって
、送信先の指定を行っているためにポーリングおよび応
答速度が遅（なり、特にコントロール系に使用する場合
には、上記スペクトラム拡散を利用した通信方式による
伝送速度の遅さと合まって大きな問題となる。However, in the above-mentioned spread spectrum power 4m carrier communication method and device, since each device uses the same type of M-sequence code to spread spectrum modulate transmission data, only one channel can be used within the same power line. You can only make phone calls. In addition, polling and response speeds are slow (especially when used for control systems) because the transmission destination is specified by putting destination address information at the beginning of the transmission data. Combined with the slow transmission speed of the communication method used, this becomes a major problem.

〔問題点を解決するための手段〕[Means for solving problems]

従って、この発明によるスペクトラム拡散電力線搬送通
信方法および装置は、各受信側に固有の位相シフトｆｆ
ｉを付与した固有位相シフトＭ系列符号を与え、送信側
は送信先の受信側に与えられている固有位相シフＩ−Ｍ
系列符号を送信先アドレスとして発生することにより送
信データの変調を行なうものである。Therefore, the spread spectrum power line carrier communication method and apparatus according to the present invention utilizes a phase shift ff that is unique to each receiving side.
The transmitting side receives the unique phase shift I-M given to the receiving side of the transmission destination.
Transmission data is modulated by generating a sequence code as a destination address.

〔作　用〕[For production]

この様に構成されたスペクトラム拡散電力線搬送通信方
法および装置に於いては、送信側が目的とする送信先の
受信側に設定されている固有位相シフｌ−Ｍ系列符号を
用いて送信データの変調を行なって通信を行なうもので
あることから、他の送受信対に於いて通信が行なわれて
いたとしても、送信データを変調するＭ系列符号が各受
信側に与えられている固有位相シフト量となっているこ
とから、変調信号が互いに影響されることが無く、これ
に伴って同一の電力線を利用して、複数チャンネルの通
信が行なえることになる。また、相手先アドレスは、送
信データを変調する固有位相シフトＭ系列符号によって
代用されることから、送信データの先頭にアドレス信号
を付加することが不要となってポーリングおよび応答速
度が早くなるものである。In the spread spectrum power line carrier communication method and apparatus configured in this way, the transmitting side modulates the transmitted data using the unique phase shift l-M sequence code set on the receiving side of the intended destination. Therefore, even if communication is being carried out in other transmitting/receiving pairs, the M-sequence code that modulates the transmitted data becomes the unique phase shift amount given to each receiving side. Therefore, the modulated signals are not influenced by each other, and as a result, multiple channels of communication can be performed using the same power line. In addition, since the destination address is substituted by a unique phase shift M-sequence code that modulates the transmitted data, it is no longer necessary to add an address signal to the beginning of the transmitted data, resulting in faster polling and response speeds. be.

〔実施例〕〔Example〕

第１図は、本発明によるスペクトラム拡散電力線搬送通
信方法および装置の一実施例を説明するための全体構成
図である。同図に於いて１．２は電力線３に接続された
送信部と受信部である。４は電源同期クロック発生回路
であって、電力線３を介して供給される交流電源に同期
し、かつ使用するＭ系列符号の最大周期長をＮ、任意の
整数をＫとした時に交流電源周波数に対してＫＸ２Ｎ倍
の周波数を有するクロックパルスＣＰ、と、交流電源に
同期しかつその周波数に対して２Ｎ倍の周波数を有する
同期パルスＳとを発生するように構成されている。５は
電源同期クロック発生回路４から発生されるクロックパ
ルスＣＰ、を基本クロックとして、発生周期が同期パル
スＳに同期したＭ系列符号を発生するＭ系列符号発生回
路、６は送信先のアドレスを設定するアドレス設定器で
あって、その設定出力をＭ系列符号発生回路５に供給す
ることにより、この設定出力に対応した固有位相シフト
Ｍ系列符号を発生させる。７は変調器であって、Ｍ系列
符号発生回路５から発生される固有位相シフトＭ系列符
号と送信データとを乗積することにより、狭帯域の送信
データが広帯域にわたって一様に分布するスペクトラム
拡散変調信号を出力する。８は変調回路７の出力信号を
増幅する送信アンプ、９は送信アンプ８の出力信号を電
力線３に供給する結合器であって、トランス１０とコン
デンサ１１．１２とによって構成されている。FIG. 1 is an overall configuration diagram for explaining an embodiment of a spread spectrum power line carrier communication method and apparatus according to the present invention. In the figure, 1.2 is a transmitting section and a receiving section connected to the power line 3. Reference numeral 4 denotes a power synchronization clock generation circuit which synchronizes with the AC power supplied via the power line 3 and generates the AC power frequency when the maximum period length of the M-sequence code used is N and an arbitrary integer is K. On the other hand, it is configured to generate a clock pulse CP having a frequency KX2N times higher, and a synchronizing pulse S synchronized with the AC power source and having a frequency 2N times higher than that frequency. 5 is an M-sequence code generation circuit that generates an M-series code whose generation period is synchronized with the synchronization pulse S using the clock pulse CP generated from the power supply synchronization clock generation circuit 4 as a basic clock; 6 is a destination address setting; By supplying the setting output to the M-sequence code generation circuit 5, a unique phase shift M-sequence code corresponding to the setting output is generated. 7 is a modulator which is a spread spectrum modulator in which narrowband transmission data is uniformly distributed over a wide band by multiplying the unique phase shift M-sequence code generated from the M-sequence code generation circuit 5 and the transmission data. Outputs a modulated signal. 8 is a transmission amplifier that amplifies the output signal of the modulation circuit 7, and 9 is a coupler that supplies the output signal of the transmission amplifier 8 to the power line 3, and is composed of a transformer 10 and capacitors 11 and 12.

次に、受信部２に於ける１３．１４および１５は前述し
たＭ系列符号発生回路５、アドレス設定器６および結合
器９と同一構成によるゴールド符号発生回路、アドレス
設定器および結合器である。Next, 13, 14 and 15 in the receiving section 2 are a Gold code generating circuit, an address setter and a combiner having the same configuration as the M-series code generating circuit 5, address setter 6 and combiner 9 described above.

１６は結合器１３から出力される受信変調信号を増幅す
る受信アンプ、１７は復調器であって、ゴールド符号発
生回路１３から発生される固有位相シフＩ−Ｍ系列符号
と受信アンプ１６の出力信号とを乗積することにより、
スペクトル逆拡散復調によって受信データを取り出す。16 is a receiving amplifier that amplifies the received modulated signal output from the coupler 13; 17 is a demodulator which outputs the unique phase shift I-M sequence code generated from the Gold code generation circuit 13 and the output signal of the receiving amplifier 16; By multiplying
Received data is extracted by spectrum despread demodulation.

第２図は第１図に示す電源同期クロック発生回路４の具
体系を示す回路図である。同図に於いて１８は電力線３
から供給される交流電源（ＡＣｌｏｏＶ）と後述する分
周器２２の出力信号との位相を比較し、その位相差に応
じたレベルの信号を出力する位相比較器、１９は位相比
較器１８の出力を平滑化するローパスフィルタ、２０は
ローパスフィルタ１９の出力信号を制御入力とする電圧
制御可変周波数発振器（以下ＶＣＯと称す）であって、
クロックパルスＣＰ量を発生する。２１は分周器であっ
て、Ｍ系列符号発生回路５，１３から発生されるＭ系列
符号の最大周期をＮとした時、クロックパルスＣＰ、を
１／２Ｎ分周した同期パルスＳを発生する。２２は分周
器２１から出力される同期パルスＳを２／Ｋ　　（Ｋは
任意の整数）に分周して位相比較器１８に供給する分周
器である。FIG. 2 is a circuit diagram showing a specific system of the power supply synchronous clock generation circuit 4 shown in FIG. 1. In the figure, 18 is the power line 3
19 is the output of the phase comparator 18, which compares the phase of the AC power supply (AClooV) supplied from the AC power source and the output signal of the frequency divider 22, which will be described later, and outputs a signal with a level corresponding to the phase difference. 20 is a voltage controlled variable frequency oscillator (hereinafter referred to as VCO) which uses the output signal of the low pass filter 19 as a control input,
Generates a clock pulse CP amount. 21 is a frequency divider, which generates a synchronization pulse S by dividing the clock pulse CP by 1/2N, where N is the maximum period of the M-sequence code generated from the M-sequence code generation circuits 5 and 13. . A frequency divider 22 divides the frequency of the synchronizing pulse S output from the frequency divider 21 into 2/K (K is an arbitrary integer) and supplies the frequency to the phase comparator 18.

そして、これらの位相比較器１８．ローパスフィルタ１
９．ＶＣＯ２０，分周器２１．２２は、フェーズロック
ループ（Ｐ　Ｌ　Ｌ）回路を構成することにより、交流
電源ＡＣ１００Ｖに同期しかつその周波数に対してＮＸ
Ｋ倍の周波数を有するクロックパルスＣＰ、と、交流電
源に同期し、その周波数に対して２Ｎ倍の同期パルスＳ
を発生させることになる。And these phase comparators 18. Low pass filter 1
9. By configuring a phase-locked loop (PLL) circuit, the VCO 20 and frequency dividers 21 and 22 are synchronized with the AC power supply AC100V and NX
A clock pulse CP having a frequency K times higher than that, and a synchronous pulse S synchronized with the AC power supply having a frequency 2N times higher than that frequency.
will occur.

第３図は第１図に於けるＭ系列符号発生回路５，１３お
よびアドレス設定器６．１４の具体例を示す回路図であ
って、電源同期クロック発生回路４から供給されるクロ
ックパルスＣＰ、および同期パルスＳを入力として、交
流電源（ＡＣ１００■）に同期した第１Ｍ系列符号Ｍ１
を発生する第１Ｍ系列符号発生回路２３と、この第１Ｍ
系列符号発生回路２３から発生されるＭ系列符号Ｍ、の
符号長と同一で位相のみが異なるＭ系列符号Ｍ２を発生
する第２Ｍ系列符号発生回路２４と、第１Ｍ系列符号発
生回路２３から発生されるＭ系列符号Ｍ、のある設定条
件に於いて第２Ｍ系列符号発生回路２４にアドレス設定
器６．１４の出力信号を読み込ませて初期設定する同期
制御回路２５および第１．第２Ｍ系列符号発生回路２３
．２４から発生されるＭ系列符号Ｍ、Ｍ２を入力として
固有位相シフｌ−Ｍ系列符号を発生する排他的論理和ゲ
ート２６とによって構成されている。そして、第１Ｍ系
列符号発生回路２３は、フリップフロップ回路ＦＦ、〜
ＦＦ、が直列に接続されたシフトレジスタ２７と、フリ
ップフロップＦ　Ｆｚ　、　　Ｆ　Ｆ３の出力信号に対
する排他的論理和を求めて入力側に帰還する排他的論理
和ゲート２８とによって、シフトレジスタ２７の段数を
ｎとした時に、２’−１を最大符号長とするＭ系列符号
Ｍ１を発生している。また、この第１Ｍ系列符号発生回
路２３は、シフトレジスタ２７の全段出力に対する一致
を求めるアンドゲート２９の出力信号Ａを２分周する分
周器３０と、この分周器３ｏの出力信号Ｂと電源同期ク
ロック発生回路４，１２がら供給される同期クロックＳ
とを入力とする排他的論理和ゲート３１と、この排他的
論理和ゲート３１の出力信号Ｃと電源同期クロック発生
回路１２がら発生されるクロックパルスＣＰ、とを入力
とじて、その出力信号りをシフトレジスタ２７のクロッ
ク入力端に供給するオアゲート３２とを有している。次
に第２Ｍ系列符号発生回路２４は、第１Ｍ系列符号発生
回路２３のシフトレジスタ２７と同一の段数を有し、か
つクロックパルスＣＰ。FIG. 3 is a circuit diagram showing a specific example of the M-sequence code generation circuits 5, 13 and address setter 6.14 in FIG. The first M series code M1 is synchronized with an AC power supply (AC100■) by inputting a synchronization pulse S and a synchronization pulse S.
a first M-sequence code generation circuit 23 that generates
A second M-sequence code generation circuit 24 generates an M-sequence code M2 that is the same as the code length of the M-sequence code M generated from the sequence code generation circuit 23 and differs only in phase, and a second M-series code M2 generated from the first M-sequence code generation circuit 23. A synchronization control circuit 25 initializes the second M-sequence code generation circuit 24 by reading the output signal of the address setter 6.14 under certain setting conditions for the M-series code M, and the first . Second M-sequence code generation circuit 23
．． 24, and an exclusive OR gate 26 which generates a unique phase shifted l-M sequence code by inputting the M sequence code M and M2. The first M-sequence code generation circuit 23 includes flip-flop circuits FF, .
The number of stages of the shift register 27 is determined by the shift register 27 in which FFs are connected in series, and the exclusive OR gate 28 which calculates the exclusive OR of the output signals of the flip-flops FFz and FF3 and returns it to the input side. An M-sequence code M1 having a maximum code length of 2'-1 is generated, where n is the M-sequence code M1. The first M-sequence code generation circuit 23 also includes a frequency divider 30 that divides the output signal A of the AND gate 29 by two for matching the outputs of all stages of the shift register 27, and an output signal B of the frequency divider 3o. and the synchronous clock S supplied from the power supply synchronous clock generation circuits 4 and 12.
An exclusive OR gate 31 receives the output signal C of the exclusive OR gate 31 and the clock pulse CP generated from the power synchronization clock generation circuit 12 as input, and outputs the output signal. It has an OR gate 32 that supplies a clock input terminal of the shift register 27. Next, the second M-series code generation circuit 24 has the same number of stages as the shift register 27 of the first M-series code generation circuit 23, and receives a clock pulse CP.

をクロック入力とするシフトレジスタ３３と、このシフ
トレジスタ３３に於けるフリップフロップＦＦ２．ＦＦ
３の出力信号を入力としてその出力信号をシフトレジス
タ３３の入力側に帰還する排他的論理和ゲート３４とに
よって構成されるとともに、同期制御回路２５から供給
される制御信号に同期してアドレス設定器６．１４の出
力信号を初期条件としてシフトレジスタ３３に読み込む
ように構成されている。つまり、第２Ｍ系列符号発生回
路２４は、第１Ｍ系列符号発生回路２３から発生される
第１Ｍ系列符号Ｍ、と同一の符号パターンおよび符号長
を有するＭ系列符号Ｍ２をアドレス設定器６．１４の出
力信号に応じて位相シフトした状態でＭ系列符号Ｍ２を
発生することになる。なお、アドレス設定器６．１４は
、一端が電源＋■に接続されたスイッチ２７８〜２７ｃ
とプルダウ抵抗２８ａ〜２８ｃとによって構成されてお
り、同期制御回路２５はクロックパルスＣＰ。A shift register 33 whose clock input is FF2, and a flip-flop FF2 in this shift register 33. FF
3, and an exclusive OR gate 34 which inputs the output signal of No. 3 and returns the output signal to the input side of the shift register 33, and an address setter in synchronization with the control signal supplied from the synchronous control circuit 25. The output signal of 6.14 is read into the shift register 33 as an initial condition. In other words, the second M-sequence code generation circuit 24 generates an M-series code M2 having the same code pattern and code length as the first M-series code M generated from the first M-series code generation circuit 23 in the address setter 6.14. The M-sequence code M2 is generated in a phase-shifted state according to the output signal. Note that the address setter 6.14 has switches 278 to 27c connected to the power supply +■ at one end.
and pull-down resistors 28a to 28c, and the synchronous control circuit 25 receives a clock pulse CP.

をクロック人力とし、かつ第１Ｍ系列符号発生回路２３
に於けるアンドゲート２９の出力信号Ａを入力りとする
Ｄタイプのフリップフロップ回路２５ａによって構成さ
れており、そのセント出力がロード信号としてシフトレ
ジスタ３３に供給される。is clocked manually, and the first M-sequence code generation circuit 23
It is constituted by a D-type flip-flop circuit 25a which inputs the output signal A of the AND gate 29, and its cent output is supplied to the shift register 33 as a load signal.

この様に構成されたスペクトラム拡散電力線搬送通信シ
ステムにおいて、送信部１および受信部２に電源が供給
されると、まず電源同期クロック発生回路４が電力線３
を介して供給される交流電源（ＡＣｌｏｏＶ）に同期し
たクロックパルスｃｐ、と同期パルスＳを発生する。つ
まり、第２図に於いて、ＶＣＯ２０から発生されるクロ
ックパルスＣＰ　＋が分周器２１．２２に於いて順次分
周された後に位相比較器１８に供給される。位相比較器
１８は分周器２２の出力信号と交流電源（ＡＣｌｏｏＶ
）との位相を比較し、その位相差のずれ方向を極性で表
わし、かつ位相差をレベルによって表わす制御信号を出
力する。この制御信号は、ローパスフィルタ１９に於い
て平滑された後、ＶＣＯ２０の制御信号入力端に供給さ
れることにより、位相比較器１８から出力される制御信
号の値が小さくなるように制御される。この様な制御が
繰り返されることにより、つまりフェーズロックループ
（ＰＬＬ）制御が行なわれることにより、ＶＣＯ１８か
ら出力される第４図ｆｂ）に示すクロックパルスＣＰ１
の位相が第４図（ａｌに示す交流電源（ＡＣｌｏｏＶ）
の位相にロックされることになる。そして、この場合に
於けるクロックパルスＣＰ、は、フェーズロックループ
に分周器２１．２２が設けられていることから、交流電
源の周波数が両分周器の分周値の積として表わされるＮ
・Ｋ倍の周波数を有することになる。また、分周器２１
からは、クロックパルスＣＰ、が１／２Ｎに分周された
同期パルスＳが第４図（ｆｌに示すように出力される。In the spread spectrum power line carrier communication system configured in this way, when power is supplied to the transmitting section 1 and the receiving section 2, first, the power supply synchronized clock generation circuit 4 is connected to the power line 3.
It generates a clock pulse cp and a synchronization pulse S synchronized with the AC power supply (AClooV) supplied through the AC loop. That is, in FIG. 2, the clock pulse CP+ generated from the VCO 20 is sequentially frequency-divided by the frequency dividers 21 and 22 and then supplied to the phase comparator 18. The phase comparator 18 connects the output signal of the frequency divider 22 and the AC power supply (AClooV
), and outputs a control signal that expresses the shift direction of the phase difference by a polarity and expresses the phase difference by a level. This control signal is smoothed in a low-pass filter 19 and then supplied to the control signal input terminal of the VCO 20, thereby controlling the value of the control signal output from the phase comparator 18 to be small. By repeating such control, that is, by performing phase-locked loop (PLL) control, the clock pulse CP1 shown in FIG. 4fb) output from the VCO 18 is
The phase of the AC power supply (AClooV) shown in Figure 4 (a.
It will be locked to the phase of In this case, since the frequency dividers 21 and 22 are provided in the phase-locked loop, the clock pulse CP in this case is N
・It will have K times the frequency. In addition, the frequency divider 21
A synchronizing pulse S obtained by dividing the clock pulse CP by 1/2N is output as shown in FIG. 4 (fl).

そして、この同期パルスＳはクロックパルスＣＰＩを基
として作られていることから、交流電源（ＡＣｌｏｏＶ
）に同期しているとともに、分周器２１の分周値が２Ｎ
であることから、このシステムに於いて使用されるゴー
ルド符号Ｇの１周期長と一致する期間毎に“Ｈ”。Since this synchronization pulse S is created based on the clock pulse CPI, the AC power supply (AClooV
), and the frequency division value of the frequency divider 21 is 2N.
Therefore, "H" is generated for each period that corresponds to the length of one cycle of the gold code G used in this system.

°Ｌ”に反転する信号、つまり第４図（ｆ）に示すよう
に第４図（ａ）に示す交流電源（ＡＣｌｏｏＶ）に同期
し、かつ周波数が２倍の信号となる。4(f), it becomes a signal that is synchronized with the AC power supply (AClooV) shown in FIG. 4(a) and has twice the frequency.

この様にして、電源同期クロック発生回路４から発生さ
れるクロックパルスＣＰ１および同期パルスＳは、Ｍ系
列符号発生回路５．１３へ供給される。第３図に於いて
、クロックパルスＣＰＩはオアゲート３２を介してシフ
トレジスタ２７のクロック入力端ＣＫに供給されること
から、シフトレジスタ２７は排他的論理和ゲート２８の
出力信号を順次シフトする。従って、各フリップフロッ
プＦＦ、〜Ｆ　Ｆ　３の出力は第４図（Ｃ１〜（ｅ）に
示すようになり、シフトレジスタ２７の出力、つまりフ
リップフロップＦＦ、の出力が排他的論理和ゲート２８
の入力条件によって定まる符号パターンを有するＭ系列
符号Ｍ１として出力される。In this way, the clock pulse CP1 and synchronization pulse S generated from the power supply synchronization clock generation circuit 4 are supplied to the M-sequence code generation circuit 5.13. In FIG. 3, since the clock pulse CPI is supplied to the clock input terminal CK of the shift register 27 via the OR gate 32, the shift register 27 sequentially shifts the output signal of the exclusive OR gate 28. Therefore, the output of each flip-flop FF, ~FF3 becomes as shown in FIG.
is output as an M-sequence code M1 having a code pattern determined by the input conditions.

ここで、電源投入時あるいはリセットモードに於いて、
例えば第４図に示す時点ｔ２に於いてシフトレジスタ２
７がクリアされると、フリップフロップＦＦｌ−ＦＦ３
の出力信号は第４図（Ｃ）〜（ｅ）に示すようにオール
“１”にセットされる。そして、このフリップフロップ
ＦＦ、〜ＦＦ、の出力がオール″１″となる毎にアンド
ゲート２９の出力信号Ａが第４図０１に示すように“Ｈ
”となり、分周器３０に於いて２分周された後に第４図
（ｇｌに示す出力信号Ｂとして排他的論理和ゲート３１
に供給される。つまり、分周器２９から出力される信号
Ｂは、通常時に於いてはＭ系列符号の一周期毎に“Ｈ２
“Ｌ”に反転する信号となる。この様にして発生される
出力信号Ｂは、排他的論理和ゲート３１に於いて同期パ
ルスＳと比較され、両者が一致していれば発生されるＭ
系列符号Ｍ１が交流電源（ＡＣｌｏｏＶ）に同期してい
ることになる。しかし、時点ｔ３に於いて同期パルスＳ
が“Ｈ”から“Ｌ”に反転すると、分周器３０の出力信
号Ｂと同期パルスＳが不一致となることから、排他的論
理和ゲート３１の出力信号Ｃが第４図（ｈ）に示すよう
に“Ｈ”となる。ここで、出力信号Ｃが“Ｈ”になると
、オアゲート３２はクロックパルスＣＰＩが供給されて
いるにもかかわらず、その出力信号りを第４図（１）に
示すように“Ｈ”に固定する。つまり、実際に発生され
るＭ系列符号の周期を示す分周回路３０の出力信号Ｂと
交流電源に同期したＭ系列符号の発生周期を示す同期パ
ルスＳとの不一致期間に於いては、排他的論理和ゲート
３１から出力される第４図（ｈｌに示す信号Ｃが“Ｈ”
となることから、この信号Ｃの“Ｈ”部分がオアゲート
３２を通過するクロックパルスｃＰＩを、“Ｈ″状態固
定することによってカットすることになる。従って、シ
フトレジスタ２７には、第４図（１）に示すように■〜
■で示すクロックパルスＤが供給された状態のままで保
持される。Here, when turning on the power or in reset mode,
For example, at time t2 shown in FIG.
7 is cleared, flip-flop FFl-FF3
The output signals of are all set to "1" as shown in FIGS. 4(C) to (e). Then, every time the outputs of the flip-flops FF, ~FF become all "1", the output signal A of the AND gate 29 becomes "H" as shown in FIG.
”, and after being divided by 2 in the frequency divider 30, the exclusive OR gate 31 outputs the output signal B shown in FIG.
supplied to In other words, in normal times, the signal B output from the frequency divider 29 is "H2
This becomes a signal that is inverted to "L". The output signal B generated in this manner is compared with the synchronizing pulse S in the exclusive OR gate 31, and if the two match, the output signal B is generated.
This means that the series code M1 is synchronized with the AC power supply (AClooV). However, at time t3, the synchronization pulse S
When is reversed from "H" to "L", the output signal B of the frequency divider 30 and the synchronization pulse S become inconsistent, so the output signal C of the exclusive OR gate 31 becomes as shown in FIG. 4(h). The signal becomes "H". Here, when the output signal C becomes "H", the OR gate 32 fixes the output signal to "H" as shown in FIG. 4 (1) even though the clock pulse CPI is supplied. . In other words, during the period when the output signal B of the frequency dividing circuit 30 indicating the cycle of the actually generated M-sequence code does not match the synchronization pulse S indicating the generation cycle of the M-series code synchronized with the AC power supply, The signal C shown in FIG. 4 (hl) output from the OR gate 31 is “H”
Therefore, the clock pulse cPI in which the "H" portion of the signal C passes through the OR gate 32 is cut by fixing it to the "H" state. Therefore, in the shift register 27, as shown in FIG.
The clock pulse D indicated by (2) is maintained in the supplied state.

次に時点ｔ４に於いて同期パルスＳがａ　Ｈ＋＋に反転
すると、第４図（ｇ）に示す分周器３０の出力信号Ｃが
第３図（ｈ）に示すように“Ｌ′となる。この結果、オ
アゲート３２からはクロックパルスＣＰ。Next, at time t4, when the synchronizing pulse S is inverted to aH++, the output signal C of the frequency divider 30 shown in FIG. 4(g) becomes "L" as shown in FIG. 3(h). As a result, the clock pulse CP is output from the OR gate 32.

が第４図（１１に示すクロックパルスＤとしてシフトレ
ジスタ２７に再び供給さ゛れることになる。そして、第
３図（１１に時点ｔ、に於いて■で示すクロックパルス
Ｄが発生された後に時点ｔ６に於いて■で示すクロック
パルスＤが立ち上ると、フリップフロップＦＦ、〜ＦＦ
３の出力が第４図（Ｃ１〜（ｅ）に示す様にオール“Ｈ
”となることから、アンドゲート２９の出力信号Ａが第
４図０）に示す様に時点ｔ６に於いて“Ｈ”に反転する
。そして、この出力信号Ａの“Ｈ”反転は、時点ｔ２か
ら２回目となることから、これに伴って分周器３０の出
力信号Ｂが“Ｌ”に反転する。出力信号Ｂが“Ｌ”にな
ると、同期パルスＳとの間に不一致が生ずることから、
排他的論理和ゲート３１の出力信号Ｃが”Ｈ”となって
、シフトレジスタ２７に対するクロックパルスＤの供給
を阻止する。is again supplied to the shift register 27 as the clock pulse D shown in FIG. 4 (11). Then, after the clock pulse D shown by At t6, when the clock pulse D indicated by ■ rises, the flip-flops FF, ~FF
3 outputs are all “H” as shown in Figure 4 (C1 to (e)).
”, the output signal A of the AND gate 29 is inverted to “H” at time t6 as shown in FIG. Since this is the second time since 2005, the output signal B of the frequency divider 30 is inverted to "L".When the output signal B becomes "L", there will be a mismatch between the output signal B and the synchronizing pulse S. ,
The output signal C of the exclusive OR gate 31 becomes "H" and the supply of the clock pulse D to the shift register 27 is blocked.

次に時点ｔ、に於いて同期パルスＳが”Ｌ”に反転する
と、これに伴って排他的論理和ゲート３１の出力信号Ｃ
も“Ｌ”に反転することから、オアゲート３２からクロ
ックパルスＤが第４図（１）に時点ｔ８＋　　９ｒ”Ｉ
Ｏ・−・−・・−・−に■、■、■−−−−−−−−と
して示すように出力されてシフトレジスタ２７に供給さ
れることになる。そして、時点ｔ、以後に於いては、シ
フトレジスタ２７に供給されるクロックパルスＤの時点
ｔ２から、Ｍ系列符号の最大符号長毎に繰り返して計数
した第４図（１）に示す番号■、■、■・・−・・・・
−と、交流電源ＡＣ１００Ｖに同期して発生されるクロ
ックパルスＣＰ、を交流電源の零クロス時点からＭ系列
符号の最大符号長毎に繰り返して計数した第４図（ｂ）
に示す第１クロックパルスＣＰ、の番号２，３．４・−
・・−・・−・・−とが一致することになる。つまり、
シフトレジスタ２７から発生されるＭ系列符号の１周期
毎に“Ｈ”。Next, at time t, the synchronizing pulse S is inverted to "L", and accordingly, the output signal C of the exclusive OR gate 31
4(1), the clock pulse D from the OR gate 32 is inverted to "L" at time t8+9r"I.
The signals are outputted to O. Then, after time t, from time t2 of the clock pulse D supplied to the shift register 27, the numbers shown in FIG. ■、■・・・－・・・・・・
- and the clock pulse CP generated in synchronization with the AC power supply AC100V are counted repeatedly for each maximum code length of the M-sequence code from the zero-crossing point of the AC power supply as shown in Figure 4(b).
The numbers 2, 3.4, and - of the first clock pulse CP shown in
・・・・・−・・− will match. In other words,
“H” every cycle of the M-sequence code generated from the shift register 27.

“Ｌ”に反転する分周器２９の出力信号Ｂが、交流電源
ＡＣ１００Ｖに同期してＭ系列符号が発生された場合に
於ける周期を示す（１周期毎に“Ｈ”、Ｌ”に反転する
）同期パルスＳに同期するように、シフトレジスタ２７
に供給されるクロックパルスＤが間引きされることにな
る。The output signal B of the frequency divider 29, which is inverted to "L", indicates the period when the M-sequence code is generated in synchronization with the AC power supply AC100V (it is inverted to "H" and "L" every cycle). ) The shift register 27 is synchronized with the synchronization pulse S.
The clock pulses D supplied to the clock pulses D will be thinned out.

この様にして、第１Ｍ系列符号発生回路２３から発生さ
れるＭ系列符号Ｍ１は、交流電源ＡＣ１００■に一度同
期するとこの状態がロックされ、以後は電源同期クロッ
ク発生回路４が交流電源ＡＣ１００Ｖに完全同期したク
ロックパルスＣＰ。In this way, once the M-series code M1 generated from the first M-series code generating circuit 23 is synchronized with the AC power supply AC100V, this state is locked, and from then on, the power supply synchronous clock generation circuit 4 is completely synchronized with the AC power supply AC100V. Synchronized clock pulse CP.

および同期パルスＳを発生し続けることから、交流電源
の位相が何かの原因によって多少変動したとしでも、発
生されるＭ系列符号は常に交流電源に同期したものとな
る。そして、この動作は、電源の投入と同時に瞬時に行
なわれる。Since the synchronizing pulse S continues to be generated, even if the phase of the AC power source fluctuates somewhat due to some reason, the generated M-sequence code will always be synchronized with the AC power source. This operation is instantaneously performed at the same time as the power is turned on.

次に、第２図に示す同期制御回路２５は、第１Ｍ系列符
号発生回路２３を構成するシフトレジスタ２７の全出力
がオール“１”となる条件を検出するアンドゲート２８
の出力信号Ａを０人力とするＤタイプのフリップフロッ
プ回路２５ａによって構成されている。従って、フリッ
プフロップ回路２５ａは、シフトレジスタ２７がオール
″１”となってリセット状態になると、クロックパルス
ＣＰ１の１周期間に於いてのみ、そのセット出力端Ｑか
らロード制御信号を発生することになる。Next, the synchronization control circuit 25 shown in FIG.
It is constituted by a D-type flip-flop circuit 25a that outputs the output signal A with zero input power. Therefore, when the shift register 27 becomes all "1" and enters the reset state, the flip-flop circuit 25a generates a load control signal from its set output terminal Q only during one cycle of the clock pulse CP1. Become.

そして、このロード制御信号は、第２Ｍ系列符号発生回
路２４を構成するシフトレジスタ３３のロード端子に供
給されることから、シフトレジスタ３３を構成するフリ
ップフロップ回路ＦＦ、〜Ｆ　Ｆ　３は、それぞれアド
レス設定器６を構成するスイッチ２７ａ〜２７Ｇの出力
信号をそれぞれ読み込んで保持する。次にクロックパル
スＣＰ、が順次供給されると、シフトレジスタ２３は排
他的論理和ゲート３４の出力信号を順次シフトすること
により、Ｍ系列符号Ｍ２を発生する。この場合、シフト
レジスタ２７．３３は同一の段数で、かつ排他的論理和
ゲート２８．３４の入力条件も同一であることから、第
１．第２Ｍ系列符号発生回路２３．２４から発生される
Ｍ系列符号Ｍ＋　２Ｍｚは、同一符号長でかつ同一符号
パターンを有するものとなる。しかし、第２Ｍ系列符号
発生回路２４は、アドレス設定器６の出力によって初期
設定が行われることから、発生されるＭ系列符号Ｍ２の
Ｍ系列符号Ｍ１に対する位相シフト量が設定されること
になる。そして、この様にして発生される第１．第２Ｍ
系列符号発生回路２３．２４から発生される互いに位相
シフト量の異なるＭ系列符号Ｍｌ、Ｍ２は、排他的論理
和ゲート２６に於いて乗積されることにより、固有位相
シフトＭ系列符号として出力される。つまり、第２Ｍ系
列符号発生回路２４から発生されるＭ系列符号は、アド
レス設定器６の出力信号に応じて位相シフト量を変化す
ることになる。従って、このアドレス設定器６を送信先
の受信装置２に対するアドレスに設定することにより、
受信装置２が復調時に使用している個有の位相シフト量
に一致する固有位相シフトＭ系列符号の発生が行なえる
ことになる。Since this load control signal is supplied to the load terminal of the shift register 33 constituting the second M-series code generation circuit 24, the flip-flop circuits FF, ~F F 3 constituting the shift register 33 each have an address. The output signals of the switches 27a to 27G constituting the setting device 6 are read and held, respectively. Next, when clock pulses CP are sequentially supplied, the shift register 23 sequentially shifts the output signal of the exclusive OR gate 34 to generate an M-sequence code M2. In this case, since the shift registers 27.33 have the same number of stages and the input conditions of the exclusive OR gates 28.34 are also the same, the first. The M-sequence codes M+2Mz generated from the second M-series code generation circuits 23 and 24 have the same code length and the same code pattern. However, since the second M-sequence code generation circuit 24 is initialized by the output of the address setter 6, the amount of phase shift of the generated M-sequence code M2 with respect to the M-sequence code M1 is set. Then, the first . 2nd M
M-sequence codes Ml and M2 having different phase shift amounts generated from the sequence code generation circuits 23 and 24 are multiplied by an exclusive OR gate 26 and output as a unique phase-shifted M-sequence code. Ru. In other words, the M-sequence code generated from the second M-sequence code generation circuit 24 changes the amount of phase shift in accordance with the output signal of the address setter 6. Therefore, by setting this address setter 6 to the address for the destination receiving device 2,
It is possible to generate a unique phase-shifted M-sequence code that matches the unique phase shift amount used by the receiving device 2 during demodulation.

この様にして、Ｍ系列符号発生回路５から発生される送
信先固有の固有位相シフトＭ系列符号は、変調器７に於
いて送信データと乗積されることにより、狭帯域の送信
データが広帯域にわたって一様にスペクトラム拡散され
た変調信号として出力される。そして、この変調信号は
、送信アンプ８に於いて増幅された後に、結合器９を介
して電力線３に供給される。In this way, the destination-specific unique phase shift M-sequence code generated from the M-sequence code generation circuit 5 is multiplied by the transmission data in the modulator 7, so that the narrowband transmission data is converted into a wideband transmission data. It is output as a modulated signal whose spectrum is uniformly spread across the entire spectrum. This modulated signal is then amplified in a transmission amplifier 8 and then supplied to the power line 3 via a coupler 9.

一方、受信部２におけるＭ系列符号発生回路１３および
アドレス設定ｎ１４は、第３図に於いて示した様に、送
信部１に於けるＭ系列符号発生回路５およびアドレス設
定器１４と同一の構成となっている。従って、上述した
送信部１に於ける場合と同様に、交流電源（ＡＣｌｏｏ
Ｖ）に同期したクロックパルスＣＰ、および同期パルス
Ｓが発生されることに伴って、交流電源に同期した固有
位相シフＩ−Ｍ系列符号がＭ系列符号発生回路Ｂから発
生されることになる。ただし、この受信部２に於いては
、アドレス設定器１４に予め定められた自己アドレスを
設定することによって、固有の位相シフト量を有する固
有位相シフトＭ系列符号を発生させている。On the other hand, the M-sequence code generation circuit 13 and address setting unit n14 in the receiving section 2 have the same configuration as the M-sequence code generation circuit 5 and address setting device 14 in the transmitting section 1, as shown in FIG. It becomes. Therefore, as in the case of the transmitter 1 described above, an AC power supply (ACloo
As the clock pulse CP and synchronization pulse S synchronized with V) are generated, a unique phase shifted I-M sequence code synchronized with the AC power source is generated from the M sequence code generation circuit B. However, in this receiving section 2, by setting a predetermined self-address in the address setter 14, a unique phase shift M-sequence code having a unique phase shift amount is generated.

ここで、結合器１５は電力線３を介して供給される変調
信号を取り出しており、その出力信号は受信アンプ１６
に於いて増幅された後に復調器１７に供給される。復調
器１７に於いては、受信アンプ１６から供給される変調
信号にＭ系列符号発生回路１３から供給され固有位相シ
フトＭ系列符号を乗積することにより、スペクトラム逆
拡散復調して受信データを取り出す。この場合、受信変
調信号が、受信部２に設けられているＭ系列符号発生回
路１３から発生される固有位相シフｌ−Ｍ系列符号に一
致するＭ系列符号によって変調されている場合のみ復調
が行えることから、送信部１に於いて用いられる固有位
相シフトＭ系列符号がアドレス信号を兼ねることになる
。つまり、送信部１に於いて、アドレス設定器６に設定
した相手先アドレスと一致するアドレスを自己アドレス
としてアドレス設定器１４に設定している受信部２を有
する装置のみが、送信側から送られて来る変調信号を復
調して受信データを取り出すことが可能になるものであ
る。従って、同一の電力線３に、自己アドレスに応じた
固有位相シフトＭ系列符号によってスペクトラム拡散変
調された変調信号が重複して送信されない限り、他の変
調信号による影響を受けないことになる。このために、
例えば第５図に示すように、同一の電力線に接続されて
いるＡ〜Ｄ局に対して、アドレス設定器１４により固有
のアドレスを設定して、各Ｍ系列符号発生回路１３から
それぞれ異なる位相シフトｉｔを有する固有位相シフト
Ｍ系列符号ＭＡ−ＭＤを発生させれば、各種の固有位相
シフトＭ系列符号によって変調されている変調信号が同
一の電力線に重複して流れても、自己の個有位相シフト
Ｍ系列符号に一致するＭ系列符号によって変調されてい
る変調信号のみが選択受信されるようになる。つまり、
第５図に於いてＡ局からＢ局に送信する場合には、送信
部１に設けられているアドレス設定器６に送信先として
のＢ局の受信部２に設けられているアドレス設定器１４
に設定されているアドレスと同一のアドレスを設定する
。この様にすると、Ａ局の送信部１に設けられているＭ
系列符号発生回路５は、Ｂ局に於いて受信信号の復調に
用いている固有位相シフトＭ系列符号ＭＢと一致する位
相シフト量のＭ系列符号を発生し、このＭ系列符号を用
いて送信データを変調した後に送信する。このようにし
て電力線に送出された変調信号は、Ｂ。Here, the coupler 15 takes out the modulated signal supplied via the power line 3, and its output signal is sent to the receiving amplifier 16.
The signal is amplified at , and then supplied to the demodulator 17 . In the demodulator 17, the modulated signal supplied from the receiving amplifier 16 is multiplied by the unique phase-shifted M-sequence code supplied from the M-sequence code generation circuit 13, thereby performing spectrum despread demodulation and extracting received data. . In this case, demodulation can be performed only when the received modulated signal is modulated by an M-sequence code that matches the unique phase shifted l-M-sequence code generated from the M-sequence code generation circuit 13 provided in the receiving section 2. Therefore, the unique phase shift M-sequence code used in the transmitter 1 also serves as an address signal. In other words, in the transmitting unit 1, only the device having the receiving unit 2 that has set the address that matches the destination address set in the address setting device 6 as its own address in the address setting device 14 will receive a message from the sending side. This makes it possible to demodulate the incoming modulated signal and extract the received data. Therefore, as long as modulated signals subjected to spread spectrum modulation using unique phase shift M-sequence codes corresponding to self-addresses are not redundantly transmitted to the same power line 3, they will not be affected by other modulated signals. For this,
For example, as shown in FIG. 5, unique addresses are set by the address setter 14 for stations A to D connected to the same power line, and each M-sequence code generation circuit 13 receives a different phase shift. If the unique phase shift M-sequence code MA-MD with it is generated, even if modulated signals modulated by various unique phase-shift M-sequence codes flow redundantly on the same power line, their own unique phase Only the modulated signal modulated by the M-sequence code that matches the shifted M-sequence code is selectively received. In other words,
When transmitting from station A to station B in FIG.
Set the same address as the address set in . In this way, the M
The sequence code generation circuit 5 generates an M sequence code with a phase shift amount that matches the unique phase shift M sequence code MB used for demodulating the received signal at the B station, and uses this M sequence code to generate transmission data. Transmit after modulating. The modulated signal thus sent to the power line is B.

Ｃ，Ｄ局にそれぞれ供給されることになるが、Ｍ系列符
号の位相シフト量が一致するＢ局のみしか、かかる変調
信号に対する復調が行なえず、結果的にＡ局からＢ局へ
の通信となる。このことは、他の局間としての例えばＣ
，Ｄ局間に於いて通信を行なっていたとしても、これら
の影響を何ら受けることもなく、また影響も与えない。However, only the B station whose M sequence code has the same phase shift amount can demodulate the modulated signal, and as a result, the communication from the A station to the B station Become. This means that, for example, C
, D, even if communication is carried out between them, they will not be affected by these, nor will they have any influence.

従って、同一電力線を利用しながら、複数チャンネルの
通信が行なえることになる。また、従来の様に、送信デ
ータに相手先アドレスを含める必要が無くなることから
、このアドレス情報の分だけ送信効率が高められること
になり、これに伴ってポーリングおよび応答が早められ
ることになる。また、クロックの発生を電源同期として
送受信局間の動作を一致させた場合には、固有位相シフ
トＭ系列符号間の干渉が大幅に減少して、複数対の装置
間に於けるマルチチャンネル通信の動作がより確実なも
のとなる。Therefore, communication on multiple channels can be performed while using the same power line. Furthermore, since it is no longer necessary to include the destination address in the transmission data as in the past, the transmission efficiency is increased by the amount of this address information, and polling and responses are accordingly accelerated. In addition, when the clock generation is synchronized with the power supply and the operations of the transmitting and receiving stations are matched, interference between the unique phase shift M-sequence codes is greatly reduced, and multi-channel communication between multiple pairs of devices is improved. Operation becomes more reliable.

なお、上記実施例に於いては、送受信装置に於いて発生
されるクロックパルスを電源同期によって一致させた場
合について説明したが、必ずしも電源同期を必要とする
ものではなく、また同期も種々の方式が適用可能である
。In addition, in the above embodiment, a case has been described in which the clock pulses generated in the transmitter/receiver are matched by power synchronization, but power synchronization is not necessarily required, and synchronization can also be performed using various methods. is applicable.

〔発明の効果〕〔Effect of the invention〕

以上説明した様に、本発明によるスペクトラム拡散電力
線搬送通信力′法および装置は、送信側に於いて予め定
められた送信先アドレスに応じた位相シフト量の固有位
相シフトＭ系列符号を発生し、この固有位相シフトＭ系
列符号を用いて送信データの変調を行なって電力線に供
給し、受信側に於いては予め定められた自己アドレスに
応じた位相シフト量の固有位相シフトＭ系列符号を用い
て受信変調信号の復調を行なうようにしたものである。As explained above, the spread spectrum power line carrier communication power method and device according to the present invention generates a unique phase-shifted M-sequence code with a phase shift amount corresponding to a predetermined destination address on the transmitting side, Transmission data is modulated using this unique phase shift M-sequence code and supplied to the power line, and on the receiving side, the unique phase shift M-sequence code is used to modulate the data and supply it to the power line. The received modulated signal is demodulated.

このために、同一電力線を利用しながら、複数チャンネ
ルの通信が同時に行なえることになる。Therefore, communication on multiple channels can be performed simultaneously while using the same power line.

また、固有位相シフトＭ系列符号がアドレス信号として
兼用されることから、従来の様に送信データ中にアドレ
ス信号を含める必要が無くなり、この分だけ送信データ
量が減少することから、ポーリングおよび応答の速度が
早くなる。そして、このスペクトラム拡散電力線搬送通
信は、通信速度が比較的遅いことから、制御信号の伝送
に利用すると特に有効である。また、送信側および受信
側に於いて、固有位相シフトＭ系列符号の発生に用いら
れるクロックパルスの発生を、伝送路として利用する電
力線に流れる交流電線に同期して発生させることにより
両者を一致させるものであることから、Ｍ系列符号の干
渉が大幅に減少して、複数対の通信が高精度に行なえる
等の種々優れた効果を有する。In addition, since the unique phase shift M-sequence code is also used as an address signal, there is no need to include an address signal in the transmitted data as in the past, and the amount of transmitted data is reduced by this amount. The speed will be faster. Since this spread spectrum power line carrier communication has a relatively slow communication speed, it is particularly effective when used for transmitting control signals. Furthermore, on the transmitting and receiving sides, the clock pulses used to generate the unique phase shift M-sequence code are generated in synchronization with the AC power line flowing through the power line used as the transmission line, thereby making them consistent. Since it is a 3D encoder, it has various excellent effects such as significantly reducing interference of M-sequence codes and allowing communication between multiple pairs to be performed with high accuracy.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明によるスペクトラム拡散電力線搬送通信
方法および装置の一実施例を説明するための全体構成図
、第２図は第１図に示す電源同期クロック発生回路の一
例を示す回路図、第３図は第１図に示すＭ系列符号発生
回路およびアドレス設定器の一例を示す回路図、第４図
（ａ）〜（ｊ）は第１図〜第３図に示す回路の動作を説
明するための各部動作波形図、第５図は複数局間の通信
を説明するための図である。 １・・・送信部、２・・・受信部、３・・・電力線、４
・・・電源同期クロック発生回路、５，１３・・・Ｍ系
列符号発生回路、６，１４・・・アドレス設定器、７・
・・変調器、８・・・送信アンプ、９．１５・・・結合
器、１６・・・受信アンプ、１７・・・復調器、１８・
・・位相比較器、１９・・・ローパスフィルタ、２０・
・・電圧制御可変利得増幅器、２１．２２・・・分周器
、２３゜２４・・・第１．第２Ｍ系列符号発生回路、２
５・・・同期制御回路。FIG. 1 is an overall configuration diagram for explaining an embodiment of the spread spectrum power line carrier communication method and apparatus according to the present invention, and FIG. 2 is a circuit diagram showing an example of the power synchronization clock generation circuit shown in FIG. FIG. 3 is a circuit diagram showing an example of the M-series code generation circuit and address setter shown in FIG. 1, and FIGS. 4(a) to (j) explain the operation of the circuits shown in FIGS. 1 to 3. FIG. 5 is a diagram for explaining communication between a plurality of stations. DESCRIPTION OF SYMBOLS 1... Transmission part, 2... Receiving part, 3... Power line, 4
. . . Power synchronization clock generation circuit, 5, 13 . . M series code generation circuit, 6, 14 . . Address setter, 7.
...Modulator, 8...Transmission amplifier, 9.15...Coupler, 16...Reception amplifier, 17...Demodulator, 18.
・・Phase comparator, 19・・Low pass filter, 20・
...Voltage controlled variable gain amplifier, 21.22... Frequency divider, 23°24... 1st. 2nd M-sequence code generation circuit, 2
5... Synchronous control circuit.

Claims (4)

【特許請求の範囲】[Claims] （１）送信側に於いて発生されるＭ系列符号と送信デー
タとを乗積変調することにより、送信データがスペクト
ラム拡散された変調信号を発生して電力線に供給し、受
信側に於いては送信時と同一のＭ系列符号と電力線を介
して受信した変調信号とを用いて受信データを乗積復調
するスペクトラム拡散電力線搬送通信方法において、前
記送信側のＭ系列符号は送信先のアドレスに応じた位相
シフト量を有する固有位相シフトＭ系列符号とし、受信
側のＭ系列符号は予め定められた自己アドレスに応じた
位相シフト量を有する固有位相シフトＭ系列符号とする
ことにより、複数チャンネルによる同時通信を可能にす
るとともに、送信データにアドレス信号を加えて送信す
ることを不要としたスペクトラム拡散電力線搬送通信方
法。(1) By performing product modulation on the M-sequence code generated on the transmitting side and the transmitting data, a modulated signal in which the transmitting data is spread spectrum is generated and supplied to the power line, and on the receiving side In a spread spectrum power line carrier communication method in which received data is multiplied and demodulated using the same M-sequence code as used during transmission and a modulated signal received via a power line, the M-sequence code on the transmitting side is set according to the address of the destination. By using a unique phase shift M-sequence code with a phase shift amount corresponding to a predetermined self-address, and using a unique phase-shift M-sequence code with a phase shift amount corresponding to a predetermined self-address as the M-sequence code on the receiving side, simultaneous transmission by multiple channels is possible. A spread spectrum power line communication method that enables communication and eliminates the need to add address signals to transmitted data. （２）送信側および受信側に於いて用いられる固有位相
シフトＭ系列符号は伝送路として利用する電力線に流れ
る交流電源に同期して発生されるクロックパルスを用い
て発生されることを特徴とする特許請求の範囲第１項記
載のスペクトラム拡散電力線搬送通信方法。(2) The unique phase shift M-sequence code used on the transmitting side and the receiving side is characterized in that it is generated using clock pulses generated in synchronization with the AC power flowing through the power line used as a transmission path. A spread spectrum power line carrier communication method according to claim 1. （３）伝送路として利用する電力線を介して接続された
送信装置および受信装置とからなり、前記送信装置はク
ロックパルスを発生するクロック発生回路と、送信先の
アドレスを設定するアドレス設定器と、前記クロック発
生回路から発生されるクロックにより前記アドレス設定
器の出力に応じた位相シフト量を有する固有位相シフト
Ｍ系列符号を発生するＭ系列符号発生路と、前記固有位
相シフトＭ系列符号を用いて送信データをスペクトラム
拡散変調する変調回路と、この変調回路から出力される
変調信号を前記電力線に供給する結合器とからなり、前
記受信装置は前記送信装置に於けるクロックパルスに同
期したクロックパルスを発生するクロック発生回路と、
自己アドレスを設定するアドレス設定器と、このアドレ
ス設定器の出力に応じた位相シフト量を有する固有位相
Ｍ系列符号を前記クロックパルスの発生に同期して発生
するＭ系列符号発生回路と、前記電力線を介して送信側
から送られて来る変調信号を取り出す結合器と、この結
合器の出力信号と前記Ｍ系列符号発生回路の出力信号と
を乗積することにより受信データを取り出す復調器とに
よって構成されることを特徴とするスペクトラム拡散電
力線搬送通信装置。(3) It consists of a transmitting device and a receiving device connected via a power line used as a transmission path, and the transmitting device includes a clock generating circuit that generates clock pulses, an address setting device that sets the address of the destination, an M-sequence code generation path that generates a unique phase-shifted M-sequence code having a phase shift amount according to the output of the address setter using a clock generated from the clock generation circuit; and using the unique phase-shifted M-sequence code. The receiving device includes a modulation circuit that performs spread spectrum modulation of transmission data, and a coupler that supplies the modulated signal output from the modulation circuit to the power line, and the receiving device transmits clock pulses synchronized with clock pulses in the transmitting device. A clock generation circuit that generates the clock,
an address setter for setting a self-address; an M-sequence code generation circuit for generating a unique phase M-sequence code having a phase shift amount corresponding to the output of the address setter in synchronization with the generation of the clock pulse; and the power line. , and a demodulator that extracts received data by multiplying the output signal of this coupler and the output signal of the M-sequence code generation circuit. A spread spectrum power line carrier communication device characterized in that: （４）送信装置および受信装置に於けるクロック発生回
路は、電力線に流れる交流電源に同期してクロックパル
スの発生を行う電源同期クロック発生回路によって構成
されることを特徴とする特許請求の範囲第３項記載のス
ペクトラム拡散電力線搬送通信装置。(4) The clock generating circuit in the transmitting device and the receiving device is constituted by a power synchronized clock generating circuit that generates clock pulses in synchronization with the AC power flowing through the power line. 3. The spread spectrum power line carrier communication device according to item 3.