JPS6292386A - Photoelectronic integrated element - Google Patents

Abstract

PURPOSE:To lower electrostatic capacitance between electric wirings, to decrease defective wirings and to increaser working speed and improve reliability by forming a semiconductor laser and a hetero-junction bipolar transistor at approximately the same height on the same semi-insulating substrate. CONSTITUTION:A first contact layer 11, a clad layer 12, a non-doped active layer 13 and a clad layer 14 are grown on a semi-insulating InP substrate 10 in succession, and a mesa stripe 27 is shaped through etching down to the layer 11. A collector layer 15, a base layer 16, an emitter layer 17, a second contact layer 18, a P-InP buried layer 19 and a cap layer 20 are formed successively. The second liquid-phase growth functions as both the buried crystal growth of a semiconductor laser 2 and the crystal growth of a hetero-junction bipolar transistor 3. The semiconductor laser 2 and the transistor 3 are shaped onto the same substrate 10 at approximately the same height of 2mum or less.

Description

【発明の詳細な説明】 ｒｐＴ柴１−の利用分野゛１ この発明は、超高速大容量光通信、光情報処理等の主構
成要素となる光電子集積素子に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of Application of rpT Shiba 1-1 This invention relates to an optoelectronic integrated device that is a main component of ultra-high-speed, large-capacity optical communications, optical information processing, and the like.

〔従来の技術゛ｌ 光）ｒイハを伝送路とする光通信システムは高速　人容
Ｖの信号伝送が可能であり、これまでに半導体レーザ、
トランジスタ、抵抗等の個別部品の釘ｈγにより数自メ
カ゛ピッ）・のＣ云送スピードてシステムが実用化され
ている。そしてさらに超高速・高信頼・低価格２７−光
通ｆバシステムぴ）実現のために半導体レーザ等の光素
子とトランジスタ等の電子素子を同一基板］−１＼集績
する試みが活発に進められている。半導体レーザとトラ
ンジスタを集積した−１として例えばアプライ１−・フ
イシクス・レターズ（）〜ｐｐ１．ＰＩＢＳ、Ｉ、ｃｌ
、１．、）の４５巻、３号。[Conventional technology] Optical communication systems using optical fibers as a transmission path are capable of high-speed signal transmission of human capacity V, and so far, semiconductor lasers,
A system has been put into practical use in which the transmission speed of C is increased by several mechanical pitches due to the number of individual components such as transistors and resistors. Furthermore, in order to realize ultra-high speed, high reliability, and low cost 27-optical communication systems, attempts are being made to integrate optical devices such as semiconductor lasers and electronic devices such as transistors on the same substrate. It is being For example, Apply 1-/Physics Letters ()~pp1.-1 which integrates a semiconductor laser and a transistor. PIBS,I,cl
, 1. ) Volume 45, No. 3.

１つｌ　−１９３頁、１０８／Ｉ年に掲載された論文に
訂しい記載がある。これによると、ｎ−１ｎＰ１、（板
子に通常の埋め込みへテロ構造の半導体レーザとヘテｎ
接合バイポーラトランジスタか集積された構造をとり、
１．６ｆＥｂ、／ｓの高速動作を実現している。There is a revised statement in the paper published in 108/I, page 1-193. According to this, n-1nP1, (a semiconductor laser with a normal buried heterostructure in a board and a heterostructure in a plate)
A junction bipolar transistor has an integrated structure,
It achieves high-speed operation of 1.6 fEb/s.

１発明が解決しようとする問題点−１ しかしながら、従来例においてはｎ基板を用いているた
め、半導体レー→）゛とへテロ接合バイポーラ１、ラン
ジスタとのｎ基板を通して静電容琶が無視てきないこと
、また電気配線をヘデロ接合１〜うンジスタの−１一部
に施しているため、電気配線間の静電容量が無視てきな
いことなどの原因により２Ｇ　ｌ）／　ｓ　Ｖｊ上の高
速動作が実現できなかった。これらの原因を除くために
は、半絶縁性基板上に半導体レーザとへテロ接合バイポ
ーラトランジスタを集積させることにより、これらの間
の静電容量を下げることが考えられるが、従来半導体レ
ーザは高さが５　ｔｔ　ｍ、ヘテロ接合バイポーラ）・
ランジスタは高さが２　Ｂ　ｍ必要であり、３μ■口の
段差が生じるなめ、半導体レーザとへテロ接合バイポー
ラトランジスタの間の電気配線不良、パターン精度の劣
１ヒ等の聞届も新たに生じていた。1 Problems to be Solved by the Invention-1 However, since the conventional example uses an n-substrate, the electrostatic capacitance cannot be ignored through the n-substrate of the semiconductor layer →), the heterojunction bipolar 1, and the transistor. In addition, since electrical wiring is applied to a part of Hedero junction 1 to -1 of the energister, the capacitance between the electrical wiring cannot be ignored, and high-speed operation on 2G l)/s Vj is I couldn't make it happen. In order to eliminate these causes, it is possible to reduce the capacitance between a semiconductor laser and a heterojunction bipolar transistor by integrating them on a semi-insulating substrate. is 5 tt m, heterojunction bipolar)
The transistor requires a height of 2 Bm, which creates a 3 μm step difference, and there are also new reports of poor electrical wiring between the semiconductor laser and the heterojunction bipolar transistor, and poor pattern accuracy. was.

本発明の］１的は、これらの問題点を解決し、超高速　
高信頼・低価格な光電子集積素子を提供することにある
。The first object of the present invention is to solve these problems and provide ultra-high speed
Our objective is to provide highly reliable and low-cost optoelectronic integrated devices.

〔問題点を解決するための手段〕[Means for solving problems]

本発明に、Ｌれば、半導体レーザとへテロ接合バイポー
ラトランジスタが同一の半絶縁基板上に集積され、半導
体レーザとヘテ【７接合バイポーラトランジスタとがほ
ぼ同じ高さに設定されている光電子集積素子が得られる
。゛１コ導体レーザとヘテ１１接合バイポーラ１〜ラン
シスタの高さは２　ノｔｍ　ｒじ１・。The present invention provides an optoelectronic integrated device in which a semiconductor laser and a heterojunction bipolar transistor are integrated on the same semi-insulating substrate, and the semiconductor laser and the heterojunction bipolar transistor are set at approximately the same height. is obtained.゛The height of the single conductor laser and the heterojunction bipolar 1~lancistor is 2 knots.

であることが望ましい。It is desirable that

〔作用〕[Effect]

半導体レーザとへゾロ接音バイポーラトランジスタが半
絶縁性基板１−に２　Ｂ’　ｍ　Ｌ；Ｊ下の高さで集積
させることにより、１も導体レーザとヘテ１１接合バイ
ポーラトランジスタ・電気配線間の静電容量を低くでき
ること、さらに配線不良の減少パターン精度の向上がは
かられ、超高速・高信頼・低価格の光電子集積素子が凹
待できる。By integrating the semiconductor laser and the contact bipolar transistor on the semi-insulating substrate 1- at a height of less than 2 B' m L; The capacitance can be lowered, wiring defects can be reduced, and pattern accuracy can be improved, making it possible to create ultra-high-speed, highly reliable, and low-cost optoelectronic integrated devices.

〔実施例〕〔Example〕

以下、本発明について図面を用いて詳細に説明する。図
は本発明の１実施例である光電子集積素子の断面図をあ
られしている。゛ト導体レーザ２はプレーチャの埋め込
みへテロ構造であり、これについては活性層を含むメサ
ストライプ２７をＰ及びｎ型の半導体層で埋め込んだも
ので特願昭５６−１６６６６６に詳しい記載がある。先
づ液相もしくは気相成長法により、Ｆｅドープの半絶縁
性■ｎ　Ｐ基板１０（厚さ３５０　μｍ　＞上にｎ−Ｔ
ｎＯ，Ｉ９Ａ　Ｓ　１１．４ＩＰ　＋１−５９第１のコ
ンタクト層１１（厚さ０．１７ｔｒｎ、キャリア濃度５
　Ｘ　１０１１０ｌ８’）　、　ｎ　−ｌ−ｎ　Ｐクラ
ッド層１２（厚さ０．５μｍ、’ｉ−ヤリア濃度５　Ｘ
　Ｉｎ”ｒｈｏ　３）　、ノンドープのＩｎｏ−７＋Ｇ
ａ　ｏ、２ｑＡ　Ｓ　１１．６１　Ｐ　ｏ、ｑ９活性層
１３（厚さ０．１μ”）＋Ｐ−１ｎＰター１ｎＰクツド キャリア濃度］　Ｘ　Ｎｌ”ｃｍ　３）　、を順次成長
させる。Hereinafter, the present invention will be explained in detail using the drawings. The figure shows a cross-sectional view of an optoelectronic integrated device that is an embodiment of the present invention. The conductor laser 2 has a buried hetero structure of a pre-cha, in which a mesa stripe 27 including an active layer is buried with P and n type semiconductor layers, and is described in detail in Japanese Patent Application No. 166,666/1983. First, an Fe-doped semi-insulating ■nP substrate 10 (thickness 350 μm) was grown using a liquid phase or vapor phase growth method.
nO, I9A S 11.4IP +1-59 First contact layer 11 (thickness 0.17trn, carrier concentration 5
X 10110l8'), n-l-n P cladding layer 12 (thickness 0.5 μm, 'i-Yaria concentration 5X
In”rho 3), non-doped Ino-7+G
a o, 2qA S 11.61 P o, q9 active layer 13 (thickness 0.1 μ'') + P−1 nP carrier concentration] X Nl” cm 3) are sequentially grown.

次にこのウェハに通常のフォトリソグラフィック技術に
より、幅２μｍのメサスＩ・ライプ２７をｎ−　Ｔ　ｎ
　ｏ．８＋Ｇ　ａＯ−１９Ａ　Ｓ　０−４ＩＰ０．５９
コンタクト層１１までエツチングすることにより形成す
る。Next, a mesus I-ripe 27 with a width of 2 μm is formed on this wafer using a normal photolithographic technique.
o. 8+G aO-19A S 0-4IP0.59
It is formed by etching up to the contact layer 11.

次にこのウェハに液相成長技術により、ｎ−ＴｎＰコレ
クタ層１５（厚さ０．５μｍ，キャリア濃度Ｉ　ＸＩＯ
”Ｃ１１−３＞　、　ｒ）　　Ｉ　ｎｏ４５Ｇａｏ．１
５ＡｓＯ。Next, an n-TnP collector layer 15 (thickness 0.5 μm, carrier concentration IXIO
"C11-3>, r) I no45Gao.1
5AsO.

３３Ｐ　Ｏ．６７ベ一ス層１６（厚さ０．２μｍ，キャ
リア濃度Ｉ　Ｘ　１０１８ｃｍ−３）、　ｐ　−　Ｉ　
ｎ　Ｐエミッタ層１７（厚さ０．２　１ｔｎ１．　’ｆ
ヤリア濃度５　Ｘ　１０”ｃｍ　３）。33P O. 67 base layer 16 (thickness 0.2 μm, carrier concentration I x 1018 cm-3), p-I
n P emitter layer 17 (thickness 0.2 1tn1.'f
Yaria concentration 5 x 10” cm 3).

ｎ　　Ｉｎｏ４，Ｇａｏ．１５ＡＳ（１．ｇｇＰｇ．６
７第２のコンタクト層］８（Ｈさ０．２メｔ　ｆｆ＋　
、キャリア濃度Ｉ　Ｘ　１０１９ｃｍ−３）　、　ｐ　
−　Ｔ　ｎ　Ｐ埋め込み層１９〈０、　２μｍ．　　Ｉ
　ＸＩ０１８Ｃ１ｍ−’）　、ｐ　　Ｉ　ｎｏ．ＢＩＱ
ａｏ。n Ino4, Gao. 15AS (1.ggPg.6
7 second contact layer] 8 (H 0.2 met ff+
, carrier concentration I x 1019 cm-3), p
- T n P buried layer 19 <0, 2 μm. I
XI018C1m-'), p I no. B.I.Q.
ao.

１９　Ａ　Ｓ　０−４ＩＰ　０．５９キャップ層２０（
厚さく１．２μｍ．　Ｉ　Ｘｌ０１９ｃｉｎ−’）を順
次形成させる。この場合メサストライプ２７の幅が２）
ｔｍと狭いためメサストライプ上には、ｎ−ｒロρコレ
クタ層１５。19 A S 0-4IP 0.59 Cap layer 20 (
Thickness: 1.2μm. I Xl019cin-') are sequentially formed. In this case, the width of mesa stripe 27 is 2)
Since the mesa stripe is narrow as tm, there is an n-r rho collector layer 15 on the mesa stripe.

ｎ−ＩｎＧａＡｓ１”ベース層１６，ｎ−ＩｎＰエミッ
タ層１７。ｎ−１ｎＧａＡｓＰ第２コンタクト層は成長
しない。２回［１の液相成長は、半導体レーザ２の埋め
込み結晶成長とへテロ結合バイポーラトランジスタ３の
結晶成長を兼ねている。n-InGaAs1'' base layer 16, n-InP emitter layer 17. The n-1nGaAsP second contact layer is not grown. The liquid phase growth of 2 times [1] consists of buried crystal growth of semiconductor laser 2 and hetero-coupled bipolar transistor 3. It also serves as crystal growth.

結晶成長後、フォトレジス１〜を塗布して通常のフォト
リソグラフィ・ツク技術とエツチングにより、半導体レ
ーザ２となるメサストライプ２７を含んな幅３　ｎ　Ｂ
　ｍを残してｐ−ＴｎＧａＡｓＰキャップ層２０．ｐ−
ｆｎＰ埋め込み層１９を除去する。After the crystal growth, photoresists 1 to 1 are coated, and a width of 3 n B including the mesa stripe 27 that will become the semiconductor laser 2 is formed by ordinary photolithography and etching.
p-TnGaAsP cap layer 20.m remaining. p-
The fnP buried layer 19 is removed.

次にヘテロ接合バイポーラトランジスタ３のエミ・ツタ
電極２６（面積１０Ｘ１０Ｘ４０Ｊ１ベース電極２５（
面積１０Ｘ　４０ｔｔ　ｍ　２）　、コレクタ電極２４
（面積１０Ｘ　４０μｍ　２）　、半導体レーザのｎｌ
１１１電極２２（幅３０　）ｔ　ｍ　）になる部分を残
してｎ−Ｉ　ｎＧａ　Ａ　ｓ　Ｐ第２のコンタク１〜層
１８．ｎ−ＩｎＰエミッタ層１７．ｐ−Ｔ　ｎＧａＡｓ
Ｐベース層１６、ｒｌ−ＴｎＰコレクタ層１５．　ｎ　
−Ｉ　ｎＧａＡｓＰ第１のコンタク１〜層１１．半絶縁
性ＩｎＰ基板１０を順次エツチングする。この場合ｐ−
ＩｎＧ　ａ　Ａ　ｓキャップ層２０．ｎ−Ｉ　ｎＧａＡ
ｓＰ第２のコンタクト層１８．ｐ−１ｎＧａＡｓＰベ一
ス層１６．ｎ−ＩｎＧａＡｓＰ第１のコンタクト層１１
は、硫酸士過酸化水素水十水のエツチング液で除去され
、ｐ−Ｔ　ｎ　Ｐ埋め込み層１９．ｎ−ｒ　ｎ　Ｐエミ
”／タ層１７．ｎ−ＩｎＰコレクタ層１５、半絶縁性Ｔ
　ｎ　Ｐ、１ｊ；板１０は、塩酸１−リン酸の混合液に
より除ノそされる。次にＣ：　Ｖ　Ｄ法に、Ｌす８ｉ０
２膜２１を全曲にｆ・１着さｌたｔ糸、フ第１・リソグ
ラフィツク技術に、１：す゛１′−導体レーザ２のｒ、
　ＩＱＩ電極２２．ｐ側電極２３．ヘテロ接合バイポー
ラトランジスタ３の：ルクタ電極２１１．ベース電極２
５、エミッタ電極２６となる部分の５ｉ０２をバッフア
ートフッ酸を用いて除ノミする。次にレジストを塗布し
て半導体レーザ２のｐ　１ｌｊｌｌ電極２２．ｐ側電極
２３．ヘテロ接合バイポーラトランジスタ３のコレクタ
電極２・１．ベース電極２５．エミッタ電極２６をＴ　
ｉ　Ａ　ｕのスパッタ及びリフ）・・オフ法を用いて形
成する。次に熱処理をした後、電気配線２８をＡ　ｕの
蒸着及びフｔ　ｌ−リソグラフィ・ツクの技術を用いて
形成する。そして最後に半絶縁性ＩｎＰ基板１０をｌ　
００　）ｔ　ｍ程度に研磨してウェハ製作を終了する。Next, the emitter/vine electrode 26 of the heterojunction bipolar transistor 3 (area 10x10x40J1 base electrode 25 (
Area 10X 40tt m2), collector electrode 24
(Area 10X 40μm 2), nl of semiconductor laser
111 electrode 22 (width 30 ) t m ) of n-InGaAsP second contacts 1 to 18. n-InP emitter layer 17. p-T nGaAs
P base layer 16, rl-TnP collector layer 15. n
-InGaAsP first contact 1 to layer 11. The semi-insulating InP substrate 10 is sequentially etched. In this case p-
InGaAs cap layer 20. n-I nGaA
sP second contact layer 18. p-1nGaAsP base layer 16. n-InGaAsP first contact layer 11
The p-T n P buried layer 19. is removed with an etching solution of 10 water of sulfuric acid and hydrogen peroxide. n-r n P emitter layer 17. n-InP collector layer 15, semi-insulating T
n P, 1j; The plate 10 is ablated with a mixed solution of hydrochloric acid and 1-phosphoric acid. Next, C: V D method, L8i0
2 membranes 21 are attached to all tracks f.
IQI electrode 22. p-side electrode 23. Heterojunction bipolar transistor 3: Lucta electrode 211. Base electrode 2
5. Remove fleas from the portion 5i02 that will become the emitter electrode 26 using buffered hydrofluoric acid. Next, a resist is applied to the p1ljll electrode 22 of the semiconductor laser 2. p-side electrode 23. Collector electrodes 2 and 1 of the heterojunction bipolar transistor 3. Base electrode 25. The emitter electrode 26 is
It is formed using the iAu sputtering and ref) off method. After a subsequent heat treatment, electrical wiring 28 is formed using Au vapor deposition and foot lithography techniques. Finally, the semi-insulating InP substrate 10 is
The wafer fabrication is completed by polishing to about 00)tm.

このウェハを通常の襞間法により半導体レーザの共振方
向と垂直になる様に分離することに、１り素子か製作さ
れる。A single device is fabricated by separating this wafer perpendicularly to the resonance direction of the semiconductor laser by a conventional interfold method.

この様に半導体レーザ２とへテロ接合バイボーラＩ・ラ
ンジスタ３を同一の半絶縁性１ｎＰ１（’）基板−にに
集積することによって、半導体レーザ２とへテロ接合バ
イポーラトランジスタ３のＩｎＰ基板１０を通しての静
電容量が低減できる。また半絶縁性Ｔ　ｎ　Ｐ基板１０
−１−に電気配線２８をすることにより配線間の静電容
量も低減できる。それによ−νて２　Ｇ　ｂ　／　ｓ以
上の高速動作が可能となる。In this way, by integrating the semiconductor laser 2 and the heterojunction bipolar transistor 3 on the same semi-insulating 1nP1(') substrate, the semiconductor laser 2 and the heterojunction bipolar transistor 3 can be connected through the InP substrate 10. Capacitance can be reduced. Also, a semi-insulating T n P substrate 10
By connecting the electrical wiring 28 to -1-, the capacitance between the wirings can also be reduced. This enables high-speed operation of 2 Gb/s or more.

さらに！Ｌ導体レーザ２とへテロ接合バイポーラトラン
ジスタ３の高さを２　）ｔ　ｍ以下に抑えることによっ
て電気配線２８の断絶による不良の減少、及びパターン
精度が２μｍ以下に抑えられる等、超高速・高信頼・低
価格な光電子集積素子が実現出来る。」−記実施例にお
いて、寸法例も示したが結晶成長の様子は成長方法や条
件等により、大幅に変わるのでそれらとともに適切な寸
法を採用すべきことはいうまでもない。また上記実施例
において、電極金属をＴ　ｉ　Ａ　ｕとしたが良好なオ
ーミック接触が得られるものであればなんでもよい。ま
た、ノンドープＴ　ｎ　Ｑ　ａ　Ａ　ｓ　Ｐ活性層１３
はＴｎＧａ　Ａ　ｓ　Ｐ層とＩｎＰ層とを１０ＯＡ程度
の厚さで多層にしたいわゆる一８ｚ屯Ｍ１４井Ｉｆ横逍
にしてもよい、またＴ　ｎ　（’ｉ　２ＬＡ　Ｓ　ｌ”
活ｆ１層１３の近傍に回折格子を有したいわゆるＩ）　
ｌ・”　１３構造としても、ｒい、また以上の実施例で
はＴ　ｎ　Ｐ　／　Ｉ　ｎ　Ｇ　ａ　Ａ　ｓ　ｌ’系の
半導体材料を用いたが、Ｇａ　Ａ　Ｉ　Ａ　ｓ　／　ｔ
”ｖ　；ｌＡＳ系等他の半導体材料を用いてもよい。moreover! By suppressing the height of the L-conductor laser 2 and the heterojunction bipolar transistor 3 to 2)tm or less, defects due to disconnection of the electrical wiring 28 can be reduced, and pattern accuracy can be suppressed to 2 μm or less, resulting in ultra-high speed and high reliability.・Low-cost optoelectronic integrated devices can be realized. Although examples of dimensions are shown in the embodiments described above, it goes without saying that appropriate dimensions should be adopted since the manner of crystal growth varies greatly depending on the growth method, conditions, etc. Further, in the above embodiments, the electrode metal was made of T i Au, but any metal may be used as long as good ohmic contact can be obtained. In addition, the non-doped T n Q a A s P active layer 13
may be made of a so-called 18mm M14 well made of a multilayer TnGaAsP layer and an InP layer with a thickness of about 10OA.
So-called I) with a diffraction grating near the active f1 layer 13
In the above embodiments, a T n P / I n Ga A s l'-based semiconductor material was used, but a Ga A I A s / t
"v ; Other semiconductor materials such as lAS-based materials may be used.

〔発明の効果゛１ 以上詳述したことにより、本発明によれば、半導体レー
ザとへテロ接合バイポーラトランジスタが同一の半絶縁
１１（板Ｉ−に集積され、半導体レーザとへテロ結合バ
イポーラトランジスタをほぼ同じ高さく好ましくな２／
Ｚ　Ｉｌｌ　ｌ；Ｊ、　’ｌ・）にすることに、Ｌす、
超高速・高信頼・低価格な光電子集積素子が提１１１、
できる。[Effects of the Invention] 1 As described in detail above, according to the present invention, the semiconductor laser and the heterojunction bipolar transistor are integrated on the same semi-insulating board 11 (board I-), and the semiconductor laser and the heterojunction bipolar transistor are Almost the same height and preferable 2/
Z Ill l;J, 'l・), Lsu,
Ultra-high-speed, highly reliable, and low-cost optoelectronic integrated devices are proposed111.
can.

【図面の簡単な説明】[Brief explanation of drawings]

図は、本発明の１実施例を示ず断面（・４である。 １・・・光電子集積素子、２・・半導体レーザ、３・・
・ヘテロ接合バイポーラトランジスタ、１０・　半絶縁
性ＩｎＰ基板、１１−　ｒｌ−Ｉ　ｎ　０．８１Ｇ　ａ
　、１ｇ　Ａ８ｏ、ｌ）。５．第１の二１ンタクト層、
１２−ｎ−Ｔ［）１］クラ’７ドｊ［り、］３・・ノン
ドープ丁ｎ１１．７１０ａ１１．２４ＩＡ　Ｓ　＋１．
６＋　ｌ”　＋＋３ｑ活性層、１４・ｐ　−Ｔ　ｎ　Ｐ
クラ＝ｔ　ｌ’層、ｌ　５−ｎ−Ｔ　ｎ　Ｐコレクタ層
、１６・・＋）−Ｔ　ｎ　ｎ８５’：　ａ　１１．Ｉ５
Ａ　Ｓ　ｎ、ｓｑＰ　１１．６７ヘ一ス層、＋７−ｎ−
１ｎＰ工ミツタ層、１８−ｎ−１１，）Ｒ５’；　ａｏ
、１５Ａ　Ｓ　ｎ、３３［）１１．６７第２のコンタク
１゛層、ＩＱ−・ｐ−ＴｎＰ叩め込み層、２　ｒ）＝−
ｐ　−Ｉ　ｎ、）。 ５ｒ（ｉ　ａ　ｎ　、　＋９　Ａ　５１１．４１　Ｐ　
ｏ、５９”；ヤップ層、２］・・８ｉ　０２膜、２２・
・パＩΔ導体レーザのｎ側電極、２３・パ１′−導体レ
ーザの［）型電極、２４・・コレクタ電極、２５・・ヘ
ース電極、２０・エミッタ電極、２７−・メザストライ
ブ、２８・電気配線。The figure does not show one embodiment of the present invention, but shows a cross section (4). 1...Optoelectronic integrated device, 2...Semiconductor laser, 3...
・Heterojunction bipolar transistor, 10・Semi-insulating InP substrate, 11-rl-I n 0.81G a
, 1g A8o, l). 5. The first 21 contact layer,
12-n-T[)1]cla'7dj[ri,]3...Non-dopedn11.710a11.24IA S +1.
6+ l” ++3q active layer, 14・p −T n P
Kura = tl' layer, l5-n-TnP collector layer, 16...+)-Tnn85': a 11. I5
A S n, sqP 11.67 hess layer, +7-n-
1nP engineering layer, 18-n-11,)R5'; ao
, 15A S n, 33 [) 11.67 Second contact 1゛ layer, IQ-・p-TnP implantation layer, 2 r) =-
p-I n,). 5r(i a n , +9 A 511.41 P
o, 59"; Yap layer, 2]...8i 02 film, 22.
・N-side electrode of PaIΔ conductor laser, 23・[) type electrode of Pa1′-conductor laser, 24・Collector electrode, 25・Heath electrode, 20・Emitter electrode, 27・・Mezzastrive, 28・Electrical wiring.

Claims (1)

【特許請求の範囲】[Claims] 半導体レーザとヘテロ接合バイポーラトランジスタとが
同一の半絶縁性基板上に集積され、かつ前記半導体レー
ザと前記ヘテロ接合バイポーラトランジスタとがほぼ同
じ高さにされていることを特徴とする光電子集積素子。1. An optoelectronic integrated device characterized in that a semiconductor laser and a heterojunction bipolar transistor are integrated on the same semi-insulating substrate, and the semiconductor laser and the heterojunction bipolar transistor are at approximately the same height.