JPS6288328A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6288328A JPS6288328A JP23021385A JP23021385A JPS6288328A JP S6288328 A JPS6288328 A JP S6288328A JP 23021385 A JP23021385 A JP 23021385A JP 23021385 A JP23021385 A JP 23021385A JP S6288328 A JPS6288328 A JP S6288328A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- heating
- substrate
- semiconductor device
- several tens
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に関１〜、特に薄い酸
化膜を有する半導体装置の製造方法に関する。
化膜を有する半導体装置の製造方法に関する。
従来、半導体装置を実現するあたり、シリコン基板表面
に酸化膜を形成するには、電気炉を用いて酸化性雰囲気
中で数十分間熱処理する方法が用いられている。
に酸化膜を形成するには、電気炉を用いて酸化性雰囲気
中で数十分間熱処理する方法が用いられている。
〔発明が解決１−ようとする問題点〕
上述した従来の電気炉を用いた方法では、単時間熱処理
が困難なため。数十又という薄い酸化膜が制御よく形成
できない。
が困難なため。数十又という薄い酸化膜が制御よく形成
できない。
また、従来法では、窒素雰囲気中で炉に入れるため、素
子分離領域にシリコンガラス膜が埋込まれているデバイ
スでは、炉に挿入中リンやボロンがアウト・ディフュー
ジョンし、基板に入り込むという欠点がある。基板に入
り込んだリンやボロンにより、基板濃度が変化１．、Ｍ
ＯＳ）ランジスタを形成する場合には、スレッショルド
電圧が変動する恐れがある。リンやボロンの基板への侵
入を防ぐために、酸化性雰囲気中で炉に挿入する場合で
も、従来法では、酸化膜厚が制御できないという欠点が
ある。
子分離領域にシリコンガラス膜が埋込まれているデバイ
スでは、炉に挿入中リンやボロンがアウト・ディフュー
ジョンし、基板に入り込むという欠点がある。基板に入
り込んだリンやボロンにより、基板濃度が変化１．、Ｍ
ＯＳ）ランジスタを形成する場合には、スレッショルド
電圧が変動する恐れがある。リンやボロンの基板への侵
入を防ぐために、酸化性雰囲気中で炉に挿入する場合で
も、従来法では、酸化膜厚が制御できないという欠点が
ある。
本発明は、上記のような問題点を解決しようとするもの
である。
である。
本発明は、８００℃以上の温度で数秒〜数分間、酸化性
雰囲気中で、光を用いて加熱し、数十ｎｍ以下の酸化膜
を形成する工程を有する。
雰囲気中で、光を用いて加熱し、数十ｎｍ以下の酸化膜
を形成する工程を有する。
本発明は、酸化性雰囲気中での短時間加熱によシ、酸化
膜の一部または全部を形成する。数秒〜数十秒という短
時間加熱のため、数十ｎｍ以下の酸化膜を制御よく形成
することができる。また、素子分離領域にシリコンガラ
ス膜（ＢＰＳＧあるいはＰＳＧ）を埋込んだトレンチ分
離に対しても、酸化性雰囲気中で短時間加熱による熱処
理を行えば、シリコンガラス膜中のリンやボロンがアウ
ト・ディフュージョンし基板に入り込むよりも速く、酸
化膜の少くとも一部が再現性よく形成でき、リンやボロ
ンの基板への侵入を防ぐことができる。
膜の一部または全部を形成する。数秒〜数十秒という短
時間加熱のため、数十ｎｍ以下の酸化膜を制御よく形成
することができる。また、素子分離領域にシリコンガラ
ス膜（ＢＰＳＧあるいはＰＳＧ）を埋込んだトレンチ分
離に対しても、酸化性雰囲気中で短時間加熱による熱処
理を行えば、シリコンガラス膜中のリンやボロンがアウ
ト・ディフュージョンし基板に入り込むよりも速く、酸
化膜の少くとも一部が再現性よく形成でき、リンやボロ
ンの基板への侵入を防ぐことができる。
〔実施例〕
次に、本発明の実施例を示す。
以下の説明では、本発明をＭＯＳデバイスに適用した場
合について述べるが、他の半導体装置に適用できること
はいう壕でもない。
合について述べるが、他の半導体装置に適用できること
はいう壕でもない。
（実施例１）
第１図に本発明の第一の実施例を示す。単結晶シリコン
基板１に、フィールド酸化膜２を形成したのち、酸化性
雰囲気中で、数秒〜数十秒の間８００℃〜１２００℃の
加熱を行う。これは、たとえば酸素ガス中でのハロゲン
ランプ加熱により行えばよく、この方法により、数十又
と薄いゲート酸化膜３が制御よく形成できる。以下、ゲ
ート電極を形成し、通常のプロセスを用いることにより
、ＭＯＳデバイスを製造することができる。
基板１に、フィールド酸化膜２を形成したのち、酸化性
雰囲気中で、数秒〜数十秒の間８００℃〜１２００℃の
加熱を行う。これは、たとえば酸素ガス中でのハロゲン
ランプ加熱により行えばよく、この方法により、数十又
と薄いゲート酸化膜３が制御よく形成できる。以下、ゲ
ート電極を形成し、通常のプロセスを用いることにより
、ＭＯＳデバイスを製造することができる。
（実施例２）
第２図に本発明の第二の実施例を示す。素子分離領域に
シリコンガラス膜４を埋込んだのち、上記と同様に酸化
性雰囲気中で数秒〜数十秒の加熱を行い、薄いゲート酸
化膜５を形成する。この工程は常に酸化性雰囲気中で行
なわれるためシリコン基板表面は、薄い酸化膜が形成さ
れ、シリコンガラス膜からアウト・ディフュージョンし
たリンやボロンの基板への侵入を防ぐことができる。
シリコンガラス膜４を埋込んだのち、上記と同様に酸化
性雰囲気中で数秒〜数十秒の加熱を行い、薄いゲート酸
化膜５を形成する。この工程は常に酸化性雰囲気中で行
なわれるためシリコン基板表面は、薄い酸化膜が形成さ
れ、シリコンガラス膜からアウト・ディフュージョンし
たリンやボロンの基板への侵入を防ぐことができる。
（実施例３）
第３図に本発明の第三の実施例を示す。素子分離領域に
シリコンガラス膜６を埋込んだのち、酸化性雰囲気中で
、数秒〜数十秒の加熱を行い、薄いゲート酸化膜７を形
成したのち、従来法の電気炉を用いて酸化膜８を形成す
る。従来法により酸化膜を形成する前に、短時間酸化に
より薄い酸化膜を形成しているため、シリコンガラス膜
からアウト・ディフュージョンしたリンやボロンの基板
への侵入を防ぐことができ、比較的厚いゲート酸化膜も
形成することができる。
シリコンガラス膜６を埋込んだのち、酸化性雰囲気中で
、数秒〜数十秒の加熱を行い、薄いゲート酸化膜７を形
成したのち、従来法の電気炉を用いて酸化膜８を形成す
る。従来法により酸化膜を形成する前に、短時間酸化に
より薄い酸化膜を形成しているため、シリコンガラス膜
からアウト・ディフュージョンしたリンやボロンの基板
への侵入を防ぐことができ、比較的厚いゲート酸化膜も
形成することができる。
以上説明したように本発明は、８００℃以上の温度で数
秒〜数分間酸化性雰囲気中で、光を用いて加熱し、数十
ｎｍ以下の酸化膜を形成するため、数十Ａと薄い酸化膜
が制御よく形成できる。また、素子分離領域に埋込まれ
たシリコンガラス膜（ＢＰＳＧあるいはＰＳＧ）からア
ウト・ディフュージョンしたリンやボロンの基板への侵
入を防ぐことができる。さらに、光を用いて半導体基板
のみを加熱するため、酸化膜形成中に炉心管からの不純
物汚染を受けに＜＜、清浄な酸化膜が形成できる。
秒〜数分間酸化性雰囲気中で、光を用いて加熱し、数十
ｎｍ以下の酸化膜を形成するため、数十Ａと薄い酸化膜
が制御よく形成できる。また、素子分離領域に埋込まれ
たシリコンガラス膜（ＢＰＳＧあるいはＰＳＧ）からア
ウト・ディフュージョンしたリンやボロンの基板への侵
入を防ぐことができる。さらに、光を用いて半導体基板
のみを加熱するため、酸化膜形成中に炉心管からの不純
物汚染を受けに＜＜、清浄な酸化膜が形成できる。
第１図は本発明の第一の実施例を説明するための断面図
であり、第２図は本発明の第二の実施例を説明するため
の断面図、第３図は本発明の第三の実施例を説明するだ
めの断面図である。 １・・・・・・シリコン基板、２・・・・・・フィール
ド酸化膜、３・・・・・・ゲート酸化膜、４・・・・・
・シリコンガラス膜、５・・・・・・ゲート酸化膜、６
・・・・・・シリコンガラス膜、７・・・・・・ゲート
酸化膜、８・・・・・−ゲート酸化膜。 ／、腰 丹トーレイｎ斤で ＝／ＩＪプシガラズＩび
であり、第２図は本発明の第二の実施例を説明するため
の断面図、第３図は本発明の第三の実施例を説明するだ
めの断面図である。 １・・・・・・シリコン基板、２・・・・・・フィール
ド酸化膜、３・・・・・・ゲート酸化膜、４・・・・・
・シリコンガラス膜、５・・・・・・ゲート酸化膜、６
・・・・・・シリコンガラス膜、７・・・・・・ゲート
酸化膜、８・・・・・−ゲート酸化膜。 ／、腰 丹トーレイｎ斤で ＝／ＩＪプシガラズＩび
Claims (3)
- （１）シリコン基板を８００℃以上の温度で酸化性雰囲
気中で、光を用いて加熱し、前記基板表面に数十ｎｍ以
下の酸化膜を形成することを特徴とする半導体装置の製
造方法。 - （２）前記光加熱をハロゲンランプ加熱で行うことを特
徴とする特許請求の範囲第（１）項記載の半導体装置の
製造方法。 - （３）前記シリコン基板表面の一部に、不純物がドープ
された酸化膜が形成されていることを特徴とする特許請
求の範囲第（１）項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23021385A JPS6288328A (ja) | 1985-10-15 | 1985-10-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23021385A JPS6288328A (ja) | 1985-10-15 | 1985-10-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6288328A true JPS6288328A (ja) | 1987-04-22 |
Family
ID=16904336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23021385A Pending JPS6288328A (ja) | 1985-10-15 | 1985-10-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6288328A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01154524A (ja) * | 1987-12-10 | 1989-06-16 | Fujitsu Ltd | 酸化膜の形成方法 |
| US5024962A (en) * | 1990-04-20 | 1991-06-18 | Teledyne Industries, Inc. | Method for preventing auto-doping in the fabrication of metal gate CMOS devices |
| US5279973A (en) * | 1990-10-16 | 1994-01-18 | Kabushiki Kaisha Toshiba | Rapid thermal annealing for semiconductor substrate by using incoherent light |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6245129A (ja) * | 1985-08-23 | 1987-02-27 | Sony Corp | 半導体装置の製造方法 |
-
1985
- 1985-10-15 JP JP23021385A patent/JPS6288328A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6245129A (ja) * | 1985-08-23 | 1987-02-27 | Sony Corp | 半導体装置の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01154524A (ja) * | 1987-12-10 | 1989-06-16 | Fujitsu Ltd | 酸化膜の形成方法 |
| US5024962A (en) * | 1990-04-20 | 1991-06-18 | Teledyne Industries, Inc. | Method for preventing auto-doping in the fabrication of metal gate CMOS devices |
| US5279973A (en) * | 1990-10-16 | 1994-01-18 | Kabushiki Kaisha Toshiba | Rapid thermal annealing for semiconductor substrate by using incoherent light |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6288328A (ja) | 半導体装置の製造方法 | |
| JP2679143B2 (ja) | 半導体装置の製造方法 | |
| JPS62266829A (ja) | 浅い接合層の形成方法 | |
| JP2519207B2 (ja) | 半導体装置の製造方法 | |
| JPH01100973A (ja) | 半導体装置の製造方法 | |
| JPS63133673A (ja) | 半導体装置の製造方法 | |
| JPH043419A (ja) | 半導体装置の製造方法 | |
| JPS62219625A (ja) | 半導体装置の製造方法 | |
| JPS6222437A (ja) | コンタクト穴の形成方法 | |
| JPS63237410A (ja) | 半導体装置の製造方法 | |
| JPH08115865A (ja) | アライメントマークの形成方法 | |
| JPS5916346A (ja) | 半導体装置の製造方法 | |
| JPS5939901B2 (ja) | 半導体装置の製造方法 | |
| JPH04180234A (ja) | 半導体装置の製造方法 | |
| JPH07221299A (ja) | 半導体装置の製造方法 | |
| JPH0463432A (ja) | 半導体装置の製造方法 | |
| JPH027516A (ja) | 半導体に於ける不純物の拡散方法 | |
| JPH02246374A (ja) | 半導体記憶装置およびその製造方法 | |
| JPS60120517A (ja) | 半導体回路装置の製造方法 | |
| JPS62286221A (ja) | 半導体装置の製造方法 | |
| JPH02191324A (ja) | 半導体装置の製造方法 | |
| JPS639924A (ja) | 半導体装置の製造方法 | |
| JPS63117461A (ja) | 半導体記憶装置及びその製造方法 | |
| JPH02139936A (ja) | バイポーラ半導体装置の製造方法 | |
| JPH02266531A (ja) | 半導体装置の製造方法 |