JPS628512B2 - - Google Patents

Info

Publication number
JPS628512B2
JPS628512B2 JP12531879A JP12531879A JPS628512B2 JP S628512 B2 JPS628512 B2 JP S628512B2 JP 12531879 A JP12531879 A JP 12531879A JP 12531879 A JP12531879 A JP 12531879A JP S628512 B2 JPS628512 B2 JP S628512B2
Authority
JP
Japan
Prior art keywords
film
gas
plasma
heat treatment
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP12531879A
Other languages
English (en)
Other versions
JPS5651580A (en
Inventor
Yukio Tanuma
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP12531879A priority Critical patent/JPS5651580A/ja
Publication of JPS5651580A publication Critical patent/JPS5651580A/ja
Publication of JPS628512B2 publication Critical patent/JPS628512B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 本発明は改良されたプラズマエツチング方法に
関する。
近年、平行平板電極に高周波(RF)電力を印
加し、導入したCF4やC2F6などのフロロカーボン
系の反応性ガスを放電させてガスプラズマを前記
電極間に形成せしめ、このガスプラズマ中の正イ
オンにより減圧下で前記電極上に置かれた半導体
ウエーハ(基体)表面の被膜をエツチングするこ
とが行なわれている。
しかしプラズマエツチングに際しては、エツチ
ング終了の余裕度をみてオーバーエツチングを行
なうために半導体基体表面は相当に反応性のエツ
チング雰囲気にさらされることになる。このため
シリコン表面に欠陥層が形成され、又C、F等の
有機物や装置に起因するFe、Ni、Cr等の重金属
で汚染され、PN接合リークやフイールド電流の
不良、ソース、ドレインと金属配線とのコンタク
ト抵抗の増大を招いたりする。
特にプラズマエツチング後の表面の熱酸化によ
りスタツキングフオールト(OSF:Oxidation
induced Stacking Fault)と呼ばれる膨大な結晶
欠陥を誘発する。
殊にボロンをプラズマエツチング箇所にイオン
注入したり、プラズマエツチング箇所にフイール
ド酸化膜など厚い熱酸化膜を形成すると著しい結
晶欠陥を生じる。
本発明は上記事情に鑑みて為されたもので、減
圧下で炭素及びフツ素を含むガス、又は塩素を含
むガス等反応性ガスを放電せしめてガスプラズマ
を形成し、半導体装置製造の一工程として半導体
基体表面の被膜をプラズマエツチングしたのち、
前記エツチング箇所に対して不活性ガスを含む雰
囲気中で650℃以上の高温熱処理を行なうことを
特徴とするプラズマエツチング方法を提供するも
のであり、電気特性の改善を図ることが出来る。
以下本発明の実施例を図面を参照して詳述す
る。
先ずシリコン基板1にバツフアオキサイドとし
て700Å厚のシリコン酸化膜2を熱酸化形成し、
さらに選択酸化用の2000Å厚のシリコン窒化膜3
及びレジストマスク4を形成する(第1図a)。
次に先述平行平板型プラズマエツチング装置で
CF4+H2ガスを10-3Torr、180Wのもとで放電さ
せてプラズマエツチングを行ないフイールド部の
シリコン窒化膜3及びシリコン酸化膜2をエツチ
ングする(第1図b)。このとき基板1のエツチ
ング速度は数十Å/分と極めて遅いがプラズマ雰
囲気にさらされ、イオン衝撃を受けて欠陥層が形
成され、同時に先述有機物や重金属で汚染され
る。こののちフイールドボロンイオン注入を行な
いフイールドをウエツト酸化すると激しい密度
(約107コ/cm2)のOSFが発生する。
プラズマエツチング後に予め不活性ガス例えば
N2雰囲気中で1050℃で60分間高温熱処理を行な
うとOSFは〜103コ/cm2迄減少させることが出来
た。
第2図はN2熱処理を行なわなかつたもの(A)、
1050℃30分N2熱処理(B)、1050℃60分N2熱処理(C)
のOSF密度を示す。
N2の他Ar、Heガスでも良い。
熱処理温度は650℃以上特に1000℃より高温で
良いOSF低下が観られた。
又、この不活性ガス処理は前記ボロンイオン注
入の前やその前後両方において行なうとさらに有
効である。
不活性ガス処理の後CVDSiO2膜5を0.5μ堆積
してPOcl3ガス中で高温熱処理を行ない(第1図
c)、SiO2膜5を除去し、1×1013cm−のフイ
ールドボロンイオン注入層6を形成する(第1図
d)。
第1図cに示したCVDSiO2膜5堆積及びPocl3
処理は必ずしも必要でない。
こののち、ウエツト酸化で1μ厚のフイールド
酸化膜7を熱酸化形成し(第1図e)、膜2,3
を除去し(第1図f)、ゲート酸化膜8、多結晶
シリコン9、レジストマスク10を形成して(第
1図g)、レジストマスク10をエツチングマス
クとして先述したと同様に多結晶シリコン膜9、
ゲート酸化膜8をプラズマエツチングし、n+
オン注入層11,11′を形成する(第1図h)。
ここでのプラズマエツチング条件はCF4+H2、2
×10-2Torr、rf出力150Wであつた。このプラズ
マエツチングによりやはり損傷、汚染が先述した
ように生じる。
そこでN2+H2雰囲気中で高温熱処理を行な
う。
第3図はN2中にH2を10%含むガス中で30分
(B)、60分(C)夫々700℃で熱処理した場合と、この
処理を行なわれない場合のn+イオン注入層1
1,11′とこの層上に形成したAl電極とのコン
タクト抵抗を示す。コンタクト孔は3μ口であ
る。
本処理によりコンタクト抵抗は著しく減少し、
ドライ処理でない又等方性エツチングである弗化
アンモニウム溶液でコンタクト孔をエツチング形
成したもの(実線)と、匹敵する値が得られた。
熱処理は650〜1000℃、30分以上が好ましかつ
た。
次にCVDSiO2膜12を堆積し(第1図i)、
BPSG膜13堆積(第1図j)、レジスト14に
よるコンタクト孔開口(第1図k)を行ないAl
電極15を形成して(第1図l)11,11′を
夫々ソース、ドレインとするMISトランジスタを
形成する。
尚、プラズマエツチングする半導体基体表面の
被膜としては酸化シリコン膜の他窒化シリコン
膜、多結晶シリコン膜、さらには金属シリコン合
金膜が使用出来、Alを含む場合にはCCl4でプラ
ズマエツチングすれば良い。
【図面の簡単な説明】
第1図a〜lは本発明の実施例を各工程に従い
示す断面図、第2図は本発明効果を示す特性図、
第3図は本発明効果を示す特性図である。

Claims (1)

    【特許請求の範囲】
  1. 1 減圧下で炭素及びフツ素を含むガス、又は塩
    素を含むガスを放電せしめてガスプラズマを形成
    し、半導体装置製造の一工程として半導体基体表
    面の被膜をエツチングしたのち、前記エツチング
    箇所に対して不活性ガスを含む雰囲気中で650℃
    以上の高温熱処理を行なうことを特徴とするプラ
    ズマエツチング方法。
JP12531879A 1979-10-01 1979-10-01 Plasma etching method Granted JPS5651580A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12531879A JPS5651580A (en) 1979-10-01 1979-10-01 Plasma etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12531879A JPS5651580A (en) 1979-10-01 1979-10-01 Plasma etching method

Publications (2)

Publication Number Publication Date
JPS5651580A JPS5651580A (en) 1981-05-09
JPS628512B2 true JPS628512B2 (ja) 1987-02-23

Family

ID=14907132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12531879A Granted JPS5651580A (en) 1979-10-01 1979-10-01 Plasma etching method

Country Status (1)

Country Link
JP (1) JPS5651580A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63243615A (ja) * 1987-03-31 1988-10-11 Matsushita Electric Ind Co Ltd 液体燃料燃焼装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59110119A (ja) * 1982-12-15 1984-06-26 Nec Corp 半導体層の表面処理方法
JPH0656846B2 (ja) * 1983-04-29 1994-07-27 ソニー株式会社 半導体基体の処理方法
JPH0624190B2 (ja) * 1984-12-21 1994-03-30 株式会社東芝 配線形成方法
JPS6466544A (en) * 1987-09-08 1989-03-13 Fuji Photo Film Co Ltd Chemical analyzer
JPH01206620A (ja) * 1988-02-15 1989-08-18 Toshiba Corp 半導体装置の製造方法
JP6597296B2 (ja) 2015-12-25 2019-10-30 東京エレクトロン株式会社 基板処理方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63243615A (ja) * 1987-03-31 1988-10-11 Matsushita Electric Ind Co Ltd 液体燃料燃焼装置

Also Published As

Publication number Publication date
JPS5651580A (en) 1981-05-09

Similar Documents

Publication Publication Date Title
JP2937817B2 (ja) 半導体基板表面の酸化膜の形成方法及びmos半導体デバイスの製造方法
US5089432A (en) Polycide gate MOSFET process for integrated circuits
JPH07335674A (ja) Iii−v族半導体ゲート構造およびその製造方法
US6083815A (en) Method of gate etching with thin gate oxide
JPH11345970A (ja) ゲ―ト構造側壁の酸化膜の形成方法
JPH0629311A (ja) 半導体装置の製法
JP2679579B2 (ja) 半導体装置の製造方法
JPS628512B2 (ja)
KR100616498B1 (ko) 폴리/텅스텐 게이트 전극을 갖는 반도체 소자의 제조방법
JP2002289554A (ja) 半導体装置及びその製造方法
JP2002016017A (ja) 炭化珪素半導体装置およびその製造方法
JPH0917867A (ja) 半導体装置におけるコンタクト部の形成方法
JPH07273326A (ja) 半導体装置とその製造方法
US5021358A (en) Semiconductor fabrication process using sacrificial oxidation to reduce tunnel formation during tungsten deposition
CN104882367A (zh) 一种改善SiC MOSFET器件沟道迁移率的方法
JPS6217030B2 (ja)
JPH0226025A (ja) コンタクトホールの形成方法
JPH05267665A (ja) 薄膜トランジスタ
JP2001068670A (ja) 半導体装置の製造方法
JPH06120355A (ja) 半導体装置の製造方法
JPH06181219A (ja) 半導体装置の製造方法
JP3499769B2 (ja) 酸化膜の形成方法、キャパシタ
JPH0730103A (ja) 半導体装置の製造方法
JPH06326058A (ja) 半導体基板の処理方法
JP2000294536A (ja) 半導体装置の製造方法