JPS6281941A - バツテリバツクアツプ装置 - Google Patents
バツテリバツクアツプ装置Info
- Publication number
- JPS6281941A JPS6281941A JP60220647A JP22064785A JPS6281941A JP S6281941 A JPS6281941 A JP S6281941A JP 60220647 A JP60220647 A JP 60220647A JP 22064785 A JP22064785 A JP 22064785A JP S6281941 A JPS6281941 A JP S6281941A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- cmos
- system power
- switching circuit
- cmos element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
- Stand-By Power Supply Arrangements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、CMOS素子をバノテリバソクアンプする
場合にシステム電源断および復帰時の過渡期においてC
MOS素子で消費される電流を低減するバッテリバック
アップ装置に関するものである。
場合にシステム電源断および復帰時の過渡期においてC
MOS素子で消費される電流を低減するバッテリバック
アップ装置に関するものである。
第2図は例えば「電子技術」 (昭和59年2月第26
巻第3号p、31〜38)に示された従来のバッテリバ
ックアップ装置である。図において、fllはCMOS
素子、(2)はCMO5素子(1+の駆動ゲート、(3
)はシステム電源、(4)はハックアップM[、(5)
は電源切換回路、(6)は電源切換信号、(7)はCM
O8駆動ゲートの入力信号、(8)はCMO5駆動ゲ−
H2+の出力信号(CMOS素子人力信号)である。
巻第3号p、31〜38)に示された従来のバッテリバ
ックアップ装置である。図において、fllはCMOS
素子、(2)はCMO5素子(1+の駆動ゲート、(3
)はシステム電源、(4)はハックアップM[、(5)
は電源切換回路、(6)は電源切換信号、(7)はCM
O8駆動ゲートの入力信号、(8)はCMO5駆動ゲ−
H2+の出力信号(CMOS素子人力信号)である。
次に動作について説明する。システム電源(3)がダウ
ンすると、電源切換信号(6)が発生し、″S電源切換
回路5)によってCMOS素子+11に供給される電源
はシステム2 tA+3+からハックアップ電源(4)
に切り換えられる。
ンすると、電源切換信号(6)が発生し、″S電源切換
回路5)によってCMOS素子+11に供給される電源
はシステム2 tA+3+からハックアップ電源(4)
に切り換えられる。
システム電源復帰時には、電源切換13号(6)および
電源切換回路(5)によってCMOS素子+11に供給
される電源はバックアップ電源(4)からシステム電源
(3)に切り換えられる。
電源切換回路(5)によってCMOS素子+11に供給
される電源はバックアップ電源(4)からシステム電源
(3)に切り換えられる。
また、以上に述べたシステム電源断および復帰時に、C
MOS駆動ゲート(2)にはシステム電源(3)がその
まま与えられている。
MOS駆動ゲート(2)にはシステム電源(3)がその
まま与えられている。
従来のバノテリバノクアップ装置はCMOS素子(])
を駆動している駆動ゲート(2)にシステム電源(3)
がそのまま供給されるように構成されているので、ノス
テム電a(3)の断および復帰時にはCMOS素子+1
1への入力信号がシステム電源電圧から0■へあるいは
0■からシステム電a、電圧へ変化するため、この過程
でCMOS素子+11に貫通電流が流れ、CMOS素子
f1+での消費電流が著しく増大するという問題点があ
った。
を駆動している駆動ゲート(2)にシステム電源(3)
がそのまま供給されるように構成されているので、ノス
テム電a(3)の断および復帰時にはCMOS素子+1
1への入力信号がシステム電源電圧から0■へあるいは
0■からシステム電a、電圧へ変化するため、この過程
でCMOS素子+11に貫通電流が流れ、CMOS素子
f1+での消費電流が著しく増大するという問題点があ
った。
この発明は上記のような問題点を解消するためになされ
たもので、システム電源断および復(i時のCMOS素
子での消費TL’llを低減することができるハノテリ
ハノク了ノブ装置を得ることを目的とする。
たもので、システム電源断および復(i時のCMOS素
子での消費TL’llを低減することができるハノテリ
ハノク了ノブ装置を得ることを目的とする。
(問題点を解決するための手段〕
この発明に係るバノテリバノクアノプ装置では、システ
ム電源のCMOS素子の駆動ゲートへの給電を断続する
スイッチング回路を設けたものであ〔作用〕 この発明におけるハノテリハソクアソブ装置は、システ
ム電源断および復帰時にCMOS素子の駆動ゲートに供
給されている電源をスイッチング回路を用いてオフして
おくことにより、CMOS素子への入力信号のレヘルを
0■の一定値に保つ。
ム電源のCMOS素子の駆動ゲートへの給電を断続する
スイッチング回路を設けたものであ〔作用〕 この発明におけるハノテリハソクアソブ装置は、システ
ム電源断および復帰時にCMOS素子の駆動ゲートに供
給されている電源をスイッチング回路を用いてオフして
おくことにより、CMOS素子への入力信号のレヘルを
0■の一定値に保つ。
(実施例)
以下、この発明の一実施例を図について説明する。第1
図において、fl)〜(8)は第2図に示した従来のハ
ソテリバノクアノプ装置におけるものと同一のものであ
る。(9)はCMOS駆動ゲート(2)への供給電源の
スイッチング回路、(10)はCMOS駆動ゲート(2
)の電源供給信号である。
図において、fl)〜(8)は第2図に示した従来のハ
ソテリバノクアノプ装置におけるものと同一のものであ
る。(9)はCMOS駆動ゲート(2)への供給電源の
スイッチング回路、(10)はCMOS駆動ゲート(2
)の電源供給信号である。
次に、以上のように構成された本実施例のハノテリバノ
クアンプ装置の動作について説明する。
クアンプ装置の動作について説明する。
システム電源断時には、電源切換信号(6)が発生し電
源切換回路(5)によってCMOS素子(1)に供給さ
れる電源がバンクアンプ電源(4)に切り換えられるが
、それ以前に電源供給信号(10)をオフすることによ
り、スイッチング回路(9)でCMO5駆動’y’−1
・(2)への電源供給をスト、プする。これにより、C
MOS素子fl+への人力信号(8)のレヘルはCMO
8素子(1)へシステム電源(3)が供給されている間
に0■に固定され、ハックアップ電源(4)に切り換え
られた後に貫通電流が流れることはない。
源切換回路(5)によってCMOS素子(1)に供給さ
れる電源がバンクアンプ電源(4)に切り換えられるが
、それ以前に電源供給信号(10)をオフすることによ
り、スイッチング回路(9)でCMO5駆動’y’−1
・(2)への電源供給をスト、プする。これにより、C
MOS素子fl+への人力信号(8)のレヘルはCMO
8素子(1)へシステム電源(3)が供給されている間
に0■に固定され、ハックアップ電源(4)に切り換え
られた後に貫通電流が流れることはない。
また、システム電源復帰時には、CMOS素子fllに
供給される電源がシステム電源(3)に切り換えられた
後に電源供給信号(10)をオンし、スイッチング回路
(9)でCMOS駆動ゲート(2)へのシステム電源供
給を開始する。これにより、/17クアノプ電源供給時
のCMOS素子tl)での貫通電流による電源消費を防
止する。
供給される電源がシステム電源(3)に切り換えられた
後に電源供給信号(10)をオンし、スイッチング回路
(9)でCMOS駆動ゲート(2)へのシステム電源供
給を開始する。これにより、/17クアノプ電源供給時
のCMOS素子tl)での貫通電流による電源消費を防
止する。
以上のように、この発明によればCMOS素子にシステ
ム電源を供給している間にCMOS駆動ゲートの電源を
スイッチングするように構成したので、バックアップ電
源供給時におけるCMOS素子での貫通電流による電源
消費を防止し、バックアップ電源の消費7rL流を低減
する効果がある。
ム電源を供給している間にCMOS駆動ゲートの電源を
スイッチングするように構成したので、バックアップ電
源供給時におけるCMOS素子での貫通電流による電源
消費を防止し、バックアップ電源の消費7rL流を低減
する効果がある。
第1図はこの発明の一実施例によるハノテリハノク了ノ
ブ装置を示すブロック図、第2図は従来のバノテリバノ
クアノブ装置を示すブロック図である。 (11はCMO5素子、(2)は駆動ゲート、(3)は
システム電源、(4)はバンクアンプ電源、(5)は電
源切換回路、(6)は電源切換信号、(7)はCMOS
駆動ゲート人力信号、(8)はCMOS素子人力信す、
(9)はスイ・ノチング回路、(10)は電源供給信号
。 なお、図中、同一符号は同一または相当部分を示す。
ブ装置を示すブロック図、第2図は従来のバノテリバノ
クアノブ装置を示すブロック図である。 (11はCMO5素子、(2)は駆動ゲート、(3)は
システム電源、(4)はバンクアンプ電源、(5)は電
源切換回路、(6)は電源切換信号、(7)はCMOS
駆動ゲート人力信号、(8)はCMOS素子人力信す、
(9)はスイ・ノチング回路、(10)は電源供給信号
。 なお、図中、同一符号は同一または相当部分を示す。
Claims (1)
- システム電源とバックアップ電源とを電源切換回路によ
って選択的にCMOS素子に給電するとともに、上記シ
ステム電源を駆動ゲートに給電して駆動ゲートによって
上記CMOS素子を駆動するバッテリバックアップ装置
において、上記駆動ゲートへの上記システム電源の給電
を断続するスイッチング回路を備えたことを特徴とする
バッテリバックアップ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60220647A JPS6281941A (ja) | 1985-10-03 | 1985-10-03 | バツテリバツクアツプ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60220647A JPS6281941A (ja) | 1985-10-03 | 1985-10-03 | バツテリバツクアツプ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6281941A true JPS6281941A (ja) | 1987-04-15 |
Family
ID=16754242
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60220647A Pending JPS6281941A (ja) | 1985-10-03 | 1985-10-03 | バツテリバツクアツプ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6281941A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02300813A (ja) * | 1989-05-15 | 1990-12-13 | Namco Ltd | Cmos入力型icおよび電源切替回路 |
-
1985
- 1985-10-03 JP JP60220647A patent/JPS6281941A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02300813A (ja) * | 1989-05-15 | 1990-12-13 | Namco Ltd | Cmos入力型icおよび電源切替回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6281941A (ja) | バツテリバツクアツプ装置 | |
JPS61151927A (ja) | リレ−駆動方式 | |
JP2943222B2 (ja) | 電子ディスク装置 | |
JPS5848626Y2 (ja) | 表示装置 | |
JPS63244289A (ja) | メモリ−カ−ド | |
JP2909125B2 (ja) | スイッチ回路 | |
JPH0625941B2 (ja) | 電源回路 | |
JPS5997599U (ja) | モ−タドライブ回路 | |
JPS6111134U (ja) | 液晶駆動装置 | |
JPH0584126B2 (ja) | ||
JPS6069592U (ja) | 誘導性負荷電流供給回路 | |
JPH0824255B2 (ja) | スイッチ回路 | |
JPH0340265A (ja) | フロッピィディスク装置 | |
JPS59192720U (ja) | 定電流源回路 | |
JPH01137680U (ja) | ||
JPH04372523A (ja) | 電源切り替え回路 | |
JPS6030017U (ja) | 定電流回路用電源 | |
JPS62136922A (ja) | Ttl集積回路の出力回路 | |
JPS5826249U (ja) | ステレオ表示誤動作防止回路 | |
JPS5953687U (ja) | トランジスタブリツジ方式の電力制御装置 | |
JPS60153304U (ja) | バツクアツプ系を備えたプロセス制御装置 | |
JPS59195838U (ja) | スイツチング素子の制御回路 | |
JPS6126327U (ja) | 電源回路 | |
JPS58105699U (ja) | バツクアツプ切換回路 | |
JPS5985045U (ja) | 電源切換回路 |