JPS6281941A - バツテリバツクアツプ装置 - Google Patents
バツテリバツクアツプ装置Info
- Publication number
- JPS6281941A JPS6281941A JP60220647A JP22064785A JPS6281941A JP S6281941 A JPS6281941 A JP S6281941A JP 60220647 A JP60220647 A JP 60220647A JP 22064785 A JP22064785 A JP 22064785A JP S6281941 A JPS6281941 A JP S6281941A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- cmos
- system power
- switching circuit
- cmos element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
- Stand-By Power Supply Arrangements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ＣＭＯＳ素子をバノテリバソクアンプする
場合にシステム電源断および復帰時の過渡期においてＣ
ＭＯＳ素子で消費される電流を低減するバッテリバック
アップ装置に関するものである。
場合にシステム電源断および復帰時の過渡期においてＣ
ＭＯＳ素子で消費される電流を低減するバッテリバック
アップ装置に関するものである。
第２図は例えば「電子技術」 （昭和５９年２月第２６
巻第３号ｐ、３１〜３８）に示された従来のバッテリバ
ックアップ装置である。図において、ｆｌｌはＣＭＯＳ
素子、（２）はＣＭＯ５素子（１＋の駆動ゲート、（３
）はシステム電源、（４）はハックアップＭ［、（５）
は電源切換回路、（６）は電源切換信号、（７）はＣＭ
Ｏ８駆動ゲートの入力信号、（８）はＣＭＯ５駆動ゲ−
Ｈ２＋の出力信号（ＣＭＯＳ素子人力信号）である。
巻第３号ｐ、３１〜３８）に示された従来のバッテリバ
ックアップ装置である。図において、ｆｌｌはＣＭＯＳ
素子、（２）はＣＭＯ５素子（１＋の駆動ゲート、（３
）はシステム電源、（４）はハックアップＭ［、（５）
は電源切換回路、（６）は電源切換信号、（７）はＣＭ
Ｏ８駆動ゲートの入力信号、（８）はＣＭＯ５駆動ゲ−
Ｈ２＋の出力信号（ＣＭＯＳ素子人力信号）である。
次に動作について説明する。システム電源（３）がダウ
ンすると、電源切換信号（６）が発生し、″Ｓ電源切換
回路５）によってＣＭＯＳ素子＋１１に供給される電源
はシステム２ ｔＡ＋３＋からハックアップ電源（４）
に切り換えられる。
ンすると、電源切換信号（６）が発生し、″Ｓ電源切換
回路５）によってＣＭＯＳ素子＋１１に供給される電源
はシステム２ ｔＡ＋３＋からハックアップ電源（４）
に切り換えられる。
システム電源復帰時には、電源切換１３号（６）および
電源切換回路（５）によってＣＭＯＳ素子＋１１に供給
される電源はバックアップ電源（４）からシステム電源
（３）に切り換えられる。
電源切換回路（５）によってＣＭＯＳ素子＋１１に供給
される電源はバックアップ電源（４）からシステム電源
（３）に切り換えられる。
また、以上に述べたシステム電源断および復帰時に、Ｃ
ＭＯＳ駆動ゲート（２）にはシステム電源（３）がその
まま与えられている。
ＭＯＳ駆動ゲート（２）にはシステム電源（３）がその
まま与えられている。
従来のバノテリバノクアップ装置はＣＭＯＳ素子（］）
を駆動している駆動ゲート（２）にシステム電源（３）
がそのまま供給されるように構成されているので、ノス
テム電ａ（３）の断および復帰時にはＣＭＯＳ素子＋１
１への入力信号がシステム電源電圧から０■へあるいは
０■からシステム電ａ、電圧へ変化するため、この過程
でＣＭＯＳ素子＋１１に貫通電流が流れ、ＣＭＯＳ素子
ｆ１＋での消費電流が著しく増大するという問題点があ
った。
を駆動している駆動ゲート（２）にシステム電源（３）
がそのまま供給されるように構成されているので、ノス
テム電ａ（３）の断および復帰時にはＣＭＯＳ素子＋１
１への入力信号がシステム電源電圧から０■へあるいは
０■からシステム電ａ、電圧へ変化するため、この過程
でＣＭＯＳ素子＋１１に貫通電流が流れ、ＣＭＯＳ素子
ｆ１＋での消費電流が著しく増大するという問題点があ
った。
この発明は上記のような問題点を解消するためになされ
たもので、システム電源断および復（ｉ時のＣＭＯＳ素
子での消費ＴＬ’ｌｌを低減することができるハノテリ
ハノク了ノブ装置を得ることを目的とする。
たもので、システム電源断および復（ｉ時のＣＭＯＳ素
子での消費ＴＬ’ｌｌを低減することができるハノテリ
ハノク了ノブ装置を得ることを目的とする。
（問題点を解決するための手段〕
この発明に係るバノテリバノクアノプ装置では、システ
ム電源のＣＭＯＳ素子の駆動ゲートへの給電を断続する
スイッチング回路を設けたものであ〔作用〕 この発明におけるハノテリハソクアソブ装置は、システ
ム電源断および復帰時にＣＭＯＳ素子の駆動ゲートに供
給されている電源をスイッチング回路を用いてオフして
おくことにより、ＣＭＯＳ素子への入力信号のレヘルを
０■の一定値に保つ。
ム電源のＣＭＯＳ素子の駆動ゲートへの給電を断続する
スイッチング回路を設けたものであ〔作用〕 この発明におけるハノテリハソクアソブ装置は、システ
ム電源断および復帰時にＣＭＯＳ素子の駆動ゲートに供
給されている電源をスイッチング回路を用いてオフして
おくことにより、ＣＭＯＳ素子への入力信号のレヘルを
０■の一定値に保つ。
（実施例）
以下、この発明の一実施例を図について説明する。第１
図において、ｆｌ）〜（８）は第２図に示した従来のハ
ソテリバノクアノプ装置におけるものと同一のものであ
る。（９）はＣＭＯＳ駆動ゲート（２）への供給電源の
スイッチング回路、（１０）はＣＭＯＳ駆動ゲート（２
）の電源供給信号である。
図において、ｆｌ）〜（８）は第２図に示した従来のハ
ソテリバノクアノプ装置におけるものと同一のものであ
る。（９）はＣＭＯＳ駆動ゲート（２）への供給電源の
スイッチング回路、（１０）はＣＭＯＳ駆動ゲート（２
）の電源供給信号である。
次に、以上のように構成された本実施例のハノテリバノ
クアンプ装置の動作について説明する。
クアンプ装置の動作について説明する。
システム電源断時には、電源切換信号（６）が発生し電
源切換回路（５）によってＣＭＯＳ素子（１）に供給さ
れる電源がバンクアンプ電源（４）に切り換えられるが
、それ以前に電源供給信号（１０）をオフすることによ
り、スイッチング回路（９）でＣＭＯ５駆動’ｙ’−１
・（２）への電源供給をスト、プする。これにより、Ｃ
ＭＯＳ素子ｆｌ＋への人力信号（８）のレヘルはＣＭＯ
８素子（１）へシステム電源（３）が供給されている間
に０■に固定され、ハックアップ電源（４）に切り換え
られた後に貫通電流が流れることはない。
源切換回路（５）によってＣＭＯＳ素子（１）に供給さ
れる電源がバンクアンプ電源（４）に切り換えられるが
、それ以前に電源供給信号（１０）をオフすることによ
り、スイッチング回路（９）でＣＭＯ５駆動’ｙ’−１
・（２）への電源供給をスト、プする。これにより、Ｃ
ＭＯＳ素子ｆｌ＋への人力信号（８）のレヘルはＣＭＯ
８素子（１）へシステム電源（３）が供給されている間
に０■に固定され、ハックアップ電源（４）に切り換え
られた後に貫通電流が流れることはない。
また、システム電源復帰時には、ＣＭＯＳ素子ｆｌｌに
供給される電源がシステム電源（３）に切り換えられた
後に電源供給信号（１０）をオンし、スイッチング回路
（９）でＣＭＯＳ駆動ゲート（２）へのシステム電源供
給を開始する。これにより、／１７クアノプ電源供給時
のＣＭＯＳ素子ｔｌ）での貫通電流による電源消費を防
止する。
供給される電源がシステム電源（３）に切り換えられた
後に電源供給信号（１０）をオンし、スイッチング回路
（９）でＣＭＯＳ駆動ゲート（２）へのシステム電源供
給を開始する。これにより、／１７クアノプ電源供給時
のＣＭＯＳ素子ｔｌ）での貫通電流による電源消費を防
止する。
以上のように、この発明によればＣＭＯＳ素子にシステ
ム電源を供給している間にＣＭＯＳ駆動ゲートの電源を
スイッチングするように構成したので、バックアップ電
源供給時におけるＣＭＯＳ素子での貫通電流による電源
消費を防止し、バックアップ電源の消費７ｒＬ流を低減
する効果がある。
ム電源を供給している間にＣＭＯＳ駆動ゲートの電源を
スイッチングするように構成したので、バックアップ電
源供給時におけるＣＭＯＳ素子での貫通電流による電源
消費を防止し、バックアップ電源の消費７ｒＬ流を低減
する効果がある。
第１図はこの発明の一実施例によるハノテリハノク了ノ
ブ装置を示すブロック図、第２図は従来のバノテリバノ
クアノブ装置を示すブロック図である。 （１１はＣＭＯ５素子、（２）は駆動ゲート、（３）は
システム電源、（４）はバンクアンプ電源、（５）は電
源切換回路、（６）は電源切換信号、（７）はＣＭＯＳ
駆動ゲート人力信号、（８）はＣＭＯＳ素子人力信す、
（９）はスイ・ノチング回路、（１０）は電源供給信号
。 なお、図中、同一符号は同一または相当部分を示す。
ブ装置を示すブロック図、第２図は従来のバノテリバノ
クアノブ装置を示すブロック図である。 （１１はＣＭＯ５素子、（２）は駆動ゲート、（３）は
システム電源、（４）はバンクアンプ電源、（５）は電
源切換回路、（６）は電源切換信号、（７）はＣＭＯＳ
駆動ゲート人力信号、（８）はＣＭＯＳ素子人力信す、
（９）はスイ・ノチング回路、（１０）は電源供給信号
。 なお、図中、同一符号は同一または相当部分を示す。
Claims (1)
- システム電源とバックアップ電源とを電源切換回路によ
って選択的にＣＭＯＳ素子に給電するとともに、上記シ
ステム電源を駆動ゲートに給電して駆動ゲートによって
上記ＣＭＯＳ素子を駆動するバッテリバックアップ装置
において、上記駆動ゲートへの上記システム電源の給電
を断続するスイッチング回路を備えたことを特徴とする
バッテリバックアップ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60220647A JPS6281941A (ja) | 1985-10-03 | 1985-10-03 | バツテリバツクアツプ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60220647A JPS6281941A (ja) | 1985-10-03 | 1985-10-03 | バツテリバツクアツプ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6281941A true JPS6281941A (ja) | 1987-04-15 |
Family
ID=16754242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60220647A Pending JPS6281941A (ja) | 1985-10-03 | 1985-10-03 | バツテリバツクアツプ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6281941A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02300813A (ja) * | 1989-05-15 | 1990-12-13 | Namco Ltd | Ｃｍｏｓ入力型ｉｃおよび電源切替回路 |
-
1985
- 1985-10-03 JP JP60220647A patent/JPS6281941A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02300813A (ja) * | 1989-05-15 | 1990-12-13 | Namco Ltd | Ｃｍｏｓ入力型ｉｃおよび電源切替回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6281941A (ja) | バツテリバツクアツプ装置 | |
| JPS61151927A (ja) | リレ−駆動方式 | |
| JP2943222B2 (ja) | 電子ディスク装置 | |
| JPS5848626Y2 (ja) | 表示装置 | |
| JPS63244289A (ja) | メモリ−カ−ド | |
| JP2909125B2 (ja) | スイッチ回路 | |
| JPH0625941B2 (ja) | 電源回路 | |
| JPS5997599U (ja) | モ−タドライブ回路 | |
| JPS6111134U (ja) | 液晶駆動装置 | |
| JPH0584126B2 (ja) | ||
| JPS6069592U (ja) | 誘導性負荷電流供給回路 | |
| JPH0824255B2 (ja) | スイッチ回路 | |
| JPH0340265A (ja) | フロッピィディスク装置 | |
| JPS59192720U (ja) | 定電流源回路 | |
| JPH01137680U (ja) | ||
| JPH04372523A (ja) | 電源切り替え回路 | |
| JPS6030017U (ja) | 定電流回路用電源 | |
| JPS62136922A (ja) | Ｔｔｌ集積回路の出力回路 | |
| JPS5826249U (ja) | ステレオ表示誤動作防止回路 | |
| JPS5953687U (ja) | トランジスタブリツジ方式の電力制御装置 | |
| JPS60153304U (ja) | バツクアツプ系を備えたプロセス制御装置 | |
| JPS59195838U (ja) | スイツチング素子の制御回路 | |
| JPS6126327U (ja) | 電源回路 | |
| JPS58105699U (ja) | バツクアツプ切換回路 | |
| JPS5985045U (ja) | 電源切換回路 |