JPS6270923A - 発振回路を備えた集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ この発明は、発振制御技術さらには半導体集積回路にお
ける発振信号の形成技術に適用して特に有効な技術に関
し、例えば原発振（システムクロック）用発振回路の他
に時計用発振回路を有するマイクロコンピュータに利用
して有効な技術に関する。

［背景技術］ マイクロコンピュータやＩＣを使った計算機等では、シ
ステムの動作用クロック信号（以下システム・クロック
と称する）を作るために、水晶振動子のような発振子を
用いた発振回路が設けられる。このようなデータ処理シ
ステムにおいては、例えばシステムが間欠動作するよう
な場合、原発振を停止させることによりマイクロプロセ
ッサやメモリ等の状態を一時的に停止させることによっ
て、消費電力を減らすことができる。そこで、外部から
の制御信号やＣＰＵからの命令によって、クロックを停
めてシステムを停止させるホールト機能が設けられるこ
とがある。

しかしながら、時計機能を有するマイクロコンピュータ
等のＬＳＩでは１時計用と原発振用とで発振回路を共用
させると、時計を止めるわけにいかないので、上記のよ
うな低消費電力モードを実現することができない。そこ
で、従来、時計用には、３２．７６８ｋＨｚの水晶発振
回路を、また原発振（４００ｋＨｚ程度）用には安価な
ＣＲ発振回路もしくはセラミック振動子を用いた発振回
路を用いるようにした２つの発振回路を有するマイクロ
コンピュータも提供されている（例えば、［株コ日立製
作所が、昭和５９年６月に発行した「日立４ビツト１チ
ツプマイクロコンピユータシステム、８ＭＣ８４０シリ
ーズ、ＬＣＤ−ｍユーザーズマニュアル」第三層、第４
．第２４．第２５頁参照）。

しかしながら、上記のようなマイクロコンピュータにお
いては、原発振を止めて低消費電力モードに移り、次に
再び原発振側の発振回路を起動させてシステムを動作さ
せる際に１発振回路の不安定な発振信号によりシステム
が誤動作されるおそれがある。そのため、発振再開の際
に適当な発振安定待ち時間を設けて、発振が安定してか
らシステム・クロックを形成してやる必要がある。また
、原発振は時計用に比べて周波数が高いため１発振安定
待ち時間が必要以上に長いとその分消費電力が多くなっ
てしまう。

特に、低消費電力モードを有する従来のマイクロコンピ
ュータでは、タイマからのオーバーフロー信号によって
間欠的に（例えば６２．５ｍｓに一回ずつ）システムが
動作されるようにされていた。つまり、システムは必要
なときにのみ動かしてやればよいのであるが、システム
・クロックを止めてしまうと動作が必要か否か知ること
ができない。そこで、従来のマイクロコンピュータでは
。

タイマで間欠的にシステムを起動させるとともに、その
間、原発振を止めて低消費電力化を図っていた。しかし
ながら、そのようにタイマで間欠的にシステムを動作さ
せるようにすると、必要以外のときにもシステムが動作
されるため、消費電力を必要最小限に留めることは困難
であった。

さらに、低消費電力モードを有するようにされた〔株］
日立製作所製ＨＤ４４７９０のようなマイクロコンピュ
ータは、液晶表示装置を駆動できるようにされているが
、マイクロコンピュータから液晶ドライバへのデータ転
送を周波数の高いシステム・クロックによって行なうよ
うになっている。そのため、低消費電力モードで動作す
るマイクロコンピュータ・システムでも、常にシステム
クロックを動作させぬと液晶表示が行なえないという不
都合があった。

［発明の目的コ この発明は、低消費電力モードを有するマイクロコンピ
ュータにおいて、マイクロコンピュータの消費電力を更
に低減できるような発振制御技術を提供するすることに
ある。

この発明の他の目的は、原発振を起動させる際の不安定
な発振による誤動作を容易に防止できるような発振制御
技術を提供することにある。

この発明の更に他の目的は、マイクロコンピュータを低
消費電力モードで動作させている場合にも液晶表示を行
なえるようにすることにある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明ｓ書の記述および添附図面から明かにな
るであろう。

［発明の概要］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、原発振用と時計用の２つの発振回路を有する
マイクロコンピュータにおいて、システム・クロックの
発生回路に対して、原発振用発振回路と時計用発振回路
のいずれか一方の発振信号を選択的に供給可能な切換回
路を設け、この切換回路への切換制御信号を、ソフトウ
ェアで設定可能な制御レジスタで形成させるようにする
ことによって、通常は時計用発振回路の遅い信号に基づ
いてシステム・クロックを形成して非常にゆっくりとシ
ステムを動作させ、早い処理が必要な場合にのみソフト
ウェアで切換回路を切り換えて原発振信号に基づいて早
いシステム・クロックを形成させるようにして上記目的
を達成するものである。

［実施例コ 以下、本発明を、時計機能およびホールト機能による低
消費電力モードを有するようにされたシングルチップマ
イコンに適用した場合の一実施例を、第１図および第２
図を用いて説明する。

この実施例のシングルチップマイコンは１時計機能を実
現するため、第１図に示すように、マイクロコンピュー
タ本体（ＬＳＩ）を構成するチップ１内の水晶発振回路
２に接続された一対の外部端子３ａ、３ｂに、水晶発振
器を構成する水晶振動子４が外付けされている。また、
チップ１内の原発振回路５に接続された一対の外部端子
５ａ。

６ｂには、セラミック振動子７が接続されている。

セラミック振動子の代わりに水晶振動子を接続した水晶
発振回路又は、抵抗素子を接続してＣＲ発振回路を構成
するようにしてもよい。

内蔵ＲＯＭ８に格納されたのシステム・プログラムを実
行する制御・実行部１０は、上記原発振回路５から供給
される原発振信号を用いこれを分周することにより形成
されたシステム・クロックφＣによって動作される。

この実施例のシングルチップマイコンは、外部もしくは
内部の制御・実行部１０からの制御信号ＨＬＴによって
、原発振回路５の発振動作が停止され、これによって原
発振回路５における消費電力が低減される。原発振回路
５の発振周波数は、水晶発振回路２の発振周波数３２．
７６８ｋＨｚに比べてかなり高い４００ｋＨｚ程度にさ
れているため１発振回路５の停止によってかなり消費電
力が低減される。

従来のシングルチップマイコンは、制御信号ＨＬＴ等に
よって、原発振回路５の発振動作が停止されると、制御
・実行部１０に対するシステム・クロックの供給そのも
のが停止されて、制御・実行部１０がホールト状態に移
行されるようにされていた。これに対し、この実施例で
は、原発振回路５の発振信号が切換回路１１を介して分
周回路等からなるクロック発生回路１２に供給され、シ
ステム・クロックφＣが形成されるようにされている。

そして、切換回路１１には水晶発振回路２からの発振信
号が供給されており、原発振回路５からの発振信号がク
ロック発生回路１２に供給されないときは、代わりに水
晶発振回路２からの発振信号が供給されるようにされて
いる。

つまり、原発振回路５の発振信号を止めた場合。

水晶発振回路２の発振信号をクロック発生回路１２に供
給して、非常に遅いシステム・クロックφＣを形成して
制御・実行部１０へ供給できるようになっている。これ
によって・制御・実行部１０は、制御信号ＨＬＴによっ
て原発振回路５の発振が停止された場合にも、従来のマ
イクロコンピュータのように動作が停止されることはな
く、非常にゆっくりとした速度で動作される。従って、
従来のように水晶発振回路２の発振信号を分周する分周
回路１３からのオーバーフロー信号によって、原発振回
路５を再起動させて、間欠的に制御・実行部１０を動作
させてやる必要がない。この実施例では、制御・実行部
ｌＯは常に働いており、原発振が止まったときと動いた
ときとで動作速度が異なるだけである。

上記切換回路１１によるクロック発生回路１２への発振
信号の切換えを制御するために、切換制御レジスタ１４
が設けられている。

この実施例では、ソフトウェアでつまりプログラムを実
行することによって切換制御レジスタ１４を設定できる
ようにされている。すなわち、制御信号ＨＬＴによって
原発振を停止させる前にソフトウェアで切換制御レジス
タ１４をセット（もしくはリセット）させて、水晶発振
回路２からの発振信号をクロック発生回路１２へ供給さ
せるようにすることによって、システム・クロックφＣ
が停止されることがなくなる。また、例えば外部の入出
力用操作ボタンが操作されてマイクロコンピュータが早
い処理を行なう必要が生じたような場合、制御信号ＨＬ
Ｔを解除して原発振回路５を再起動させるとともに、ソ
フトウェアで切換制御レジスタ１４をリセット（もしく
はセット）させる。これにより、原発振信号をクロック
発生回路１２に供給して、システム・クロックφＣの周
波数を高くしてやることができる。

しかも、上記実施例では、ソフトウェアで原発振回路５
の起動タイミングと切換回路１１による発振信号の切換
えタイミングをコントロールすることができる。そのた
め、原発振回路５の起動直後の不安定な発振信号の供給
をカットして、発振が安定してからクロック発生回路１
２へ供給してやることができる。

上記実施例に従うと、早い動作が必要なときにのみ原発
振回路５を動作させてシステム・クロックφＣの周波数
を高くし、それ以外のときは原発振回路５を停止させて
、水晶発振回路２からの発振信号に基づいて遅いシステ
ム・クロックφＣを形成してゆっくりと動作させるよう
にできるため、トータルの消費電力を大幅に減らすこと
ができる。

つまり、従来の低消費電力モードを有するマイクロコン
ピータでは、タイマからのオーバーフロー信号で例えば
６２．５ｍｓに一回間欠的に動作されていた。そのため
、消費電流は第２図に破線Ｂで示すように変化して′、
また。これに対し、本実施例のマイクロコンピュータは
、同図に実線Ａで示すように消費電流が変化する。

低消費電力モードでは本実施例のマイクロコンピュータ
はシステム・タロツクが停止しないため、従来のものに
比べて多少消費電流が増加する。しかし、そのクロック
周波数は非常に低いので、消費電流の増加分は微々たる
のもである。しかるに、本実施例のマイクロコンピュー
タは必要なときにのみ早い速度で動作するため、４００
ｋＨｚで動く動作回数は従来に比べてかなり減少する。

その結果、トータルの消費電力は本実施例のマイクロコ
ンピュータの方が大幅に少なくなる。

さらに、本実施例に従うと、原発振が停止される低消費
電力モードへ移行しても、システム・クロック発生回路
１２に対する発振信号の供給は中断されないので、シス
テム・クロックによって液晶ドライバに対するデータ転
送等を行なうことにより、液晶表示装置を駆動してやる
ことができる。

［効果］ （１）原発振用と時計用の２つの発振回路を有するマイ
クロコンピュータにおいて、システム・クロックの発生
回路に対して、原発振用発振回路と時計用発振回路のい
ずれか一方の発振信号を選択的に供給可能な切換回路を
設けてなるので、通常は時計用発振回路の遅い信号に基
づいてシステム・クロックを形成して非常にゆっくりと
システムを動作させ、早い処理が必要な場合にのみソフ
トウェアで切換回路を切り換えて原発振信号に基づいて
早いシステム・クロックを形成させることができるとい
う作用により、トータルの消費電力が大幅に減少される
という効果がある。

（２）原発振用と時計用の２つの発振回路を有するマイ
クロコンピュータにおいて、システム・クロックの発生
回路に対して、原発振用発振器と時計用発振回路のいず
れか一方の発振信号を選択的に供給可能な切換回路を設
けてなるので、低消費電力モードでもシステム・クロッ
クが停止されないという作用により、マイクロコンピュ
ータを低消費電力モードで動作させている場合にも液晶
表示を行なえるという効果がある。

（３）Ｍ発振用と時計用の２つの発振回路を有するマイ
クロコンピュータにおいて、システム・クロックの発生
回路に対して、原発振用発振器と時計用発振回路のいず
れか一方の発振信号を選択的に供給可能な切換回路を設
け、この切換回路への切換制御信号をソフトウェアで設
定可能な制御レジスタで形成させるようにしたので、原
発振信号のクロック発生回路への供給タイミングをソフ
トウェアでコントロールできるという作用により、原発
振回路を起動させる際の不安定な発振による誤動作を容
易に防止できるという効果がある。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいいうまでもない。例えば上記実施例では
、必ず原発振回路５および水晶発振回路２の両方を使用
して動作されるようにされたマイクロコンピュータにつ
いて説明したが、［株コ日立製作所製ＨＤ４４７９０の
ように、マスクオプションによって、水晶発振回路側か
らの発振信号の代わりにクロック発生回路１２からのシ
ステム・クロックφＣを時計用分周回路１３へ供給させ
るように構成することも可能である。

［利用分野］ 以上の説明では主として本発明者によってなされた発明
を背景となった利用分野である時計機能と低消費電力モ
ードを有するシングルチップマイコンに適用したものに
ついて説明したが、この発明はそれに限定されるもので
なく１発振周波数の異なる２つの発振回路を有する集積
回路一般に利用することができる。

【図面の簡単な説明】

第１図は、本発明を時計機能付シングルチップマイコン
に適用した場合の一実施例を示す構成説明図、 第２図は、本発明と従来のマイクロコンピュータにおけ
る消費電流の違いを示す説明図である。 １・・・・半導体チップ（マイクロコンピュータ）、２
・・・・水晶発振回路、３ａ、３ｂ、６ａ、６ｂ・・・
・外部端子、４・・・・水晶振動子、５・・・・原発振
回路、７・・・・セラミック振動子、８・・・・ＲＯＭ
、１０・・・・制御・実行部、１１・・・・切換回路、
１２・・・・クロック発生回路、１３・・・・分周回路
、１４・・・・切換制御レジスタ。

Claims (1)

1. 【特許請求の範囲】 １、発振周波数の異なる２つの発振回路を備えた集積回
   路であって、発振信号を分周してシステムの動作に必要
   なクロック信号を形成するクロック発生回路に対して、
   上記２つの発振回路のいずれか一方の発振信号を選択的
   に供給するための切換手段を備えてなることを特徴とす
   る発振回路を備えた集積回路。 ２、上記切換手段は、ソフトウェアによって設定が可能
   な制御レジスタの設定状態に応じてその動作が制御され
   るようにされてなることを特徴とする特許請求の範囲第
   １項記載の発振回路を備えた集積回路。 ３、上記発振回路の一方は、制御信号によって発振の停
   止、起動が可能に構成されてなることを特徴とする特許
   請求の範囲第１項もしくは第２項記載の発振回路を備え
   た論理集積回路。