JPS6269752A - デ−タ通信装置 - Google Patents
デ−タ通信装置Info
- Publication number
- JPS6269752A JPS6269752A JP60209831A JP20983185A JPS6269752A JP S6269752 A JPS6269752 A JP S6269752A JP 60209831 A JP60209831 A JP 60209831A JP 20983185 A JP20983185 A JP 20983185A JP S6269752 A JPS6269752 A JP S6269752A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- buffer area
- data
- address
- main storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の目的
産業上の利用分野
本発明は、通信回線から受信したデータをバッファしつ
つ処理するデータ通信装置に関するものである。
つ処理するデータ通信装置に関するものである。
従来の技術
通信回線を介して相手側装置とデータの授受を行うデー
タ通信システムにおいては、データの受信速度と処理速
度との差を調整するため、受信データは一旦バッファ領
域に格納されたのち、そこから読出されて処理される。
タ通信システムにおいては、データの受信速度と処理速
度との差を調整するため、受信データは一旦バッファ領
域に格納されたのち、そこから読出されて処理される。
無手順端末装置からのファイル受信のように、送信側装
置からのデータ伝送量を受信側装置の受信バッファ容量
で制限できない通信形態では、受信バッファ容量を越え
るデータの受信に備えておく必要がある。
置からのデータ伝送量を受信側装置の受信バッファ容量
で制限できない通信形態では、受信バッファ容量を越え
るデータの受信に備えておく必要がある。
受信バッファ容量を越えるデータの受信に備える方式と
しては、従来、次のような二つのものがある。
しては、従来、次のような二つのものがある。
その一つは、主記憶装置上に単一の受信バッファ領域を
用意すると共に入出力制御装置内にも二次記憶領域を用
意しておき、処理プログラムが発行した受信命令によっ
て主記憶装置内の受信バッファが一杯になると処理プロ
グラムに通知し、これ以降処理プログラムが次の受信命
令を発行するまでに受信したデータを入出力制御装置内
の二次記憶領域に一時的に格納しておき、処理プログラ
ムの次の受信命令の発行と共に入処理制御装置内の二次
記憶領域の受信データを主記憶装置上の受信バッファ領
域に転送する方式である。
用意すると共に入出力制御装置内にも二次記憶領域を用
意しておき、処理プログラムが発行した受信命令によっ
て主記憶装置内の受信バッファが一杯になると処理プロ
グラムに通知し、これ以降処理プログラムが次の受信命
令を発行するまでに受信したデータを入出力制御装置内
の二次記憶領域に一時的に格納しておき、処理プログラ
ムの次の受信命令の発行と共に入処理制御装置内の二次
記憶領域の受信データを主記憶装置上の受信バッファ領
域に転送する方式である。
他の一つは、主記憶装置上に受信バッファを複数個用意
して受信命令を発行し、受信バッファが一杯になるたび
に次の受信バッファに切り換えつつ、処理による空きバ
ッファの確保を行う方式である。
して受信命令を発行し、受信バッファが一杯になるたび
に次の受信バッファに切り換えつつ、処理による空きバ
ッファの確保を行う方式である。
発明が解決しようとする問題点
上記前者の方式では、データの受信速度と処理プログラ
ムによる処理速度に見合った容量の二次記憶領域を、予
め入出力制御装置内に用意しておく必要がある。
ムによる処理速度に見合った容量の二次記憶領域を、予
め入出力制御装置内に用意しておく必要がある。
しかしながら、データの受信速度と処理速度は処理の種
類、すなわち処理プログラムごとに異なるため、安全を
見越して想定される最大の二次記憶領域を予め用意しな
ければならない。従って、大抵の受信状態では、この二
次記憶領域はほとんど使用されず、設備が無駄になって
しまうという問題がある。
類、すなわち処理プログラムごとに異なるため、安全を
見越して想定される最大の二次記憶領域を予め用意しな
ければならない。従って、大抵の受信状態では、この二
次記憶領域はほとんど使用されず、設備が無駄になって
しまうという問題がある。
一方、後者の方式では、入出力制御装置から主記憶装置
にデータ転送を行う際に受信バッファの切り換え制御が
必要になり、また処理プログラム側でもバッファの切り
換え制御を行わなければならない。このようなバッファ
の切り換え制御は複雑であり、システム全体の処理能力
を落としてしまうという問題がある。
にデータ転送を行う際に受信バッファの切り換え制御が
必要になり、また処理プログラム側でもバッファの切り
換え制御を行わなければならない。このようなバッファ
の切り換え制御は複雑であり、システム全体の処理能力
を落としてしまうという問題がある。
問題点を解決するための手段
上記従来技術の問題点を解決する本発明のデータ通信装
置は、処理プログラムによって定義される受信バッファ
領域を主記憶装置内に設けることにより、処理の種類に
よって異なる受信データ速度と処理速度に応じた容量の
受信バッファ領域を用意するように構成されている。
置は、処理プログラムによって定義される受信バッファ
領域を主記憶装置内に設けることにより、処理の種類に
よって異なる受信データ速度と処理速度に応じた容量の
受信バッファ領域を用意するように構成されている。
また、入出力制御装置は、データ受信のたびに書込みア
ドレスを循環的に歩進させつつ前記主メモリ内のバッフ
ァ領域に受信データを書込み、未処理受信データが所定
量に達するとその旨を処理装置に通知することにより、
処理プログラムが処理速度と受信速度に見合った量ずつ
受信データを処理できるように構成されている。
ドレスを循環的に歩進させつつ前記主メモリ内のバッフ
ァ領域に受信データを書込み、未処理受信データが所定
量に達するとその旨を処理装置に通知することにより、
処理プログラムが処理速度と受信速度に見合った量ずつ
受信データを処理できるように構成されている。
以下、本発明の作用を実施例と共に詳細に説明する。
実施例
第1図は、本発明の一実施例のデータ通信装置のうち受
信動作に関連する部分の構成を示すブロック図である。
信動作に関連する部分の構成を示すブロック図である。
このデータ通信装置は、主記憶装置1と、処理袋W2と
、入出力制御装置3とを備え、通信回線4を介して他の
データ通信装置に接続されている。
、入出力制御装置3とを備え、通信回線4を介して他の
データ通信装置に接続されている。
処理装置2は、主記憶装置l内に格納された処理プログ
ラム3aに従って、主記憶装置1内に必要な容量のバッ
ファ領域3bを定義し、バッファ領域3bから受信デー
タを読出して処理する。
ラム3aに従って、主記憶装置1内に必要な容量のバッ
ファ領域3bを定義し、バッファ領域3bから受信デー
タを読出して処理する。
入出力制御装置3は、データ受信のたびに書込みアドレ
スを循環的に歩進させつつ主記憶装置1内のバッファ領
域3bに受信データを書込み、未処理受信データが所定
量に達するとその旨を処理装置に通知し、処理の開始を
促す。
スを循環的に歩進させつつ主記憶装置1内のバッファ領
域3bに受信データを書込み、未処理受信データが所定
量に達するとその旨を処理装置に通知し、処理の開始を
促す。
アドレスセレクタ5は、入出力制御装置3から入力端子
AOに供給されるランダムアクセスのためのアドレス、
書込みアドレスカウンタ18から入力端子A1に供給さ
れるバッファ領域3bへの書込みアドレス、読出しアド
レスカウンタ6から入力端子A2に供給されるバッファ
領域3bからの読出しアドレス及び処理装置2から入力
端子A3に供給されるランダムアクセスのためのアドレ
スのうちの一つを選択して主記憶装置1のアドレス入力
端子Aに供給する。
AOに供給されるランダムアクセスのためのアドレス、
書込みアドレスカウンタ18から入力端子A1に供給さ
れるバッファ領域3bへの書込みアドレス、読出しアド
レスカウンタ6から入力端子A2に供給されるバッファ
領域3bからの読出しアドレス及び処理装置2から入力
端子A3に供給されるランダムアクセスのためのアドレ
スのうちの一つを選択して主記憶装置1のアドレス入力
端子Aに供給する。
処理装置2は、主記憶装置1内の処理プログラムに従っ
て受信データの処理を開始する際に、まず、その処理内
容によって異なる受信データの受信速度と処理速度に見
合った容量のバッファ領域3bを主記憶装置l内に定義
し、このバッファ領域3bの開始アドレスと終了アドレ
スを、それぞれ、主記憶装置1内の所定の領域3Cと3
dに書込む。
て受信データの処理を開始する際に、まず、その処理内
容によって異なる受信データの受信速度と処理速度に見
合った容量のバッファ領域3bを主記憶装置l内に定義
し、このバッファ領域3bの開始アドレスと終了アドレ
スを、それぞれ、主記憶装置1内の所定の領域3Cと3
dに書込む。
次に処理装置2は、上記バッファ領域3b内に未処理受
信データがどの程度蓄積されたらその旨の通知を入出力
制御装置3から受けるかを定義する通知所定量を主記憶
装置1内の所定の領域3eに書込む。
信データがどの程度蓄積されたらその旨の通知を入出力
制御装置3から受けるかを定義する通知所定量を主記憶
装置1内の所定の領域3eに書込む。
処理装置2は、上記バッファ領域3bの開始。
終了アドレスの書込みと、通知所定量の書込みが終了す
ると、信号線31を介して、入出力制御装置3内の制御
部にデータ受信動作の開始を指令する。
ると、信号線31を介して、入出力制御装置3内の制御
部にデータ受信動作の開始を指令する。
制御部11は、上記受信動作の開始指令を受けると、ま
ず、主記憶装置1内の記憶領域3Cと3dからバッファ
領域3bの開始アドレスと終了アドレスを読出して、そ
れぞれを開始アドレスレジスタ12と終了アドレスレジ
スタ13に設定したのち、セット/リセット部14を起
動する。起動されたセット/リセット部14は、書込み
アドレスカウンタ18と読出しアドレスカウンタ6のカ
ウント値を開始アドレスレジスタ12に保持されている
開始アドレス値より1カウント小さな値にセット・する
。
ず、主記憶装置1内の記憶領域3Cと3dからバッファ
領域3bの開始アドレスと終了アドレスを読出して、そ
れぞれを開始アドレスレジスタ12と終了アドレスレジ
スタ13に設定したのち、セット/リセット部14を起
動する。起動されたセット/リセット部14は、書込み
アドレスカウンタ18と読出しアドレスカウンタ6のカ
ウント値を開始アドレスレジスタ12に保持されている
開始アドレス値より1カウント小さな値にセット・する
。
次に、制御部11は、主記憶装置1内の記憶領域3eか
ら通知所定量を読出し、これをレジスタ10に設定する
。
ら通知所定量を読出し、これをレジスタ10に設定する
。
上記レジスタ10〜13の設定が終了すると、制御部1
1から転送部15を介して受信可の通知が相手方のデー
タ通信装置に発せられ、通信回線4を介してデータの受
信が開始される。
1から転送部15を介して受信可の通知が相手方のデー
タ通信装置に発せられ、通信回線4を介してデータの受
信が開始される。
転送部15は、1文字等適宜な所定単位のデータを受信
すると、アドレス歩進部16に歩道指令を発したのち、
受信データを主記憶装置1に転送する。制御部11は、
ゲート20を開くことにより、書込みアドレスカウンタ
18にお、ける書込みアドレスの歩進と、アドレスセレ
クタ5における入力端子AI上の書込みアドレスの選択
を許容する。これによって、最初の受信データがバッフ
ァ領域3b内の開始アドレスに書込まれる。
すると、アドレス歩進部16に歩道指令を発したのち、
受信データを主記憶装置1に転送する。制御部11は、
ゲート20を開くことにより、書込みアドレスカウンタ
18にお、ける書込みアドレスの歩進と、アドレスセレ
クタ5における入力端子AI上の書込みアドレスの選択
を許容する。これによって、最初の受信データがバッフ
ァ領域3b内の開始アドレスに書込まれる。
これと同一の動作が、後続のデータの受信のたびに繰り
返され、主記憶装置1のバッファ領域3b内に後続の受
信データが次々に書込まれる。
返され、主記憶装置1のバッファ領域3b内に後続の受
信データが次々に書込まれる。
入出力制御装置3内の比較部17は、書込みアドレスカ
ウンタ18と読出しアドレスカウンタ6のカウント値の
差を常時比較し、これがレジスタ10に設定されている
通知所定量相当の値に達すると、その旨を制御部11に
通知する。これを受けた制御部11は、未処理受信デー
タが予め定義されている通知所定量に達したことを、信
号線31を介して処理装置2に通知することにより、受
信データの処理を促す。
ウンタ18と読出しアドレスカウンタ6のカウント値の
差を常時比較し、これがレジスタ10に設定されている
通知所定量相当の値に達すると、その旨を制御部11に
通知する。これを受けた制御部11は、未処理受信デー
タが予め定義されている通知所定量に達したことを、信
号線31を介して処理装置2に通知することにより、受
信データの処理を促す。
この未処理受信データに関する通知所定量は、処理内容
に応じたデータの受信速度と処理速度とに見合った量が
処理プログラムによって予め定義される。処理装置2は
、必要に応じて処理の開始後に、主記憶装置1内の記憶
領域3eの内容を書替え、その旨を人出力制御装置3へ
通知することにより、これを状況に応じて随時変更する
ことができる。
に応じたデータの受信速度と処理速度とに見合った量が
処理プログラムによって予め定義される。処理装置2は
、必要に応じて処理の開始後に、主記憶装置1内の記憶
領域3eの内容を書替え、その旨を人出力制御装置3へ
通知することにより、これを状況に応じて随時変更する
ことができる。
処理装置2は、上記未処理受信データに関する通知を受
けたのち、読出しアドレスカウンタ6におけるカウント
値の歩進と、アドレスセレクタ5における入力端子A2
上の読出しアドレスの選択を行わせ、バッファ領域3b
から最初の受信データを読出して処理する。バッファ領
域3b内の後続の受信データに対しても、同一の動作が
繰り返され、後続のデータが次々に処理装置2に読出さ
れ、処理される。
けたのち、読出しアドレスカウンタ6におけるカウント
値の歩進と、アドレスセレクタ5における入力端子A2
上の読出しアドレスの選択を行わせ、バッファ領域3b
から最初の受信データを読出して処理する。バッファ領
域3b内の後続の受信データに対しても、同一の動作が
繰り返され、後続のデータが次々に処理装置2に読出さ
れ、処理される。
入出力制御装置3内の比較部17は、書込みアドレスカ
ウンタ18の内容とレジスタ13内の終了アドレスを常
時比較し、これが一致すると、書込みカウンタ18の内
容を最初の値(開始アドレス−1)にリセットする。同
様に、比較部17は、読出しアドレスカウンタ6の内容
とレジスタ13内の終了アドレスを常時比較し、これが
一致すると、読出しカウンタ18の内容を最初の値(開
始アドレス−1)にリセットする。
ウンタ18の内容とレジスタ13内の終了アドレスを常
時比較し、これが一致すると、書込みカウンタ18の内
容を最初の値(開始アドレス−1)にリセットする。同
様に、比較部17は、読出しアドレスカウンタ6の内容
とレジスタ13内の終了アドレスを常時比較し、これが
一致すると、読出しカウンタ18の内容を最初の値(開
始アドレス−1)にリセットする。
このようにして、主記憶装置l内に定義されたバッファ
領域3bに対する入出力制御装置3側からの受信データ
の書込みと、処理装置2側からの受信データの読出しと
処理が継続される。
領域3bに対する入出力制御装置3側からの受信データ
の書込みと、処理装置2側からの受信データの読出しと
処理が継続される。
受信の開始から、適宜な時間経過した後のバッファ領域
3bは、第2図に例示するように、その開始アドレスと
読出しアドレスカウンタ6のカウント値(読出しアドレ
ス)間の処理済み受信データ格納領域、上記読出しアド
レスと書込みアドレスカウンタ18のカウント値(書込
みアドレス)間の未処理受信データ格納領域及び上記書
込みアドレスと終了アドレス間の未受信領域又は処理済
み受信データ格納領域から構成される。
3bは、第2図に例示するように、その開始アドレスと
読出しアドレスカウンタ6のカウント値(読出しアドレ
ス)間の処理済み受信データ格納領域、上記読出しアド
レスと書込みアドレスカウンタ18のカウント値(書込
みアドレス)間の未処理受信データ格納領域及び上記書
込みアドレスと終了アドレス間の未受信領域又は処理済
み受信データ格納領域から構成される。
入出力制御装置3内の制御部11は、読出しアドレスが
書込みアドレスに追いついたことを比較部17における
比較結果などから検出すると、処理装置2にその旨を通
知し、受信データの読出しと処理の中断を促す。
書込みアドレスに追いついたことを比較部17における
比較結果などから検出すると、処理装置2にその旨を通
知し、受信データの読出しと処理の中断を促す。
入出力制御装置3内の制御部11は、書込みアドレスが
読出しアドレスに追いついたことを比較部17における
比較結果などから検出すると、未処理受信データの書換
えを防止するため、ゲート30を閉じて書込みを中断さ
せ、転送部15内の新たな受信データを廃棄させ、処理
装置2にその旨を通知する。
読出しアドレスに追いついたことを比較部17における
比較結果などから検出すると、未処理受信データの書換
えを防止するため、ゲート30を閉じて書込みを中断さ
せ、転送部15内の新たな受信データを廃棄させ、処理
装置2にその旨を通知する。
以上、受信動作のみを説明したが、これと並行しである
いは単独に送信動作が行われる。この場合、主記憶装置
l内には、通常、送信データのバッファ領域が形成され
、入出力制御装置3側から制御される読出しアドレスカ
ウンタと処理装置2側から制御される古込みアドレスカ
ウンタが使用される。
いは単独に送信動作が行われる。この場合、主記憶装置
l内には、通常、送信データのバッファ領域が形成され
、入出力制御装置3側から制御される読出しアドレスカ
ウンタと処理装置2側から制御される古込みアドレスカ
ウンタが使用される。
発明の効果
以上詳細に説明したように、本発明のデータ通信装置は
、受信データのバッファ領域を主記憶装置内だけに設置
し、その容量を処理プログラムで定義する構成であるか
ら、処理内容によって異なるデータの受信速度と処理速
度に見合う容量のバッファ領域を常に用意できる。
、受信データのバッファ領域を主記憶装置内だけに設置
し、その容量を処理プログラムで定義する構成であるか
ら、処理内容によって異なるデータの受信速度と処理速
度に見合う容量のバッファ領域を常に用意できる。
このため、入出力制御装置内に使用効率の低い大容量の
二次記憶領域を用意したり、主記憶装置内の複数のバッ
ファ領域に対する複雑な切り換え制御を行わなければな
らないなどの従来の問題点が有効に解決される。
二次記憶領域を用意したり、主記憶装置内の複数のバッ
ファ領域に対する複雑な切り換え制御を行わなければな
らないなどの従来の問題点が有効に解決される。
また、入出力制御装置は、未処理受信データが所定量に
達するとその旨を処理装置に通知する構成であるから、
その所定量を処理プログラムによって随意に指定し、変
更することにより、受信データを処理内容と処理状況に
見合った最適単位で処理できる。
達するとその旨を処理装置に通知する構成であるから、
その所定量を処理プログラムによって随意に指定し、変
更することにより、受信データを処理内容と処理状況に
見合った最適単位で処理できる。
第1図は本発明の一実施例のデータ通信装置のうち受信
動作に関連する部分の構成を示すブロック図、第2図は
第1図の主記憶装置1内に定義−されたバッファ領域3
bの内容を例示する概念図である。 1・・主記憶装置、2・・処理装置、3・・入出力制御
装置、4・・通信回線、6・・読出しカウンタ、3b・
・処理プログラムによって主記憶装置1内に定義された
バッファ領域、10・・通知所定量が設定されるレジス
タ、11・・制御部。 12・・バッファ領域3bの開始アドレスが設定される
レジスタ、13・・バッファ領域3bの終了アドレスが
設定されるレジスタ、15・・転送部、18・・書込み
アドレスカウンタ。
動作に関連する部分の構成を示すブロック図、第2図は
第1図の主記憶装置1内に定義−されたバッファ領域3
bの内容を例示する概念図である。 1・・主記憶装置、2・・処理装置、3・・入出力制御
装置、4・・通信回線、6・・読出しカウンタ、3b・
・処理プログラムによって主記憶装置1内に定義された
バッファ領域、10・・通知所定量が設定されるレジス
タ、11・・制御部。 12・・バッファ領域3bの開始アドレスが設定される
レジスタ、13・・バッファ領域3bの終了アドレスが
設定されるレジスタ、15・・転送部、18・・書込み
アドレスカウンタ。
Claims (1)
- 【特許請求の範囲】 通信回線から受信したデータの処理を行う処理プログラ
ムの格納領域及びこの処理プログラムによって定義され
る受信バッファ領域を有する主記憶装置と、 この主記憶装置内の処理プログラムに従って受信データ
を処理する処理装置と、 データ受信のたびに書込みアドレスを循環的に歩進させ
つつ前記主記憶装置内の受信バッファ領域に受信データ
を書込み、未処理受信データが所定量に達するとその旨
を処理装置に通知する入出力制御装置とを備えたことを
特徴とするデータ通信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60209831A JPS6269752A (ja) | 1985-09-21 | 1985-09-21 | デ−タ通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60209831A JPS6269752A (ja) | 1985-09-21 | 1985-09-21 | デ−タ通信装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6269752A true JPS6269752A (ja) | 1987-03-31 |
Family
ID=16579335
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60209831A Pending JPS6269752A (ja) | 1985-09-21 | 1985-09-21 | デ−タ通信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6269752A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01101762A (ja) * | 1987-10-15 | 1989-04-19 | Nec Corp | データ通信システムのバッファ管理方式 |
-
1985
- 1985-09-21 JP JP60209831A patent/JPS6269752A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01101762A (ja) * | 1987-10-15 | 1989-04-19 | Nec Corp | データ通信システムのバッファ管理方式 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1115850A (en) | I/o interrupt sequencing | |
US5819111A (en) | System for managing transfer of data by delaying flow controlling of data through the interface controller until the run length encoded data transfer is complete | |
EP0308408A1 (en) | MESSAGE TRANSFER METHOD AND DEVICE. | |
US5842042A (en) | Data transfer control method for controlling transfer of data through a buffer without causing the buffer to become empty or overflow | |
JPS6269752A (ja) | デ−タ通信装置 | |
CA1270574A (en) | Method for operating a memory apparatus serving as a clock interface and an apparatus for carrying out the method | |
JP2543887B2 (ja) | 回線制御装置 | |
JPH05173933A (ja) | ダイレクトメモリアクセス転送方式 | |
JPS61250758A (ja) | 通信制御装置 | |
JPS61251252A (ja) | デ−タ転送処理方法 | |
JPH10133997A (ja) | Dma制御装置 | |
JP2573332B2 (ja) | データ転送制御方法 | |
JPS62192844A (ja) | Dma制御回路 | |
JP2789654B2 (ja) | バッファ制御方式 | |
JPS63280364A (ja) | デ−タ転送制御方式 | |
JPS5955528A (ja) | デ−タ転送方式 | |
JPS60193044A (ja) | デ−タバツフア装置 | |
JPH02272658A (ja) | データ処理装置 | |
JPS6245575B2 (ja) | ||
JPS63137350A (ja) | チヤネルプログラム実行制御方式 | |
JPH04160459A (ja) | データ転送装置 | |
JPS6051751B2 (ja) | 通信制御装置 | |
JPS63153635A (ja) | デ−タ転送速度指定方式 | |
JPS6126163A (ja) | 高速デ−タ転送方式 | |
JPH0223455A (ja) | インターフェイス装置 |