JPS6269625A - バリ取り方法 - Google Patents

バリ取り方法

Info

Publication number
JPS6269625A
JPS6269625A JP20866785A JP20866785A JPS6269625A JP S6269625 A JPS6269625 A JP S6269625A JP 20866785 A JP20866785 A JP 20866785A JP 20866785 A JP20866785 A JP 20866785A JP S6269625 A JPS6269625 A JP S6269625A
Authority
JP
Japan
Prior art keywords
resin
dam
main body
pressure
package main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20866785A
Other languages
English (en)
Inventor
Toshikazu Oshino
押野 利和
Takatoshi Hagiwara
孝俊 萩原
Koji Koizumi
浩二 小泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP20866785A priority Critical patent/JPS6269625A/ja
Publication of JPS6269625A publication Critical patent/JPS6269625A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Processing And Handling Of Plastics And Other Materials For Molding In General (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [技術分野] 本発明は、半導体装置等の樹脂モールドパッケージの成
形におけるレジンバリの除去技術に通用して有効な技術
に関する。
[背景技術] 半導体装置等の樹脂モールドパッケージの成形工程では
、モールドされたパッケージ本体を金型から取り外した
後に、パンケージ本体から突出した部分の樹脂、いわゆ
るレジンバリを除去するバリ取り工程を行うことが知ら
れている。
上記レジンバリを除去する具体的技術としては、パッケ
ージ本体の周囲に高圧水流を吹き付けてレジンを飛散さ
せることが考えられる。
ところで、レジンバリは、その生成状態によって、リー
ド上に被着されるレジンフラッシュと、パッケージ本体
とリードフレームのダムとの間に生成されるダム内レジ
ンとに分けられるが、上記高圧水流の吹き付は技術では
、このうちのレジンフラッシュを除去するには十分であ
るが、ダム内レジンに対しては、除去効率が十分とは言
えないことが本発明者によって明らかにされた。
すなわち、上記技術によってダム内レジンまでをも完全
に除去するためには、長時間にわたってさらに高圧で水
流の吹き付けをm続的に行わなければならず、このこと
がバリ取り工程の作業性の低下につながるためである。
なお、高圧水流の吹き付けによるバリ取り技術として詳
しく説明されている例としては、特開昭58−1356
46号公報がある。
[発明の目的コ 本発明の目的は高効率でかつ信頼性の高いバリ取り技術
を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
[発明の概要] 本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
すなわち、パッケージ本体の周囲への高圧流体あるいは
粉粒体の吹き付けに先だって、リードフレームのダムと
パッケージ本体との間に生成されたレジンバリを型材に
よって押圧除去することによって、ダム内レジンおよび
レジンフラッシュが短時間で効率的に除去され、しかも
高圧水流の吹き付けにより、レジン屑も同時に洗浄され
るため、高効率でかつ信頼性の高いバリ取り工程を行う
ことができる。
[実施例] 第1図(al〜(blは本発明の一実施例であるバリ取
り方法を順次示す説明図、第2図はレジンバリの生成状
態を示すパッケージ本体の斜視図である。
本実施例でバリ取りが行われる半導体装W1は、たとえ
ばプラスチック・リーデツド・チップキャリア(P L
 CC)型の半導体装置であり、エポキシ樹脂等からな
るパッケージ本体2の側部がらは水平方向にリード3が
延設されており、パッケージ本体2の内部にはシリコン
半導体からなるペレット4およびワイヤ5等が埋設され
た状態となっている。なお、前記リード3は第2図に示
すように、パッケージ本体2の外側部分で枠状のダム6
によって各々が連結された状態となっている。ところで
、このパッケージ本体2は、図示しないモールド金型か
ら取り出された直後の状態のものであり、第2図に示す
ようにダム6とパッケージ本体2で囲まれる空間には前
記パッケージ本体2の側部から噴出したような形状でダ
ム内レジン7aが生成されいる。一方、パッケージ本体
2の近傍のリード3およびダム6の表面にはレジンが薄
く被着され、いわゆるレジンフラッシュ7bが生成され
ている。これらのダム内レジン7aおよびレジンフラッ
シュ7bからなるレジンバリアは、いずれもモールドの
際の金型(図示せず)の隙間からレジンが噴出して生成
されるものである。
上記構造のパッケージ本体2が第1図+81に示すよう
に、治具8の所定位置に載置されると、櫛歯状の型材9
が下降作動して、前記パッケージ本体2とダム6の間を
貫通移動する。この型材9の動作にともなってダム内レ
ジン7aはパッケージ本体2から折除され、下方に落下
する。このように、ダム内レジン7aは型材9の押圧に
よって強制的に折除されるため、短時間で効率のよいレ
ジンバ+77の除去を行うことができる。
このようにダム内レジン7aが除去されたパッケージ本
体2は、別の治具10上に移送される。
そして、パッケージ本体2が治具10上の所定位置で固
定されると、パッケージ本体2およびリード3の上面が
所定形状のマスク11によって覆われる。このマスク1
1は、パッケージ本体2もしくはり一層3の所定部分以
外に高圧水流の外圧が加わらないようにするためのもの
である。
次に、ノズル12の先端から高圧水流13が噴出される
。ここで、ノズル12から噴出される高圧水流13は7
00〜1000 kg/ci程度の水圧を有するもので
ある。このように高圧水流13の噴出を継続しながら、
ノズル12はパンケージ本体2の周囲を所定の速度、た
とえば1周を数秒程度で移動する。このノズル12の移
動にともなって、リード3あるいはダム6の表面に被着
されたレジンフラッシュ7bは高圧水流13の水圧によ
って剥離飛散され除去される。またこのとき、前述のダ
ム内レジン7aの折除の際に発生したレジン屑7cがリ
ード3等の表面に付着している場合があるが、このよう
なレジン屑7Cも上記高圧水流13の水圧により飛散除
去されて、リード3等の表面が洗浄される。
このように、本実施例によれば、高圧水流13によるバ
リ取り作業に先立って、あらかじめ高圧水流13のみで
は除去されにくいダム内レジン7aを、型材9の押圧に
より容易に除去できるため、高圧水流13によるバリ取
り作業を効率良く行うことができる。
また、高圧水流13の吹き付けを行うことにより、リー
ド3等に付着したレジン屑7C等の異物が完全に除去さ
れるため、リード成形におけるリードの変形等を効果的
に防止することもできる。
[効果] (1)、パッケージ本体の周囲への高圧流体あるいは粉
粒体の吹き付けに先だって、リードフレームのダムとパ
ッケージ本体との間に生成されたレジンハリを型材によ
って押圧除去することによって、ダム内レジンおよびレ
ジンフラッシュを短時間で除去することができるため、
高効率なハリ取り工程を実現できる。
(2)、型材によるダム内レジンの押圧除去を行った後
に高圧流体あるいは粉粒体の吹き付けを行うことにより
、リードあるいはダムに付着したレジン屑を洗浄するこ
とができるため、リード成形の際のリード変形等を防止
でき、信顛性の高いバリ取り作業を行うことができる。
(3)、高圧流体あるいは粉粒体の流量を抑制すること
ができるため、低コストなバリ取り工程を実現すること
ができる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではな(、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、実施例ではダム内レジンの押圧除去の後に、
高圧水流の吹き付けを行う場合について説明したが、こ
れに限らずクルミ粉あるいはアンズ粉等の粉粒体を吹き
付けてもよい。
また、実施例では押圧型材と水流ノズルが別体の機構の
ものについて説明したが、たとえば押圧型材の先端に水
流ノズルが形成された一体構造形の機構のものであって
もよい。
[利用分野] 以上の説明では主として本発明者によってなされた発明
をその利用分野である、いわゆるに樹脂モールドパッケ
ージを有するPLCC型の半導体装置のバリ取り技術に
適用した場合について説明したが、これに限定されるも
のではなく、たとえば他の樹脂モールドパッケージ構造
のバリ取り技術に適用しても有効である。
【図面の簡単な説明】
第1図[j3)〜(b)は本発明の一実施例であるバリ
取り方法を順次示す説明図、 第2図はレジンバリの生成状態を示すパッケージ本体の
斜視図である。 1・・・半導体装置、2・・・パッケージ本体、3・・
・リード、4・・・ペレット、5・・・ワイヤ、6・・
・ダム、7・・・レジンバリ、7a・・・ダム内レジン
、7b・・・レジンフラッシュ、7c・・・レジン屑、
8・・・治具、9・・・型材、10・・・治具、11・
・・マスク、12・・・ノズル、13・・・高圧水流。

Claims (1)

  1. 【特許請求の範囲】 1、パッケージ本体の周囲への高圧流体あるいは粉粒体
    の吹き付けに先だって、リードフレームのダムとパッケ
    ージ本体との間のレジンバリを型材によって押圧除去す
    ることを特徴とするバリ取り方法。 2、高圧流体が高圧水流であることを特徴とする特許請
    求の範囲第1項記載のバリ取り方法。 3、パッケージ本体が半導体装置の樹脂モールドパッケ
    ージであることを特徴とする特許請求の範囲第1項記載
    のバリ取り方法。
JP20866785A 1985-09-24 1985-09-24 バリ取り方法 Pending JPS6269625A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20866785A JPS6269625A (ja) 1985-09-24 1985-09-24 バリ取り方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20866785A JPS6269625A (ja) 1985-09-24 1985-09-24 バリ取り方法

Publications (1)

Publication Number Publication Date
JPS6269625A true JPS6269625A (ja) 1987-03-30

Family

ID=16560056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20866785A Pending JPS6269625A (ja) 1985-09-24 1985-09-24 バリ取り方法

Country Status (1)

Country Link
JP (1) JPS6269625A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03195030A (ja) * 1989-12-25 1991-08-26 Hitachi Ltd 不用レジン除去装置
US8356942B2 (en) 2007-11-09 2013-01-22 Ntn Corporation Sealing device for bearing assembly and wheel support bearing assembly therewith

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03195030A (ja) * 1989-12-25 1991-08-26 Hitachi Ltd 不用レジン除去装置
US8356942B2 (en) 2007-11-09 2013-01-22 Ntn Corporation Sealing device for bearing assembly and wheel support bearing assembly therewith

Similar Documents

Publication Publication Date Title
US5923995A (en) Methods and apparatuses for singulation of microelectromechanical systems
US4545155A (en) Method for removing flashes from molded resin product
JPS6269625A (ja) バリ取り方法
KR980006168A (ko) 반도체 패키지의 디플레쉬 방법
CN110620046A (zh) 半导体锯切方法和***
US8978673B2 (en) Megasonic cleaning system
JPS61152028A (ja) レジンバリ除去装置
US20020033523A1 (en) Lead-frame for semiconductor devices
KR100251861B1 (ko) 반도체패키지 제조용 금형의 클리닝을 위한 프레임
JP2806712B2 (ja) 半導体装置の製造装置
JPS58147128A (ja) 半導体装置の研掃方法
JPH05211195A (ja) ワイヤーボンディング装置
JP3039490B2 (ja) 半導体装置の製造方法
JPH0297048A (ja) リードフレーム
JPH10135259A (ja) Icリードの形成方法
JPH0564858B2 (ja)
JPS6214451A (ja) リ−ドフレ−ム
US6759276B1 (en) Material to improve CMOS image sensor yield during wafer sawing
JPH0722449A (ja) 電子部品の製造方法
JPH03195030A (ja) 不用レジン除去装置
JPS6129146B2 (ja)
JPH0463541B2 (ja)
JPS58163615A (ja) ウエ−ハ切削方法
JPS6269536A (ja) 半導体装置
JPS60158635A (ja) 半導体装置の製造方法