JPS6266793A - 自動位相制御回路 - Google Patents
自動位相制御回路Info
- Publication number
- JPS6266793A JPS6266793A JP60205745A JP20574585A JPS6266793A JP S6266793 A JPS6266793 A JP S6266793A JP 60205745 A JP60205745 A JP 60205745A JP 20574585 A JP20574585 A JP 20574585A JP S6266793 A JPS6266793 A JP S6266793A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- output
- signal
- pulse
- reference signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N11/00—Colour television systems
- H04N11/06—Transmission systems characterised by the manner in which the individual colour picture signal components are combined
- H04N11/20—Conversion of the manner in which the individual colour picture signal components are combined, e.g. conversion of colour television standards
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/80—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
- H04N9/82—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback the individual colour picture signal components being recorded simultaneously only
- H04N9/83—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback the individual colour picture signal components being recorded simultaneously only the recorded chrominance signal occupying a frequency band under the frequency band of the recorded brightness signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/87—Regeneration of colour television signals
- H04N9/873—Regeneration of colour television signals for restoring the colour component sequence of the reproduced chrominance signal
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は自動位相制御回路に関する。
ビデオテープレコーダ(以下、VTRと称する)におい
て色信号の記録、再生を行う場合、色信号は周波数変換
されるようになっている。
て色信号の記録、再生を行う場合、色信号は周波数変換
されるようになっている。
例えばPAL方式においては、記録時、色イ芦号は4.
43 M Hzから626 K Hzに低域変換され、
再生時は626KHzから元の4.43 MHzに戻さ
れる。このような周波数変換に使われる路と称する)と
して構成される。
43 M Hzから626 K Hzに低域変換され、
再生時は626KHzから元の4.43 MHzに戻さ
れる。このような周波数変換に使われる路と称する)と
して構成される。
再生時の周波数逆変換回路の一例を第7図に示す。図に
おいて、周波数626 K Hzの再生色俳号Cは、周
波数変換器11によりキャリア信号CWと掛算されて4
.43MHzに周波数変換される。この場合、周波数変
換出力FCはAPCループにより、発撮器X0xzから
の基準信号Rに位相同期させられる。すなわち、APC
ループの位相検波器I3は周波数変換出力FCに含まれ
るカラーバースト信号(以下、バースト信号と記す)C
Bと基準信号Rとの位相を比較する。この比較結果はフ
ィルタ14にて平滑され、電圧制御発振器VCO15に
与えられる。これにより、VCOの発振周波数がフィル
タ出力に基づいて変更される。この周波数制菌により、
移相器PS16から出力されるキャリア信号CWの周波
数が変えられる。その結果、周波数変換出力FCはその
カラーバースト信号CBの周波数及び位相が基準信号R
に同期するように制御される。
おいて、周波数626 K Hzの再生色俳号Cは、周
波数変換器11によりキャリア信号CWと掛算されて4
.43MHzに周波数変換される。この場合、周波数変
換出力FCはAPCループにより、発撮器X0xzから
の基準信号Rに位相同期させられる。すなわち、APC
ループの位相検波器I3は周波数変換出力FCに含まれ
るカラーバースト信号(以下、バースト信号と記す)C
Bと基準信号Rとの位相を比較する。この比較結果はフ
ィルタ14にて平滑され、電圧制御発振器VCO15に
与えられる。これにより、VCOの発振周波数がフィル
タ出力に基づいて変更される。この周波数制菌により、
移相器PS16から出力されるキャリア信号CWの周波
数が変えられる。その結果、周波数変換出力FCはその
カラーバースト信号CBの周波数及び位相が基準信号R
に同期するように制御される。
今、色信号に含まれるカラーバースト信号CBと基準信
号Rとの定常的な位相差を考える。
号Rとの定常的な位相差を考える。
但し、PAL方式の色信号Cの位相は1水平周期毎に+
45°と一45″を交互に繰シ返すため、上記基準信号
Rの位相としては、上記2つの位相の平均位相をもって
説明する。
45°と一45″を交互に繰シ返すため、上記基準信号
Rの位相としては、上記2つの位相の平均位相をもって
説明する。
通常、色イス号Cのバースト信号CBは基準41号Rと
90°ずれた位相でロックがかかる。このロック状態を
監視するため、基準信号Rを移相器17で90’遅らせ
た信号とバースト信号CBとをID検波器18に入力し
、両者の位相差υに応じた検波出力を検波器18内のフ
ィルタ出力として得る。この検波出力は定常状態の0=
±45°に対して常に正パルスとなるように設定されて
いる。
90°ずれた位相でロックがかかる。このロック状態を
監視するため、基準信号Rを移相器17で90’遅らせ
た信号とバースト信号CBとをID検波器18に入力し
、両者の位相差υに応じた検波出力を検波器18内のフ
ィルタ出力として得る。この検波出力は定常状態の0=
±45°に対して常に正パルスとなるように設定されて
いる。
今、APCループのロック状態が乱されたとすると、特
に6の平均値が180°近くずれたとすると、APCル
ープがロック状態に戻るまで時間がかかる。そこで、こ
のずれをID検波器18で検出し、その出力により移相
器16の出力位相を90°進めることにより、APCル
ープの応答速度を早くしている。このような処理は、一
般にパース)ID処理といわれている。
に6の平均値が180°近くずれたとすると、APCル
ープがロック状態に戻るまで時間がかかる。そこで、こ
のずれをID検波器18で検出し、その出力により移相
器16の出力位相を90°進めることにより、APCル
ープの応答速度を早くしている。このような処理は、一
般にパース)ID処理といわれている。
(、背景技術の問題点〕
しかし、P A L方式のカラーバースト信号CBは上
記の如く1水平周期ごとに、+45゜さ−45°の位相
をもつため、これにAPCをかけるには、検波用のフィ
ルタを本質的に重くする必要がある。その結果、APC
ループの応答が遅くなるという問題が生じてしまう。
記の如く1水平周期ごとに、+45゜さ−45°の位相
をもつため、これにAPCをかけるには、検波用のフィ
ルタを本質的に重くする必要がある。その結果、APC
ループの応答が遅くなるという問題が生じてしまう。
このような問題は基準信号Rとして互いに90°位相が
ずれた2つの信号を用意し、これらを1水平周期ごとに
交互に出力するようにすれば解決できる。す力わち、こ
のようにすれば、NTSC方式の場合と同様、位相O0
のAPCをかけることができるからである。
ずれた2つの信号を用意し、これらを1水平周期ごとに
交互に出力するようにすれば解決できる。す力わち、こ
のようにすれば、NTSC方式の場合と同様、位相O0
のAPCをかけることができるからである。
しかし、上記構成の場合、基準信号Rの極性(+ 45
°と一45° )の切換えタイミングとバースト伯′号
CBの極性(+45°と−458)の切換えタイミング
が1水平周期分ずれると、APCループが成立しなくな
るため、信頼性の面で問題がある。
°と一45° )の切換えタイミングとバースト伯′号
CBの極性(+45°と−458)の切換えタイミング
が1水平周期分ずれると、APCループが成立しなくな
るため、信頼性の面で問題がある。
この発明は上記の事情に対処すべくなされた制御の信頼
性を向上させるところにおる。
性を向上させるところにおる。
この発明は上記目的を達成するために、例えば色信号の
周波数変換を例に説明すれば、ID検波出力をAPCル
ープが定常ロック状態のとき正パルスとすると、ID検
波出力が2水平周期に渡って負パルスのときバーストよ
りを働かせ、負パルスの後に正パルスが続くときは、基
準イス号の曳位相を他方の位相に切換えるように構成し
たものである。
周波数変換を例に説明すれば、ID検波出力をAPCル
ープが定常ロック状態のとき正パルスとすると、ID検
波出力が2水平周期に渡って負パルスのときバーストよ
りを働かせ、負パルスの後に正パルスが続くときは、基
準イス号の曳位相を他方の位相に切換えるように構成し
たものである。
以下、図面を参照してこの発明の実施例を詳細に説明す
る6、 第1図はこの発明の一実施例の構成を示すブロック図で
ある。なお、第1図において、先の第7図と同一部ては
同一符号を付す。
る6、 第1図はこの発明の一実施例の構成を示すブロック図で
ある。なお、第1図において、先の第7図と同一部ては
同一符号を付す。
第1図において、2ノは位相が互いに90’異なる2つ
の基準信号R1(+45° )、R2(−45° )を
発生する発振器である。22はこれら2つの基準信号R
1、R,を1水平周期で交互に選択するスイッチである
。23は周波数変換出力FCに含まれるバースト信号C
Bと基準信号Rの位相を比較するID検波器である。
の基準信号R1(+45° )、R2(−45° )を
発生する発振器である。22はこれら2つの基準信号R
1、R,を1水平周期で交互に選択するスイッチである
。23は周波数変換出力FCに含まれるバースト信号C
Bと基準信号Rの位相を比較するID検波器である。
このID検波器23はバースト信号CBと基準信号Rの
位相が適性状態にある場合はフィルタ出力として正パル
スを出力し、適正状態にないときは負パルスを出力し、
両信号CB、Rの位相切換えタイミングが1水平周期分
ずれているときは、正、負両パルスを交互に出力する。
位相が適性状態にある場合はフィルタ出力として正パル
スを出力し、適正状態にないときは負パルスを出力し、
両信号CB、Rの位相切換えタイミングが1水平周期分
ずれているときは、正、負両パルスを交互に出力する。
そして、正パルスはパルスREF−IDとして、負パル
スはパルスIDとしていずれも例えば正パルスとして出
力する。これら2つのパルスID、REF−IDを受け
る制御回路24は、パルスIDが出力されるときは、位
相反転器25を駆動して、キャリア信号CWの位相を反
転する(パース)ID処理)。また、パルスID、RE
F−IDが交互に出力されるときは、スイッチ22を駆
動して、基準信号RをR1からR1に、あるいはR3か
らR1に変更する。
スはパルスIDとしていずれも例えば正パルスとして出
力する。これら2つのパルスID、REF−IDを受け
る制御回路24は、パルスIDが出力されるときは、位
相反転器25を駆動して、キャリア信号CWの位相を反
転する(パース)ID処理)。また、パルスID、RE
F−IDが交互に出力されるときは、スイッチ22を駆
動して、基準信号RをR1からR1に、あるいはR3か
らR1に変更する。
以上の処理を第2図、第3図を参照しながら説明する。
tず、第2図に示すように、(2n+1)H目(但し、
nlj整数、Hは水平周期)のバースト信号CBと基準
信号Rがいずれも2nH目のカラーパースト信号CBと
基準信号Rftそれぞれ90°進めたものであるとき(
これを同極性とする)、基準信号Rとカラーバース)f
f号CBの位相差は2nH目、(2n+1)H目ともに
等しい。二:の場合は、ID検波器23のフィルタ出力
は常に同方向のパルスとな正パルスとすると、−くθく
π(適性状態以外)のとき負パルスとなる。
nlj整数、Hは水平周期)のバースト信号CBと基準
信号Rがいずれも2nH目のカラーパースト信号CBと
基準信号Rftそれぞれ90°進めたものであるとき(
これを同極性とする)、基準信号Rとカラーバース)f
f号CBの位相差は2nH目、(2n+1)H目ともに
等しい。二:の場合は、ID検波器23のフィルタ出力
は常に同方向のパルスとな正パルスとすると、−くθく
π(適性状態以外)のとき負パルスとなる。
また、第3図に示すように、(2n+1)H目のバース
ト信号CBが2nH目のバースト信号CBより90°進
み、(2n+1)H目の基準信号Rが2 n I−1目
の基準信号Rより90°遅れた状態のとき(これを逆極
性とする)、2nH目のカラーバースト信号CBに対す
る基準41号Rの位相差をθとすると、この位相差は(
2n+1 )H目ではθ+πとなる。この場合は、両(
i号I(、CBの位相切換えタイミングが1水平周期分
ずれているときであ、9.ID検波器23のフィルタ出
力は1水平周期ごとに正パルスと負パルスを繰り返す。
ト信号CBが2nH目のバースト信号CBより90°進
み、(2n+1)H目の基準信号Rが2 n I−1目
の基準信号Rより90°遅れた状態のとき(これを逆極
性とする)、2nH目のカラーバースト信号CBに対す
る基準41号Rの位相差をθとすると、この位相差は(
2n+1 )H目ではθ+πとなる。この場合は、両(
i号I(、CBの位相切換えタイミングが1水平周期分
ずれているときであ、9.ID検波器23のフィルタ出
力は1水平周期ごとに正パルスと負パルスを繰り返す。
第4図はID検波器23及び制御回路24の具体的構成
の一例を示す回路図である。以下、ID検波器23及び
制御回路24の動作を第5図及び第6図のタイミングチ
ャートを参照しながらさらに詳細に説明する。
の一例を示す回路図である。以下、ID検波器23及び
制御回路24の動作を第5図及び第6図のタイミングチ
ャートを参照しながらさらに詳細に説明する。
まず、APCループが正常にロックしている場合(第2
図で10+<−Hの場合)、ID検波器本体1aの出力
を受けるフィルタの出力O1は正パルスであるから、比
較器2aの出力0゜は常にロウ′″L”レベルにある。
図で10+<−Hの場合)、ID検波器本体1aの出力
を受けるフィルタの出力O1は正パルスであるから、比
較器2aの出力0゜は常にロウ′″L”レベルにある。
また、SRシフトレジスタ1bの出力O8は”L″レベ
ルリセット状態)、SRシフトレジスタ4bの出力06
.SRシフトレジスタ5bの出力0゜も″L″レベルに
ある。さらに%Dフリップフロップ回路2bの出力04
はIT L nレベルにあり、Tフリップフロップ回路
3bの出力O1は′L”レベルかハイ″′H″レベルの
いずれかで安定状態にある。Tフリップフロップ回路6
bは水平周波数fHのパルスPHを1/2分周し、その
出力011をスイッチ22の制御信号として出力してい
る。
ルリセット状態)、SRシフトレジスタ4bの出力06
.SRシフトレジスタ5bの出力0゜も″L″レベルに
ある。さらに%Dフリップフロップ回路2bの出力04
はIT L nレベルにあり、Tフリップフロップ回路
3bの出力O1は′L”レベルかハイ″′H″レベルの
いずれかで安定状態にある。Tフリップフロップ回路6
bは水平周波数fHのパルスPHを1/2分周し、その
出力011をスイッチ22の制御信号として出力してい
る。
なお、バースト信号CBをゲートするパーストゲートパ
ルスBGと水平周波数fHのパルスPHは第5図に示す
ようなタイミングで出力される。
ルスBGと水平周波数fHのパルスPHは第5図に示す
ようなタイミングで出力される。
次に、再生色信号Cの位相が180°ずれた場合は、I
D検波器23のフィルタ出力OIが負パルスとなり、比
較器1bよりパルス01=IDが出力される(第5図の
タイミング’o)。
D検波器23のフィルタ出力OIが負パルスとなり、比
較器1bよりパルス01=IDが出力される(第5図の
タイミング’o)。
これにより、SRフリップフロップ回路1bがセットさ
れる。さらに、次のパルスPRの立ち下がシのタイミン
グt、で、Dフリップフロラプ回路2bの出力04がH
”レベルとなる。
れる。さらに、次のパルスPRの立ち下がシのタイミン
グt、で、Dフリップフロラプ回路2bの出力04がH
”レベルとなる。
これにより、アンドゲート7bが開成し、パルスPHの
次の立ち上がりのタイミングt3でSRフリッププロッ
プ回路1bが再びリセットされる。したがって、パルス
paの次の立ち下がりのタイミングt4でDフリップフ
ロラプ回路2bの出力04も”L″レベルなる。
次の立ち上がりのタイミングt3でSRフリッププロッ
プ回路1bが再びリセットされる。したがって、パルス
paの次の立ち下がりのタイミングt4でDフリップフ
ロラプ回路2bの出力04も”L″レベルなる。
以上から、アンドゲート8bの出力0.はSRフリップ
フロップ回路1b及びDフリップフロラプ回路2bの出
力Qがいずれも” l−i”レベルの期間だけ′″H”
レベルになる。したがって、この期間だけアンドゲート
9bが開成し、この期間に2つ目のパルスIDがくると
(タイミングt、)、これはアンドゲート9bを通力、
SRフリップフロップ回路4bをセットする。このSR
フリップフロップ回路4bの出力06の立ち上がシのタ
イミングt、でTフリップフロラプ回路3bの状態が反
転する。これにより、位相反転器25でキャリア信号C
Wの位相反転が行われ、APCループの応答を早める。
フロップ回路1b及びDフリップフロラプ回路2bの出
力Qがいずれも” l−i”レベルの期間だけ′″H”
レベルになる。したがって、この期間だけアンドゲート
9bが開成し、この期間に2つ目のパルスIDがくると
(タイミングt、)、これはアンドゲート9bを通力、
SRフリップフロップ回路4bをセットする。このSR
フリップフロップ回路4bの出力06の立ち上がシのタ
イミングt、でTフリップフロラプ回路3bの状態が反
転する。これにより、位相反転器25でキャリア信号C
Wの位相反転が行われ、APCループの応答を早める。
なお、SRフリップフロップ回路4bは、SRフリツブ
フロオブ回路1bのリセットにとも々い、再びリセット
されて元の状態に戻る。
フロオブ回路1bのリセットにとも々い、再びリセット
されて元の状態に戻る。
次に、基準信号Rとカラーパース)(1号CBの極性が
逆の場合は、まず第6図に示すように、ID検波器23
のフィルタ出力O1が負パルスとなシ(タイミング1o
)、比較器2aよりパルスIDが出力される。これに
より、先の第5図の場合と同様、1水平周期後のバース
ト信号CBを含む期間だけ、アンドゲート8bの出力0
、が″′H″レベルと々る。
逆の場合は、まず第6図に示すように、ID検波器23
のフィルタ出力O1が負パルスとなシ(タイミング1o
)、比較器2aよりパルスIDが出力される。これに
より、先の第5図の場合と同様、1水平周期後のバース
ト信号CBを含む期間だけ、アンドゲート8bの出力0
、が″′H″レベルと々る。
この後、ID検波器23のフィルタ出力01が正パルス
となり、比較器3aからパルスO。
となり、比較器3aからパルスO。
−REF−IDが出力される。これがアンドゲート10
bを通ってSRフリップフロップ回路5bをセットする
。この後、SRフリップフロップ回路5bはSRフリッ
プフロップ回路1bのリセットに伴ないリセットされる
。このSRフリップフロップ回路5bの出力09はパー
ストゲートパルスBGとナントゲート11bでナンドを
とられる。そのナンド出力とパルスPHをインバータゲ
ート13bで反転した反転出力とのアンドがアンドゲー
ト13bでとられる。
bを通ってSRフリップフロップ回路5bをセットする
。この後、SRフリップフロップ回路5bはSRフリッ
プフロップ回路1bのリセットに伴ないリセットされる
。このSRフリップフロップ回路5bの出力09はパー
ストゲートパルスBGとナントゲート11bでナンドを
とられる。そのナンド出力とパルスPHをインバータゲ
ート13bで反転した反転出力とのアンドがアンドゲー
ト13bでとられる。
このアンド出力0.。によp%Tフリップフロップ回路
6bの入力Tは1サイクルだけ増え、結局Tクリッププ
ロブ1回路6bの出力011のタイミングは1水平周期
だけずれる。これにより、基準信号Rの極性が反転され
、バースト信号CBと同極性となる。
6bの入力Tは1サイクルだけ増え、結局Tクリッププ
ロブ1回路6bの出力011のタイミングは1水平周期
だけずれる。これにより、基準信号Rの極性が反転され
、バースト信号CBと同極性となる。
以上この発明の一実施例を説明したが、この発明はこれ
に限定されるものではない。例えば、パルスIDが続け
て出力される場合、キャリア信号CWの位相を反転する
のではなく、リセット信号Rの位相を反転するようKし
てもよい。
に限定されるものではない。例えば、パルスIDが続け
て出力される場合、キャリア信号CWの位相を反転する
のではなく、リセット信号Rの位相を反転するようKし
てもよい。
また、この発明は記録時の周波数変換回路その他にも適
用可能である。
用可能である。
C発明の効果〕
この発明によれば、位相制御の信頼性を向上させること
ができるAPC回路を提供することができる。
ができるAPC回路を提供することができる。
第1図はこの発明の一実施例の構成を示すブロック図、
第2図、第3図は第1図の動作を説明するための図、第
4図は第1図の要部の具体的構成の一例を示す図、第5
図、第6図は第4り図である。 11・・・周波数変換器、13・・・位相検波器、15
・・・電圧制御発振器、17・・・移相器、2ノ・・・
発振器、22・・・スイッチ、23・・・ID検波器、
24・・・制御回路、25・・・位相反転器。
第2図、第3図は第1図の動作を説明するための図、第
4図は第1図の要部の具体的構成の一例を示す図、第5
図、第6図は第4り図である。 11・・・周波数変換器、13・・・位相検波器、15
・・・電圧制御発振器、17・・・移相器、2ノ・・・
発振器、22・・・スイッチ、23・・・ID検波器、
24・・・制御回路、25・・・位相反転器。
Claims (1)
- 【特許請求の範囲】 所定の繰り返し周期で出力信号の位相を予じめ定めた第
1、第2の位相に交互に切り換える信号発生手段と、 この信号発生手段の出力信号の基準位相を示す信号を出
力するものであって、上記基準信号の位相を上記信号発
生手段の位相切換え周期に応じて予じめ定めた第3、第
4の位相に交互に切り換える基準信号発生手段と、 上記信号発生手段の出力信号を上記基準信号に位相同期
させる位相制御手段と、 上記信号発生手段の出力信号と上記基準信号の位相を上
記位相切換え周期に応じて比較し、両位相が適性状態に
あるときは正、負どちらか一方の極性のパルスを発生し
、適性状態以外の状態のときは他方の極性のパルスを出
力し、両信号の位相切換えタイミングがずれているとき
正、負のパルスを交互に出力する位相検波手段と、 この位相検波手段より上記他方の極性のパルスが出力さ
れるとき、上記出力信号あるいは基準信号の位相を反転
する位相反転手段と、 上記位相検波手段より上記正、負のパルスが交互に出力
されるとき、上記基準信号の出力位相を他方の位相に切
換える位相切換え手段とを具備した自動位相制御回路。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60205745A JPS6266793A (ja) | 1985-09-18 | 1985-09-18 | 自動位相制御回路 |
GB8621707A GB2180420B (en) | 1985-09-18 | 1986-09-09 | Automatic phase control circuit |
CN86106251.5A CN1005517B (zh) | 1985-09-18 | 1986-09-16 | 自动相位控制电路 |
KR1019860007770A KR900002308B1 (ko) | 1985-09-18 | 1986-09-16 | 자동위상 제어회로 |
US06/908,027 US4684901A (en) | 1985-09-18 | 1986-09-16 | Automatic phase control circuit |
DE3631801A DE3631801C2 (de) | 1985-09-18 | 1986-09-18 | Automatische Phasenregelschaltung insbesondere für ein Videomagnetbandgerät |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60205745A JPS6266793A (ja) | 1985-09-18 | 1985-09-18 | 自動位相制御回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6266793A true JPS6266793A (ja) | 1987-03-26 |
Family
ID=16511953
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60205745A Pending JPS6266793A (ja) | 1985-09-18 | 1985-09-18 | 自動位相制御回路 |
Country Status (6)
Country | Link |
---|---|
US (1) | US4684901A (ja) |
JP (1) | JPS6266793A (ja) |
KR (1) | KR900002308B1 (ja) |
CN (1) | CN1005517B (ja) |
DE (1) | DE3631801C2 (ja) |
GB (1) | GB2180420B (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5081427A (en) * | 1990-11-29 | 1992-01-14 | Motorola, Inc. | Fast lock time phase locked loop |
JPH05161162A (ja) * | 1991-12-10 | 1993-06-25 | Toshiba Corp | 自動位相制御回路 |
KR0147618B1 (ko) * | 1995-01-26 | 1998-10-15 | 김광호 | 자동위상제어방법 및 이에 적합한 자동위상제어장치 |
WO2005070123A2 (en) * | 2004-01-14 | 2005-08-04 | Ultimate Support Systems, Inc. | Instrument support methods and apparatus |
US7109766B2 (en) * | 2004-04-22 | 2006-09-19 | Motorola, Inc. | Adjustable frequency delay-locked loop |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4007429A (en) * | 1976-01-19 | 1977-02-08 | Gte International Incorporated | Phase-locked loop having a switched lowpass filter |
US4034310A (en) * | 1977-01-05 | 1977-07-05 | Coe Thomas F | Phase-locked loop oscillator |
US4115745A (en) * | 1977-10-04 | 1978-09-19 | Gte Sylvania Incorporated | Phase lock speed-up circuit |
US4357707A (en) * | 1979-04-11 | 1982-11-02 | Pertec Computer Corporation | Digital phase lock loop for flexible disk data recovery system |
US4287480A (en) * | 1980-01-10 | 1981-09-01 | Sperry Corporation | Phase locked loop out-of-lock detector |
JPS586506A (ja) * | 1981-06-30 | 1983-01-14 | Pioneer Video Corp | 再生信号の時間軸補正装置 |
JPS59105787A (ja) * | 1982-12-10 | 1984-06-19 | Asahi Optical Co Ltd | 記録情報再生装置の時間軸補正回路 |
-
1985
- 1985-09-18 JP JP60205745A patent/JPS6266793A/ja active Pending
-
1986
- 1986-09-09 GB GB8621707A patent/GB2180420B/en not_active Expired
- 1986-09-16 CN CN86106251.5A patent/CN1005517B/zh not_active Expired
- 1986-09-16 KR KR1019860007770A patent/KR900002308B1/ko not_active IP Right Cessation
- 1986-09-16 US US06/908,027 patent/US4684901A/en not_active Expired - Fee Related
- 1986-09-18 DE DE3631801A patent/DE3631801C2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR900002308B1 (ko) | 1990-04-10 |
GB8621707D0 (en) | 1986-10-15 |
DE3631801C2 (de) | 1994-12-08 |
CN1005517B (zh) | 1989-10-18 |
CN86106251A (zh) | 1987-05-27 |
GB2180420B (en) | 1989-08-23 |
KR870003666A (ko) | 1987-04-18 |
DE3631801A1 (de) | 1987-03-26 |
GB2180420A (en) | 1987-03-25 |
US4684901A (en) | 1987-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6266793A (ja) | 自動位相制御回路 | |
JP2000278123A (ja) | 誤差抑制位相比較回路及びこれを用いたpll回路 | |
JPS58221548A (ja) | 位相同期回路 | |
JPS6014522A (ja) | デジタル信号に同期したクロツク信号発生装置 | |
JPH0247653Y2 (ja) | ||
JP2556542B2 (ja) | 同期回路 | |
JPH0379888B2 (ja) | ||
JPS6356083A (ja) | 映像信号記録再生装置 | |
JPS63245088A (ja) | 自動位相制御回路 | |
JPH0779167A (ja) | パラレル/シリアル変換方法及び回路 | |
JP2754577B2 (ja) | クロツク再生回路 | |
JPS5997231A (ja) | 位相同期回路 | |
JPH0440671A (ja) | Pll装置 | |
JPS58136992U (ja) | モータの位相サーボ回路 | |
JPH09307438A (ja) | Pll回路 | |
JPH0331016B2 (ja) | ||
JPH04192722A (ja) | Pll回路 | |
JPS6149844B2 (ja) | ||
JPH0519395B2 (ja) | ||
JPS62164277A (ja) | クロツク再生装置 | |
JPS63864A (ja) | クロツク再生回路 | |
JPS628863B2 (ja) | ||
JPH0341892A (ja) | 自動位相制御回路 | |
JPS63116521A (ja) | 周波数−電圧変換器 | |
JPS62136981A (ja) | モ−タの位相制御回路 |