JPS6258750A - Data interface circuit - Google Patents
Data interface circuitInfo
- Publication number
- JPS6258750A JPS6258750A JP60197555A JP19755585A JPS6258750A JP S6258750 A JPS6258750 A JP S6258750A JP 60197555 A JP60197555 A JP 60197555A JP 19755585 A JP19755585 A JP 19755585A JP S6258750 A JPS6258750 A JP S6258750A
- Authority
- JP
- Japan
- Prior art keywords
- driver
- output impedance
- output
- control circuit
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Abstract
Description
【発明の詳細な説明】
〔概要〕
所定の出力インピーダンスを有するデータインタフェー
ス回路に於いて、アイドル時にその出力インピーダンス
を大きくしてドライバの出力電流を減少させ、アイドル
時に於ける消費電力を低減させるものである。[Detailed Description of the Invention] [Summary] In a data interface circuit having a predetermined output impedance, the output impedance is increased during idle to reduce the output current of the driver, thereby reducing power consumption during idle. It is.
本発明は、各種の装置間を接続する為のデータインタフ
ェース回路に関するものである。The present invention relates to a data interface circuit for connecting various devices.
データインタフェース回路は、標準化された接続構成を
有するものであり、例えば、米国電子工業会(E I
A ; Electronic I ndustrie
s As5o−ciation )標準R3−232C
に準拠した構成が広く採用されている。このR3−23
2Cは、伝送速度が最高20 K b / sの全2重
と半2重通信方式の非同期と同期との両方の直列2進デ
ータ伝送に適用されるものである。又この標準の適用対
象となるデータ端末装置(DTE)としては、テレプリ
ンタ、CRT表示装置、フロント・エンド・・ボート、
プロセッサ等の機器があり、又データ回線終端装置(D
CE)としては、モデムや宅内回線終端装置(D S
U)等がある。The data interface circuit has a standardized connection configuration, for example, the Electronic Industries Association (EI)
A; Electronic Industry
s As5o-cation) Standard R3-232C
Configurations based on this are widely adopted. This R3-23
2C applies to both asynchronous and synchronous serial binary data transmission in full-duplex and half-duplex communication systems with transmission speeds up to 20 K b/s. Data terminal equipment (DTE) to which this standard applies include teleprinters, CRT display devices, front-end boats,
There are devices such as processors, and data line termination equipment (D
CE) includes modems and home line termination equipment (DS).
U) etc.
又このR3−232Cの電気的特性としては、入力イン
ピーダンスを3〜7にΩ、出力インピーダンスを300
Ω以上、出力電圧Voutを負荷が3〜7にΩの時、+
5V<Vout <+l 5V、 −5 V>Vout
> −15Vに規定されている。又コネクタのピン配
列も規定され、上列13ビン、下列12ビンの25ピン
・コネクタが用いられ、雄型コネクタはデータ端末装置
(DTE)側、雌型コネクタはデータ回線終端装置(D
CE)側に使用される。Also, as for the electrical characteristics of this R3-232C, the input impedance is 3 to 7Ω, and the output impedance is 300Ω.
Ω or more, when the output voltage Vout is 3 to 7 Ω, +
5V<Vout <+l 5V, -5V>Vout
> -15V. The pin arrangement of the connector is also specified, and a 25-pin connector with 13 pins in the upper row and 12 pins in the lower row is used.The male connector is for the data terminal equipment (DTE) side, and the female connector is for the data line termination equipment (DTE) side.
CE) side.
従来のデータインタフェース回路は、ドライバと他の装
置のレシーバ、レシーバと他の装置のドライバとがそれ
ぞれケーブルにより接続されるものであり、入力インピ
ーダンスや出力インピーダンスは、R3−232C等の
標準方式に従って選定されている。In conventional data interface circuits, the driver and the receiver of other devices are connected by cables, and the receiver and the driver of other devices are connected by cables, respectively, and the input impedance and output impedance are selected according to standard methods such as R3-232C. has been done.
例えば、第3図に示すように、ドライバ31の出力端子
に出力インピーダンスとしての抵抗R。For example, as shown in FIG. 3, a resistor R is connected to the output terminal of the driver 31 as an output impedance.
を介してケーブル32が接続され、このケーブル32に
相手装置のレシーバ33が接続される。この相手装置に
於いては所定の入力インピーダンスとなるように、抵抗
R1,R2がレシーバ33の入力端子に接続されている
。A cable 32 is connected through the cable 32, and a receiver 33 of a partner device is connected to this cable 32. In this counterpart device, resistors R1 and R2 are connected to the input terminal of the receiver 33 so as to provide a predetermined input impedance.
ドライバ31の出力電圧は、R3−232Cの場合に、
前述のように、ハイレベルは+5v〜+15V、ローレ
ベルは一5V〜−15Vであり、ドライバ31の出力電
圧は、伝送データに対応してハイレベルとローレベルと
になり、相手装置のレシーバ33で受信されることにな
る。The output voltage of the driver 31 is, in the case of R3-232C,
As mentioned above, the high level is +5V to +15V, and the low level is -5V to -15V. It will be received at
ドライバ31は、データ伝送中でないアイドル状態に於
いては、ハイレベル或いはローレベルの何れかの出力レ
ベルとなるものであり、従って、アイドル状態に於いて
も、相手装置の抵抗R1゜R2を介してドライバ31か
らの電流が流れることになる。即ち、相手装置を接続し
た時からドライバ31には電流が流れて、電力を消費す
ることになる。The driver 31 has an output level of either a high level or a low level in an idle state where data is not being transmitted. Therefore, even in an idle state, the output level is output through the resistors R1 and R2 of the other device. Therefore, the current from the driver 31 flows. In other words, current flows through the driver 31 from the moment the partner device is connected, consuming power.
本発明は、アイドル時の電力消費を低減することを目的
とするものである。The present invention aims to reduce power consumption during idle time.
本発明のデータインタフェース回路は、出力インピーダ
ンスを切換えて、電力消費を低減するものであり、第1
図を参照して説明すると、ドライバ1の出力インピーダ
ンス(Ro、R3)を切換えるスイッチ回路2と、その
スイッチ回路2を制御する制御回路3とを備え、相手装
置のレシーバ5とケーブル4を介して接続するものであ
り、相手装置のレシーバ5は所定の入力インピーダンス
となるように抵抗R,,R2が接続されている。The data interface circuit of the present invention switches output impedance to reduce power consumption.
To explain with reference to the figure, it is equipped with a switch circuit 2 that switches the output impedance (Ro, R3) of the driver 1, and a control circuit 3 that controls the switch circuit 2. The receiver 5 of the other device is connected to resistors R, , R2 so as to have a predetermined input impedance.
データ伝送中は、スイッチ回路2により出力インピーダ
ンスが所定値となるように切換えられ、アイドル時は、
スイッチ回路2により出力インピーダンスが大きくなる
ように切換えられる。During data transmission, the output impedance is switched to a predetermined value by the switch circuit 2, and when idle,
The switch circuit 2 switches the output impedance to a larger value.
データ伝送中は、所定の出力インピーダンスとなるから
、ドライバ1から伝送データに対応した出力電流が流れ
、アイドル時は出力インピーダンスを太き(するので、
ドライバ1からの出力電流は小さくなる。従って、アイ
ドル時の消費電力を低減することができる。During data transmission, the output impedance is a predetermined value, so an output current corresponding to the transmitted data flows from the driver 1, and when idling, the output impedance becomes thick (so
The output current from driver 1 becomes smaller. Therefore, power consumption during idle time can be reduced.
以下図面を参照して本発明の実施例について詳細に説明
する。Embodiments of the present invention will be described in detail below with reference to the drawings.
第2図は本発明の実施例のブロック図であり、11はド
ライバ、12はトランジスタ等からなるスイッチ回路、
13はスイッチ回路12を制御する制御回路、14.2
1はケーブル、15は相手装置のレシーバ、16.19
は保護回路、17はデータ伝送制御回路、18はレシー
バ、22は相手装置のドライバ、+V、−Vは電源電圧
、R6−R5は抵抗である。FIG. 2 is a block diagram of an embodiment of the present invention, in which 11 is a driver, 12 is a switch circuit consisting of transistors, etc.
13 is a control circuit that controls the switch circuit 12; 14.2
1 is the cable, 15 is the receiver of the other device, 16.19
17 is a protection circuit, 17 is a data transmission control circuit, 18 is a receiver, 22 is a driver of a partner device, +V and -V are power supply voltages, and R6-R5 are resistors.
ドライバ11の出力インピーダンスが抵抗R。The output impedance of the driver 11 is a resistor R.
、R3により定まる場合を示し、相手装置の入力インピ
ーダンスは抵抗R,,R2により定まるものである。又
相手装置からデータを受信するレシーバ18の入力イン
ピーダンスは抵抗R4,R5により定まるものである。, R3, and the input impedance of the other device is determined by the resistors R, , R2. Furthermore, the input impedance of the receiver 18 that receives data from the other device is determined by resistors R4 and R5.
前述の入力インピーダンスは、R3−232Gに於いて
は、3〜7にΩとなるように選定される。又スイッチ回
路12は、オン状態の時に抵抗R3を短絡して出力イン
ピーダンスを小さくし、オフ状態の時に抵抗R3を抵抗
R8に直列に接続して出力インピーダンスを大きくする
ものである。The aforementioned input impedance is selected to be between 3 and 7 ohms for R3-232G. Further, the switch circuit 12 short-circuits the resistor R3 to reduce the output impedance when in the on state, and connects the resistor R3 in series to the resistor R8 to increase the output impedance when in the off state.
データ伝送時は、データ伝送制御回路17から制御回路
13にデータ伝送中を示す制御信号が加えられるので、
制御回路13はスイッチ回路12がオン状態となるよう
に制御する。それによって、抵抗R3は短絡され、抵抗
R,による所定の出力インピーダンスとなる。従って、
データ伝送制御回路17からドライバ11に伝送データ
が加えられると、そのデータに対応して+5V〜+15
■のハイレベル又は−5V〜−15Vのローレベルの出
力信号となり、その出力信号は、抵抗R。During data transmission, a control signal indicating that data transmission is in progress is applied from the data transmission control circuit 17 to the control circuit 13.
The control circuit 13 controls the switch circuit 12 to be in the on state. As a result, the resistor R3 is short-circuited, resulting in a predetermined output impedance due to the resistor R. Therefore,
When transmission data is added from the data transmission control circuit 17 to the driver 11, +5V to +15V is applied corresponding to the data.
(2) A high level output signal or a low level output signal of -5V to -15V, and the output signal is a resistor R.
を介してケーブル14に送出され、相手装置では、抵抗
R,,Rzで分圧されてレシーバ15の入力端子に加え
られる。The signal is sent to the cable 14 via the device, and in the other device, the voltage is divided by resistors R, , Rz and applied to the input terminal of the receiver 15.
又アイドル時は、データ伝送制御回路17から制御回路
13ヘデータ伝送中ではなくアイドル状態であることを
示す制御信号が加えられるので、制御回路13はスイッ
チ回路12がオフ状態となるように制御する。それによ
って、抵抗R3が抵抗R8に直列に接続されて出力イン
ピーダンスは大きくなる。従って、ドライバ11の出力
電圧がハイレベルの+5V〜+15■又はローレベルの
一5V〜−15Vであっても、出力インピーダンスが大
きくなるから、出力電流は小さくなる。Further, during idle time, a control signal is applied from the data transmission control circuit 17 to the control circuit 13 indicating that the data transmission is not in progress but in an idle state, so the control circuit 13 controls the switch circuit 12 to be in the OFF state. As a result, the resistor R3 is connected in series with the resistor R8, increasing the output impedance. Therefore, even if the output voltage of the driver 11 is at a high level of +5V to +15V or a low level of -15V to -15V, the output impedance becomes large and the output current becomes small.
ドライバ11からケーブル14に送出する出力電圧は、
出力インピーダンスが小さい程大きくすることが可能と
なるから、出来るだけ出力インピーダンスは小さい方が
望ましいことになる。しかし、前述のように、R3−2
32Cの規格では、300Ω以上となっているから、こ
れより小さい値とすることはできない。従って、データ
伝送中に於ける出力インピーダンスを300Ωとし、ア
イドル時は、数10にΩとなるように、スイッチ回路1
2で切換えるものである。The output voltage sent from the driver 11 to the cable 14 is
Since the smaller the output impedance is, the larger the output impedance can be, it is desirable that the output impedance be as small as possible. However, as mentioned above, R3-2
According to the 32C standard, the resistance is 300Ω or more, so it cannot be made smaller than this. Therefore, the output impedance during data transmission is set to 300Ω, and the switch circuit 1 is set so that the output impedance is several tens of Ω during idle.
2 to switch.
又相手装置からのデータは、ドライバ22からの出力信
号がケーブル21を介して伝送され、レシーバ18によ
って受信され、受信信号はデータ伝送制御回路エフに加
えられる。As for data from the other device, an output signal from the driver 22 is transmitted via the cable 21 and received by the receiver 18, and the received signal is applied to the data transmission control circuit F.
又保護回路16.19は、電源電圧+V、 −V以上の
入力電圧又はノイズからドライバ11及びレシーバ18
を保護する為のものであり、接地との間にツェナーダイ
オードが互いに逆方向に接続され、又+Vの電源との間
及び−Vの電源との間にそれぞれ逆方向にダイオードが
接続された構成を有するものである。In addition, protection circuits 16 and 19 protect the driver 11 and receiver 18 from input voltages or noises exceeding the power supply voltages +V and -V.
Zener diodes are connected in opposite directions to the ground, and diodes are connected in opposite directions between the +V power source and the -V power source. It has the following.
本発明は、R3−232Cのみでな(、他のインタフェ
ース規格のデータインタフェース回路にも適用できるも
のである。The present invention is applicable not only to data interface circuits of R3-232C (but also to data interface circuits of other interface standards).
〔発明の効果〕
以上説明したように、本発明は、制御回路3゜13によ
ってスイッチ回路2.12を制御し、アイドル時にドラ
イバ1.11の出力インピーダンスを大きくするもので
あり、それによって、アイドル時に於ける出力電流が小
さくなって、消費電力を低減することができる利点があ
る。[Effects of the Invention] As explained above, the present invention controls the switch circuit 2.12 by the control circuit 3.13 to increase the output impedance of the driver 1.11 during idle, thereby increasing the output impedance of the driver 1.11 during idle. There is an advantage that the output current becomes small at times, and power consumption can be reduced.
第1図は本発明の原理説明図、第2図は本発明の実施例
のブロック図、第3図は従来例の説明図である。
1.11.31はドライバ、2.12はスイッチ回路、
3,13は制御回路、4,14,21゜32はケーブル
、5,15.18.33はレシーバ、16.19は保護
回路、17はデータ伝送制御回路、Ro、R3は出力イ
ンピーダンスとしての抵抗、R,、R2,R,、R5は
入力インピーダンスとしての抵抗である。FIG. 1 is an explanatory diagram of the principle of the present invention, FIG. 2 is a block diagram of an embodiment of the present invention, and FIG. 3 is an explanatory diagram of a conventional example. 1.11.31 is a driver, 2.12 is a switch circuit,
3 and 13 are control circuits, 4, 14, 21° and 32 are cables, 5, 15, 18 and 33 are receivers, 16 and 19 are protection circuits, 17 is data transmission control circuit, Ro and R3 are resistors as output impedance. , R, , R2, R, , R5 are resistances as input impedances.
Claims (1)
ーダンスを切換えるスイッチ回路(2)と、 アイドル時に前記出力インピーダンスを大きくするよう
に前記スイッチ回路(2)を制御する制御回路(3)と を備えたことを特徴とするデータインタフェース回路。[Claims] A switch circuit (2) that switches the output impedance of a driver (1) connected to a data transmission line, and a control circuit that controls the switch circuit (2) so as to increase the output impedance during idle. (3) A data interface circuit comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60197555A JPS6258750A (en) | 1985-09-09 | 1985-09-09 | Data interface circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60197555A JPS6258750A (en) | 1985-09-09 | 1985-09-09 | Data interface circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6258750A true JPS6258750A (en) | 1987-03-14 |
Family
ID=16376439
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60197555A Pending JPS6258750A (en) | 1985-09-09 | 1985-09-09 | Data interface circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6258750A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62204776A (en) * | 1987-02-07 | 1987-09-09 | 株式会社三共 | Pinball game machine |
JPS62204777A (en) * | 1987-02-07 | 1987-09-09 | 株式会社 三共 | Pinball game machine |
-
1985
- 1985-09-09 JP JP60197555A patent/JPS6258750A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62204776A (en) * | 1987-02-07 | 1987-09-09 | 株式会社三共 | Pinball game machine |
JPS62204777A (en) * | 1987-02-07 | 1987-09-09 | 株式会社 三共 | Pinball game machine |
JPH0534996B2 (en) * | 1987-02-07 | 1993-05-25 | Sankyo Co |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5436985B2 (en) | High-speed digital galvanic isolator with built-in low-voltage differential signal interface | |
US4607379A (en) | Circuit for connecting together multiple serial data lines | |
US5570037A (en) | Switchable differential terminator | |
US6720801B2 (en) | RS-232 bus data tap apparatus | |
US4947406A (en) | Communication interface | |
US5194758A (en) | Automatic switching circuit | |
JPS6258750A (en) | Data interface circuit | |
US6842037B1 (en) | Shared transmission line communication system and method | |
JPH06224976A (en) | Interface conversion circuit for half duplex serial transmission | |
CN216751748U (en) | Terminal resistor access control circuit, communication circuit and communication equipment | |
US10187229B2 (en) | Bi-directional, full-duplex differential communication over a single conductor pair | |
JP3496072B2 (en) | Transmitter / receiver circuit | |
CN214707734U (en) | Reliable communication circuit and system | |
JPH06242864A (en) | Connecting system | |
JPS6347022B2 (en) | ||
EP1429466B1 (en) | Frequency dependent telecommunication hybrid circuit | |
CN114244392A (en) | Terminal resistor access control circuit, communication circuit and communication equipment | |
JP2003163617A (en) | Data transmission system and cable | |
JPH0628073A (en) | Terminal resistor circuit | |
US4648132A (en) | Communication control apparatus | |
JPS60500233A (en) | telecommunications terminal | |
CN116561034A (en) | FPGA interface circuit and method for realizing MIPI output interface and data transmission system | |
JPS58219826A (en) | Bilateral transmitting/receiving circuit | |
KR940003825Y1 (en) | Noise cancel-circuit of data transmission line | |
JP3008198B2 (en) | adapter |