JPS625465A - 情報処理ユニツトおよびマルチ情報処理ユニツトシステム - Google Patents

情報処理ユニツトおよびマルチ情報処理ユニツトシステム

Info

Publication number
JPS625465A
JPS625465A JP60144285A JP14428585A JPS625465A JP S625465 A JPS625465 A JP S625465A JP 60144285 A JP60144285 A JP 60144285A JP 14428585 A JP14428585 A JP 14428585A JP S625465 A JPS625465 A JP S625465A
Authority
JP
Japan
Prior art keywords
processing
unit
information
input
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60144285A
Other languages
English (en)
Other versions
JPH0221017B2 (ja
Inventor
Akira Nakano
旭 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP60144285A priority Critical patent/JPS625465A/ja
Priority to US06/880,722 priority patent/US4918596A/en
Publication of JPS625465A publication Critical patent/JPS625465A/ja
Publication of JPH0221017B2 publication Critical patent/JPH0221017B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/50Allocation of resources, e.g. of the central processing unit [CPU]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/173Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17356Indirect interconnection networks
    • G06F15/17368Indirect interconnection networks non hierarchical topologies

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Multi Processors (AREA)
  • Advance Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
〔発明の技術分野〕 本発明は、与えられた被処理情報(入力f〜り)を使用
者の意図に従って処理する情報処理ユニツ1−と、この
1ニツ[−を組合わせて階層構造にしたマルチ情+fi
処即〕−ニットシスデムに関り−る。 〔従来技術〕 近年、電子計算機等による情報処理技術の進歩
【、tめ
ざましく、単一のシステムで扱う情報の晒は増々多くな
り、また種類も増々多様化している。 そのに7め、処理内容や処理対象に応しニジステムの機
能を拡張、変更等づる必要V[が高くなってきτいる。 以)、添付図面の第9図乃至第11図を参照しで従来技
術を説明する。 第9図は一般の情報処理j−三ワット概念図である。こ
の]ニフッl−1は使用者の意図に応じて、千順へに従
い処理△を実行する。処理Aの処理内容(よ入力データ
a、a2に所定の演咋をML、出カデータa3を発生さ
せるものである。 ところが今、入力データ量が増加し、ユニツ1〜1が所
定の時間内に処理できなくなっI、:とする。 この場合には、何らかの方法で処理能力の増大を図らな
りればならない。 能力増大の第1の方法は、装置の更新、変更等を行うこ
とであり、第10図にその概念図を示す。 すなわち、ユニット2の如く1順△+−B km従っT
処理△4Bを実(jできるようにケれぽ、入力データa
  −a  = 13  、 b2に所定の演nを施し
て出力f−タa 3 k−b 3を得ることが′(゛き
る。しかしこれでは、処理内容に応じ−(−別個の装置
(ユニー/1・)を用意しなければならず、システムの
柔軟性に乏しい。 能力増大の第2の1−J沫は、複数のユニット・を組合
けで1個の並行処叩シスjムを構成づ−ることであり、
第11図にその概念図を示寸、づ−なわち、・1順△に
従−)で処理へを実行−σる1ニツ]−1と、1順[3
に従って処理[3を実行づるコー2ツi= 3とを組合
21ひとまとまりのンル′f−ユニットシステムとする
。このようにすれば、ユニット自体の構成に変更を加え
ることなく能力増大を図ることができる。しかしながら
この方法では、使用者の意図をユニットごとに分配する
機能をもった装置αと、ユニットごとの処理結果を総合
する装δβが別途必要になる。このためシステムの拡張
が容易でなく、システムが大規模になると複雑性が著し
く増大する。 〔発明の目的〕 本発明は上記の従来技術の欠点を克服するためになされ
たもので、システムの拡張が容易で、かつ簡単な構成で
大規模なシステムを形成できる情報処理ユニットを提供
することを目的とする。また本発明は、多様な機能を同
時並行的に実行でき、かつ機能の総合および分割が容易
なマルチ情報処理ユニットシステムを提供することを目
的とする。 〔発明の概要〕 上記の目的を達成するため本発明は、使用者の意図(外
部規定情報)および処理すべき入力データ(被処理情報
)を入力する手段(外部入力手段)と、処理結果を外部
装置(例えばCRT)に出力する手段(外部出力手段)
と、上位ユニットとの間で情報(処理規定入力情報、処
理過程出力情報)の授受を行う手段(上2位入力手段、
上位出力手段)と、下位ユニットとの間で情報(処理規
定出力情報、処理過程入力情報)の授受を行う手段(下
位出力手段、下位入力手段)と、手順についての情報(
外部規定情報、処理規定情報)を自ユニット分と下位ユ
ニット分に配分(負荷の自動配分)する手段(処FJ!
 3!I定部)と、自ユニットの固有処理を実行する手
段(処理実行部)とを備える情報処理ユニットを提供す
るものである。 また本発明は、上記の情報処理ユニットを複数個組み合
せ、階層構成としたマルチ情報処叩ユニットシステムを
提供するものである。 〔発明の実施例〕 実施例の具体的な説明に先立ち、本発明の基本概念を第
12図および第13図により説明する。 本発明は同一構成のユニットを複数個組合せ、単一のユ
ニットシステムを構成できるようにするものである。そ
の際、ユニット間の接続はコネクタ、ケーブル等のみで
行えるようにし、そのために各ユニットに負荷の自動配
分機能を持たせるものである。 例えば第12図に示すように、同一構成のユニット△、
B、Cを直列に接続し、各ユニットA。 B、Cには被処理情報I、I、、1oを入力できるよう
にする。そして、ユニットAは使用者の意図を自ユニッ
ト分と下位ユニット(ユニットB。 C)分に分配する機能を有し、ユニットBはユニットA
から与えられた使用者の意図を自ユニット分と下位のユ
ニット0分に再分配する機能を有するようにする。一方
、ユニットBは下位のユニットCの処理結果と自ユニッ
トの処理結果を総合する機能を有し、ユニットAは下位
のユニットBからの処理結果情報と自ユニットの処理結
果を総合する機能を有づ゛るようにする。このようにす
れば、ユニットAは全体としての出力08+Ob+O6
を与えることができる。 また、例えば第13図に示すように、ユニツ1〜Aの下
にユニットB、Cを並列に接続する。そして、ユニット
△は使用者からの意図を自ユニット分とユニット8分と
ユニット0分とに分配する機能を有し、かつ結果を総合
する機能を有するようにする。このようにすれば、ユニ
ットAは全体としての出力O+ob+Ocを出力するこ
とかできる。 従って上記の様にすれば、システムの拡張を容易に最良
の形態で実現できることになる。 以下、添付図面の第1図乃至第8図を参照して、本発明
のいくつかの実施例を具体的に説明する。 情報処理ユニットの構成 第1図は一実施例の構成図である。図示の如く、情報処
理ユニット4は処理規定部5と、これに接続された処理
実行部6とを有している。また処理規定部5は、使用者
の意図を示づ゛外部規定情報を図示しないキーボード等
から入力するための第1の外部入力端子Cと、上位のユ
ニット(図示しない)からの処理規定情報を入力寸ろた
めの上位入力端子CIと、下位のユニット(図示しない
)に処理規定情報を出力するだめのIζ位出力喘子Co
1−C0oを有している。9!l埋実行部6は、入力デ
ータである被処理情報を図示しない外部装置(例えば磁
気記録再生装置)から入力するための第2の外部入力端
子Iど、処理結果である外部出力情報を外部装置(例え
ばCRTディスプレイ)へ出力するための外部出力端子
Oと、上位のユニットに処理過程情報を出力するだめの
上位出力端子DOと、下位のユニットから処理過程情報
を入力する/jめの下位入力端子DI、−・DIoとを
右している。 尚、第1図において、矢印は情報の流れをfIA密に示
()たものではない、、処理規定の意思14使用者から
発して次々とユニットに分散してゆき、一方、処理結果
としての過程情報は外部からの入力より始まり次々に集
約されて出力装置へ流れて行く。 その主たる流れを示しでいるのが矢印であり、処理規定
の源又は出力装置のある側を上位とする。 処理規定情報系 次に、処理規定情報系(外部規定情報系を含む)につい
(説明する。 処理規定情報とは、現行の一般の情報処理システムにお
ける]?ンド或いは、ソースジ1−】ダラムに相当lj
−るちのであり、使用者の意図を表現づるちのである。 この情報はすべC処理規定部5に結ばれる。外部規定情
報の系は使用者の意図が1接に外部から伝λられる系で
あり、処理規定情報(入力〉の系は伯のユニット(上位
の]ニラ+−>の処理規定部を経由して伝λられる系て
・ある。又、処理規定情報(出ツノ)の系は、この使用
者の意図を他のユニツ1−(下位のユニツ1〜)の処理
規定部へ伝えるためのものでaFxる。 ここで入力側に二ある接続[]をユニットについでの下
位入力喘子(接続[1)CIと呼び、出力側を上位出力
端子(接続口)COと呼ぶことにす゛る。 一般にこの両接続[7]は同一の仕様であり、−上位側
接続口は他1ニツ[〜(上位ユニッt−)の下位接続口
と、又、下位側接続口は他ユニット(下位ユニット)の
上位側接続[二」と直接接続が可能に八っている。但し
、外部規定情報の為の接続:[1については、ここの論
理的機能は下位接続口と同じであるが、そのハードウェ
ア的仕様は、外部装置との接続」−1必ずしも上位接続
口と同一でなくともよい。 なお、この処理規定情報系については、処理現定部によ
りその「断・接」のv制御が可能である。この利用法に
ついては後述する。 111影佐−9乱1 次に処理過程情報系(外部入出力情報系を含む)につい
て説明する。処理過程情報とは、現行の一般の情報処理
システムにおける人出力データに相当するものであり、
入力データに対して使用者が規定した処理を施し所要の
結果を得るための、その過程にある情報である。この端
子Do、Dl’E経由する情報は、すべて処理実行部6
に結ばれる。 外部出力情報、外部入力情報の系は1接外部の入出力装
置とデータの授受を行う系であり、処理過程情報の系は
他の]−ニットを経由する系である。 この場合、処理過程情報(入力)は下位側にその接続口
(1;位入力端子1〕l)を有し、ヌ処理過程情報(出
力)は−1位側にその接続口(上位出力端子Do)を有
している。一般に、この両接続口
【、1同一の仕様であ
り、処理規定情報系と同様に他のユニツ1〜との相り接
続を保証するものとなっている。但し、外部入力情報の
ための接続口(端子I)については、その論理的機能は
下位側接続口く端子Dl)のそれと同じであるが、その
ハードウェア的仕様は入力装置(大きく依存し、必ずし
も下位接続口と同一でなくともよい。同一の関係が、上
位接続口(端子DO)と外部出力情報用接続口(端子O
)との間に存在する。 東−星一町j−都 次に、処理規定部5の機能について説明号る。 これ【、L、処理規定情報系の上位入力端子CI 13
よび外部規定情報系の第1の入力端子Cを介して、使用
者の意図つまり処理を規定するための情報を受ける。更
に、必要に応じて処理実行部6中の情報を参照して自ユ
ニットの処理内容を定め、これに基づいて処理実行部6
の設定を行う。但し、自己の能力を−[廻る要求、或、
いは自己にない機能を必要どJる処38!要求等が伝え
られIこ場合は、もし下位に接続されているユニットが
あれば、使用者のな図を自己ユニットに対するものと下
位ユニットに対するものに分割し、後者を処理規定情報
(出力)として下位出力端子CO1〜COoを介して下
位ユニットに出力する。これと同様に、この下位ユニッ
トに期待すべき処理過程情報の内容も定まるわけである
から、この入力があること前提として処理実行部の設定
が行われることとなる。 以下、これを[負荷の自動配分11m能と呼ぶ。 この自動配分機能は本発明方式の特長を発揮するために
極めて有用であるが、システムの構成の方法によって必
須ではない場合もある。例えば第2図に示すように、負
荷配分のシステムは別個に存在し、各ユニットがユニッ
ト別に仕分けされて処理規定情報を渡される場合である
。 第2図<a>において、上位ユニットAに3個の下位ユ
ニットB  、B2.B3が接続されていす る。使用者の意図は処理規定装置7において処理規定情
報C、C1,C2,C3に配分され、それぞれのユニッ
トに送出される。ユニットB1゜B、、、B3はそれぞ
れ被処理情報11.12゜■3について固有の処理を実
行し、処理過程情報り、、C2,C3をユニットAに送
る。ユニットへは固有の処理の結果を外部出力情報0と
してCRT等に送出する。 また、第2図(b)においては、ユニットA。 B、Cが3階層を構成しており、別途処理規定装置7が
設けられている。このシステムの場合にも、いわゆる負
荷の自動配分は情報処理ユニット外の装置7によりなさ
れる。但しこれらのような場合も、ユニット内にあるべ
き一部機能部分が外部の他の装置内に離れて存在してい
ると考えられる訳であり、基本的性格は変らないと言え
る。 処理実行部 次に、処理実行部6の機能について説明づる。 処理実行部6は処理規定部5による設定に従い、下位入
力端子D11〜DI、からの処理過程情報(入力)及び
第2の外部入力端子Iがらの外部入力情報を処理し、そ
の結果を上位出力端子DOを介して処理過程情報(出力
)として出力すると共に、外部出力端子Oを介して外部
出力情報として出力する。その処理の一般形は、まづ外
部入力情報に基き自己固有の処理を行ない、一旦自己分
担分の処理結果をまとめる。同時に下位に分担させた処
理の結果を下位接続口(端子DI、〜DIo)より取り
込み、これを先の処理結果と複合させ、処理規定部が入
力として受取った規定情報に対応する総合結果を出力す
る。 この変形としては、外部入力情報を用いた自己の処理を
行わず、下位ユニットからの処理過程情報の変換のみを
行う処理、或いは、複数の下位ユニットからの処理過程
情報(入力)を一つにまとめる処理等がある。又、下位
にユニットが接続されていない場合(最下位階層のとぎ
)は、外部入力情報による自己固有の処理のみである。 又、原理的には、これら何れの入力情報も利用しない処
理もあり得る。例えば、外部入力データを固定して定数
データ等と共に処理規定情報の一部として与える場合で
ある。この場合、外部データが変化した事に追随した結
果を出すためには、これを処理規定の変更として受取り
、これに応じてこの処理実行部の設定変更を行うことと
なる。 システムにおけるユニットの構成 次に、上記のユニットを組合せて構成するシステムにお
ける、各ユニットの構成について説明する。情報処理ユ
ニット4に含まれる処理規定部5と処理実行部6の機能
および能力は任意である。 各種情報系については、その接続口の数は随意であり、
ユニット毎に異なっていても差支えない。 但し、上位接続口(端子CI、Do)と他ユニット(上
位ユニット)の下位接続口(端子Co、DI)、下位接
続口(端子CO,DI)と他ユニット(下位ユニット)
の上位接続口(端子C1,DO)が直接ケーブルコネク
タで接続可能でなければならない。これらの情報系は、
第1図に記載のものが常に全部利用されるとは限らない
。 以下に幾つかの例を掲げて説明する。 ■ 最上位に接続されたユニット及び単体システム(1
個のユニットで構成されるシステム)この場合には」1
位接続口は利用されない。一方、外部規定情報系は必づ
°利用される。 ■ 最下位に接続された」ニラ[−及び単体シス−jム この場合には下位接続口は利用されない。外部規定情報
系が外部データを供給づる場合を除IJば、外部入力情
報系は必ず利用される。 ■ J−1下位側共に他ユニット接続されているユニッ
ト この場合には上、下接続口は必ず利用される。 他の接続口については、その−1−ツー・への処理規定
の内容によって異なる。使用菌の意図の伝達系を最下位
ユニットへの1本に絞る場合は、外部規定情報系は利用
されない。下位より処理過程情報同士の複合のみを処理
内容とする時は、外部入力情報系は利用されない。 システムの構成 次に、第1図に示す情報処理ユニットにより構成される
システムについて説明する。 (1)  単体システムの−・・般例 1個のユエッ1−のみぐ構成されたシステムであり、第
33図にイの構成図を承け。図示の通り、下位、I3よ
び下位接続1−1は利用しない。使用菌の意図は外部規
定情報系より伝えるようにするため、外部入力情報(0
〉系を図示しイ1いキーボード等の入力装置へ接続゛4
゛る。また、外部出力情報(0)系を図示17<ZいC
RT等の出力装置へ接続する。 ここでは、利用されていない」−位および一ト位接続り
の存在(つまり容易なる拡張性の潜イF)を除(」ば、
外面的挙動は工11行の・般的情報処理装置の挙lJJ
と根本的に異なるものCはない。 (2)  3個のユーツ1−を直列に接続した場合の一
般例 第4図にその具体的構成を示す。いま、第4図において
、」ニラt−4Aは機能■と能力P1とを右し、ユニッ
ト4Bは機能■と能力P2どを有し、ユニツh 4 C
は機能工と能力P3とを有するとする。 7CL ’r今、ユーザの要求は礪能工についてP1+
1〕  の能力、機能「についてP2の能力のシスデム
であったとする。一方、メーカは第4図の如き機能およ
び能力を有−するユニット4A、4B。 4Cを直列に接続しシステムを構成して出荷したとする
。また、ユニツ1−4A、4B、4C間は互いに1組の
接続口で結合し、出力装置用の系0は−1−ニット4A
の外部出力情報系へ、使用考意図伝達の系Cはユニツ[
・4Aの外部規定情報系へ結んだとする。そして、図示
しない入力装置(1)と結ぶ11の系はユニツ1−4A
及び4Cの外部入力情報接続口と結び、同じく図示しな
い入力装置(2)と結ぶI2の系は]ニラh 4 Bの
外部入力情報接続口と接続したとする。又、各ユニット
の情報規定部に【、L「負荷の自動配分」職能を持I、
″せたとする。 もしこの3個のユニットを1体にしてケースで囲んだと
すれば、図中のC,O,1,I2を外部情報系どJる甲
1の−1,ニットとじてコーナーの目に映る(ctザで
ある。又、その動作も外部から視察する限り前述の単体
システムの場合ど区別できない。そこで、次に処理負荷
の異なる場合の内部動作の違いを解説する。 (2)−1,負荷が機能■についてP1以下のとき全て
の処理はユニット4Aで行われ、ユニット4B、4Gは
アイドル状態にある。コニツl−4A【よ下位ユニット
どの情報授受を一切行わず、入力される被処理情報■1
を出ツノoに変換(る処理を実行する。 (2)−2,負荷が機能■についてP1+αくα≦P1
)のどき ■ ユニット4Aの処理規定部は!jえられた負荷のう
ら、自コニツトが81分の処理を行<宋うよう処理実行
部を設定する。寸なわら、α分についでの処lIP結果
が下位接続口から得られるものとしτ、これと自己処理
結果とから、P1+α分の総合結果を導き0より出力さ
1ジるよ″)設定する。そこで、ユニツi−4△の処理
吸定部は、機能■、負荷αについての規定情報をユニツ
1−4Bの処理規定部へ渡す、4 ■ ユニット4Bの処理規定部は、与えられた規定情報
の中に自己の機能■に関するものがないため、自己の処
理実行部に対しては処理過程情報の中継のみを行う様設
定し、規定情報はそのままユニット4Cへ渡す。 ■ ユニット4Cの処理規定部は、与えられた規定情報
の内容が自己に適合するものであるので、このα分の処
理について自己の処理実行部の設定を行う。 ■ ユニット4 C(711L理実行部は、外部入力情
報系11よりのデータを用いて所定の処理を行ない、出
力をユニット4Bへ渡す。 ■ ユニット4Bの処理実行部は、ユニット4Cよりの
処理過程情報をユニット4Aへ中継する。 ■ ユニット4Aの処理実行部は、外部入力情報系■1
よりのデータを用いて所定の処理を行なう。そして、ユ
ニット4Bよりの処理過程情報と揃った時点両者の複合
処理を行ない、外部出力情報系Oへ送出する。 (2)−3,負荷が機能■についてP1以下、機能■に
ついてP2以下のとき、 ■ ユニット4Aの処理規定部は、機能■に関づる処理
をηへて実行するよう、処理実行部の設定を行なう。同
時に、機能■に関する処理結果が下位接続口から得られ
るものとして、両結果の複合に関する設定を行う。そし
て、機能■についての規定情報をユニット4Bへ渡す。 ■ ユニット4Bの処理規定部は、渡された規定情報の
処理を全部自ユニットで負担出来るため、下位ユニット
は一切考慮せず処理実行部の設定を行う。 ■ ユニット4Cは、上位との情報授受は一切なく、ア
イドル状態である。 ■ ユニット4Bの処理実行部は、外部入力情報系■2
よりのデータを用い【所定の処理を行ない、出力をユニ
ット4Aへ渡す。 ■ ユニット4Aの処理実行部は、外部入力情報系11
よりのデータを用いて所定の処理を行ない、ユニット4
Bよりの処理結果と揃った時点で、この両者の複合処理
を行ない外部出力情報系Oへ送出り゛る。 (2)−4,(2)−2の例に負荷の自動調整を加味し
たとぎ (2)−2■の結果、もし自己の処理結果が出るよりも
早く下位よりの結果が同君したとすれば、下位側の負荷
の方が軽かった事になる。従って、ユニット4 A G
、を負荷の一部を下位へ移し変える事が可能である。同
一処理を反覆させる適用例では、この設定変更を繰り返
すことにより、最も処理速度の速い組合せを見出すこと
が出来る。 分散制御システム 次に、第1図に示す情報処理ユニットを用いて構成でき
る分散制御システムについて説明する。 本発明に係るユニットを追加していくことにより、多数
のユニットによる極めて大きなシステムの構築が可能で
ある。但し、これまでの説明では、最上位ユニットが使
用者の意図を受取り、これを必要に応じて下位のユニッ
トに分担させることとしているため、最上位側へ近づく
ほど処理規定情報系の負荷が大となってくる。これに比
して処理過程情報系では、外部入力情報系の分散が図ら
れである一方、処理過程情報の流れも途中で複合を重ね
てゆく本方式の性格上、ユニットの増加が情報の流れの
量の増加につながるものではない。このため中間ユニッ
トにも適宜外部規定情報系を接続し、いわば他方分権的
な制御体系のシステムを構築すれば、規定情報系が無制
限に肥大することがなく、巨大システム化を実現するこ
とが出来る。 但しこの場合も、処理のタイミングを管理する情報のよ
うな、いわば中央集権的に運用したい情報もある。その
ため、先に説明した処理規定情報系の「接・断」制御1
機能が有用となる。 この様な分散制御方式をとった場合においても、システ
ム全体として全ユニットの個別能力の和の能力を有する
単一のユニットと等価に機能するという、本発明方式の
特質は維持されている。唯、外部規定情報系を複数備え
ている点が特徴的であるに過ぎない。 趙ユ」−色2ノ、ラー1.−ム 次に、本発明を電子描画シスブームくグフフ、イックj
゛イスプレイシステム)に適用1ノだ場合rついて具体
的に説明する。 なお、ここにいう電子描画システムとは、電子計弾機お
よびグラフィックディスプレイ1J:る復合システムと
等価41処理を行うシステムを指しCいる。 まず、1個の電子描画】4置が本発明のコニツト方式の
装[dであるためには、他の同秤装置の!l!11叩能
力と自己の叫埋を合せで、両名かあL′かt)単一・の
装置であるがごとき出力が得られる様で+2:りればな
らない。そして、他の装置からの入力と自己の出力が、
同一仕様の信弓群でなtノればへら^い。従って本実施
例では、処理過程情報を表示用CRIの走査に同期iノ
で走合点の基点の情報を順次伝送する形態のちのとする
。各点毎の情報はその点に図形が存在したか否かを示す
情報−ぐあり、また存在していたとJればその図形の優
先度及びM(度に関1−る情報である。 装置(まこの様な内含の処理過程情報を入力どし−(受
取り、自装置t)FJえられ図形−y”−夕を処理し、
走査各点ごとの情報を得る事ができる。これを同一’−
f:Xについ−(の入力情報と比較し、自装置の出力が
入力の4)の31、り優先度が高い場合にのみ、自装置
の出力45つ−C入力情報を置き換えることどする。−
iの結果、出1)情報は入力情報と同一・形態て゛あり
、かつ自装置どト位装置の全処理の綜合の結果となって
いる。 以上の如へ仕様の処理過程情報を採用することによ(′
)、本発明の思想にMく電子描画装置が実現される。尚
、りう−・方の処理規定情報系【、二ついては、既に各
種のシ1笥■バス等のブ゛イジタルバスが存在しており
、その何れを採用し−rも規定情報の授受は可能であり
問題はない。 次に1、電子描画シスラ°ムを牛体シスデムにしたどき
の動画のリアルタイム表示を説明する。第5図に示すよ
うに1個の1ニツト4を使用するが、外部規定情報系に
はキーボード11、外部出力情報系にはCA<T12、
外部入力情報系には座標読取器、ジニ]イスディック、
マウス等の画面の変化の源どなるデータを供給する装置
(例えばマウス13)を接続する。画面構成のためのデ
ータ、即ら各図形の輪郭γ−夕、優先度データ、輝度デ
ータ等はキーボードより与えるが、リアルタ、イムに変
化する事項については、外部入力の情報との関連を指定
しておく。処理規定部はこれに基いて処りIl実行部を
設定するので、動く部分の処理は、外部入力情報をbと
に処理実行部が図形データの関連部分を更新しつつ、リ
アルタイム表示を()う。 次に、電子描画システムを2間能の31ニット直9+1
接続シス7−ムにしlζ場合を説明する。これ迄の説明
は、表示される図形が不透明の場合であった。、、透過
性の場合は、てこ迄の処理の最高優先度の不透過性図形
より優先曵の高い場合Cま、イの輝匪情報を透過性図形
の影響面を乗じた値に史新し、優先度はそのままどする
処理を行う1、この場合、いvlこん透過性図形の情報
が’EJ白された後に、ぞれ迄の最高優先度の不透過図
形より優先度の高い不透過図形が現れた時は、(Lれf
J二対ケる処理が出来へい。従つ了、透過性図形の処理
【31、出力としUlま最終段階側で行わなE)ればな
らない。 いま、第6図に示すように、コーニツ1−△を機能が透
過性図形処理、リアルタイム表示で、能力が100図形
であるとし、コニツl−8を機能が不透過性図形処理、
リアルタイム表示で、能力が100図形で・あるとし、
ユニットCを機能が不透過性図形処理、リアルタ・イム
表示で、能力が100図形であると仮定する。ぞしてこ
れらコニットを、ユニット八を最上位と1ノでA−B−
Cと■U−る。キーボード11はコニット△の外部規定
情報系と接続し、CRT 12 t、L同じくΔの外部
出力情報系(,9二接続−・jる。外部入力情報系とじ
て(ま、△、B、C共づ−べての入力装置14,15.
16と接続され、(1意の入力が選択出来る状態として
おく。また、[9伺の自動配分−1機能は備わっている
と1−る。 (1)  衣示央求が不透過性図形、150図形のとさ ■、−1ニツ]・△の処理規定部は、規定情報っまり表
示要求に基づく画面構成データがすべて不透過性である
ので、規定情報をすべてユニットBへ渡す。そして処理
規定部は、処理実行部が処理過程情報をそのまま通過さ
ぜる種設定する。 ■、ユニットBの処理規定部は、規定情報より自己能力
の100図形分のデータをとり、残余をユニットCへ渡
す。そして処理規定部は、処理実行部がこの100図形
分の処理を行う種設定する。 ■、ユニットCの処理規定部は、与えられる全図形デー
タを処理する揉処理実行部を設定する。 ■、ユニットCの処理実行部は、与えられる50図形分
のデータを処理し出力をユニットBへ渡す。 ■、ユニットBの処理実行部は、与えられる100図形
分のデータを処理する。そして、この処理結束の図形デ
ータがもし同一点にあるユニットCよりの入力データの
優先度より高い場合は、優先度および輝度データをとり
換える。 ■、ユニットΔの処理実行部は、1ニツトBからのデー
タをそのまま外部に出力する。 (2)表示要求が透過性図形、50図形と不透過性図形
、80図形のとき ■、ユニットAの処理規定部は、透過性図形の処理をづ
べて引き受け、これに応じた処理実行部の設定を行う。 一方、不透過性図形に関する全規定情報をユニットBへ
渡す。 ■、ユニットB(7)処理規定部は、不透過性図形に関
する処理を全て引き受け、これに応じて処理実行部を設
定する。そして処理実行部は、与えられた80図形分の
不透過性図形のデータを処理し、出力をユニット八に渡
す。 ■、ユニットCはアイドル状態である。 ■、ユニットへの処理実行部は、与えられた50図形分
の透過性図形のデータを処理する。 そしてユニットBから与えられた処理結果データとの総
合を行い、結果をCRTに出力する。 変  形  例 本発明が上記実施例に限定されないことは言うまでもな
い。例えば第7図に示すように、ユニットを3r@層に
し1.下位階層をユニット4Aで、中間位階層をユニッ
ト4B、4B2で、下位階層をユニット4C〜4C4で
それぞれ構成し、それぞれのユニットに外部入出力機能
を持たせるようにしてもよい。ざらにこれを41@1m
以上のnvA層としてもよく、巨大システムを簡単に構
成できる。 また、第8図に示すように14個のユニットで5階層構
成とし、例えば第2位のユニツl−82と第4位のユニ
ットD1に中間情報の入出力機能を持たせるようにして
もよい。 ここまでの説明では、通常の概念における情報処理装置
をユニット方式化することを出発点とし、これを任意に
複数台接続し、任意の能力のマルチ情報処理ユニットシ
ステムを構成することを想定していた。しかし、ここで
その複合化へ向けた視点を逆向きに、すなわち細分化の
方向に向けてこの方式の特徴を説明することも可能であ
る。古い換えれば、これはユニットの規模を小さくして
いくことにほかならない。細分化の限界は目的とする情
報処理の基本手順を実行する要素である。従って、メー
カがこの要素(ユニット)をV L S i等の形で用
意し、ユーザの要求に応じて必要@および必要階層のユ
ニットからなるシスーテムに構成し、出荷することが可
能どなる。 以上実施例について説明したように、本発明によればシ
ステム拡張の容易性は、使用者に対して自己のシステム
をその時のニーズに容易に追従させ得ることを約束する
。他方、製造者にとっても、自己の製造する装置の内部
構成にこのユニット方式の概念を遣用することにより、
ユーザの要望に適合した装置を短期間に提供し得る。 萌述したように、このユニット方式を効果的に利用する
だめの一つの概念として「負荷の自動配分」があるが、
システム拡張の容易性はこの概念のいわば静的な利用法
である。従ってこの概念を動的に活用すれば、外部の処
理11伺、内部の?aII分シスフ゛ムのダウンの如き
環境変化に榮軟に対@rきるシステムが実現Cきること
となる。 この方式は特定の情報処理系を想定したちの1・なく、
どの様4募種類のものにし適用可能(゛ある。 しかし、いわゆる電子π1算機シスーアムについて(よ
、本概念から相当の隔りの有る所に固定した、強大なひ
どつの概念用品を作りあげでj3す、この分野を対象と
して説明を加えI、:ので(6を適当な叩解を1−]■
い13ぞこで本明細潟では、現ff動乱の渦中にあると
思われる電子描画システム(いわゆる」〕〕7/ビl−
タグラフィックスシステム)を主たる対象として具体例
を説明してきた。 〔発明の効宋〕 以上の通り本発明によれば、使用者の意図を示づ゛処理
規定情報を自ユーツ1−の処理対象分ど下位1ニツ1−
の処理対象分に分配する機能(9旬の自動配分機能)を
持たせ、かつ、自ユニツl−の処理結果ど下位−1ニツ
トの処理活用を総合して外部もしくは上位j−ニットへ
出力する機能を持たせIこのて・、シスアームの拡張、
変史等4:棒め(容易に実現づ−るJどがぐきる情報処
理L−ツl−S i庁らねる。。 まt、:、使用者の意図に適切トニ応えることのできる
ンルブ情報処理i丁ットシスj゛ムが得られる、。
【図面の簡単な説明】
第1図は本発明(二係る情報処理゛1−三ツ1〜の一例
の基本構成図、第2図は本発明に係るマル・f情報姶埋
コニットシスラムの一例の構成図、第3図tit甲−の
−1−ニラ1−で構成1〕t、二本発明に係る情報処理
装置の一例の構成図、第4図は3個の]−ニラl−で構
成して本発明に係るマルチ情報処理1ニッl−シスjム
の一例の構成図、第5図は1個の、7ニツトで構成した
本発明に係る電子描画システムの一例の構成図、第6図
は3個の:llニラ1〜構成した本発明に係る電子描画
システムの一例の構成図、第7図は本発明に係るコーッ
トを3階層としたマルチ情報処理ユニットシスデムの一
例の構成図、第8図は本発明に係るユニットを5階層と
したマルチ情報処理ユニットシステムの−・例の構成図
、第5)図乃争第1゛1図はイれぞれ一般の情報処理装
置の概念図、第12図および第13図は情報処理ユニッ
トを組合ぜたシステムの概念図【゛ある。 4.4A、13.4G、4D、4E・・−情報処理1ニ
ツ1−15・・・処理規定部、6・・・処理実行部、C
・・・外部規定情報入力系(第1の外部入力)、0・・
・外部情報出力系(外部出力)、I・・・外部情報入力
系(第2の外部入力)、(]・・・処理規定情報入力系
(、L位入力)、1)0・・・処理規定情報出力系(」
三位出力)、C01〜COn・・・処理規定情報出力系
(下位出力)D11〜・DIo・・・処理規定情報出力
系([・位入力)出願人代理人  佐  蒔  −・ 
 雄ル5図 糸8[ffl

Claims (1)

  1. 【特許請求の範囲】 1、使用者の意図を外部規定情報として入力すると共に
    被処理情報を入力するための外部入力手段と、使用者の
    意図を処理規定入力情報として同一構成の上位ユニット
    から入力するための上位入力手段と、同一構成の下位ユ
    ニットの処理結果を処理過程入力情報として入力するた
    めの下位入力手段と、前記外部規定情報および処理規定
    入力情報を自ユニットの処理対象分と前記下位ユニット
    の処理対象分に分配すると共に、前記被処理情報および
    /又は処理過程入力情報について自ユニットの固有の処
    理を実行する処理部と、この処理部による固有処理の結
    果の全部又は一部を出力するための外部出力手段と、前
    記処理部による固有処理の結果の一部又は全部を処理過
    程出力情報として前記上位ユニットに出力するための上
    位出力手段と、前記処理部で分配された前記下位ユニッ
    トの処理対象分の情報を処理規定出力情報としてこの下
    位ユニットに出力するための下位出力手段とを備える情
    報処理ユニット。 2、前記処理部は処理規定部とこれに接続された処理実
    行部とを備え、前記処理規定部は前記外部入力手段、上
    位入力手段および下位出力手段に接続され、前記外部規
    定情報および/又は処理規定入力情報にもとづき必要に
    応じて前記処理実行部からの情報を参照して自ユニット
    の処理内容を規定すると共に、自ユニットの対象外の処
    理内容についての情報を処理規定出力情報として前記下
    位出力手段を介して出力するよう構成され、前記処理実
    行部は前記外部入力手段、下位入力手段、外部出力手段
    および上位出力手段に接続され、前記処理規定部で規定
    された自ユニットの処理内容に従って前記被処理情報お
    よび/又は処理過程入力情報について固有の処理を実行
    し、この固有の処理の結果を前記外部出力手段および/
    又は上位出力手段を介して出力するように構成される特
    許請求の範囲第1項記載の情報処理ユニット。 3、前記処理部は、前記外部入力手段、外部出力手段、
    上位入力手段、下位入力手段、上位出力手段および下位
    出力手段の少くともひとつにおける情報入出力の可能状
    態と不可能状態を制御するようにした特許請求の範囲第
    1項または第2項記載の情報処理ユニット。 4、入力された被処理情報を使用者の意図に従つて処理
    し処理結果を出力する情報処理ユニットを複数個組合せ
    、唯一のユニットからなる最上位階層と、少くとも1つ
    のユニットからなる少くとも1階層の中間位階層と、少
    くとも1つのユニットからなる最下位階層とを含む3階
    層以上の階層構造にしたマルチ情報処理ユニットシステ
    ムにおいて、 前記最上位階層のユニットは、使用者の意図を示す外部
    規定情報をこの最上位ユニットの処理対象分とより下位
    ユニットの処理対象分に分配し、この下位ユニットの処
    理対象分の情報を処理規定情報としてこの下位ユニット
    に出力する手段と、前記自ユニットの処理対象分の外部
    規定情報に従い、外部から入力された被処理情報および
    /又は前記下位ユニットの処理結果について固有の処理
    を実行し、処理結果を外部出力情報として出力する手段
    とを有し、 前記中間位階層のユニットは、より上位ユニットからの
    処理規定情報を自ユニットの処理対象分とより下位ユニ
    ットの処理対象分に分配し、この下位ユニットの処理対
    象分の情報を処理規定情報としてこの下位ユニットに出
    力する手段と、前記自ユニットの処理対象分の処理規定
    情報に従い、入力された被処理情報および/又は前記下
    位のユニットの処理結果について固有の処理を実行し、
    処理結果を前記上位のユニットに出力する手段とを有し
    、 前記最下位階層のユニットは、より上位ユニットからの
    処理規定情報に従い、入力された被処理情報について固
    有の処理を実行し、処理結果を前記上位ユニットに出力
    するように構成されるマルチ情報処理ユニットシステム
    。 5、前記最上位階層のユニットは、前記固有の処理の結
    果をシステム外部に出力する手段を有する特許請求の範
    囲第4項記載のマルチ情報処理ユニットシステム。 6、前記中間位階層のユニットは、前記固有の処理の結
    果の全部又は一部をシステム外部に出力する手段を有す
    る特許請求の範囲第4項又は第5項記載のマルチ情報処
    理ユニットシステム。 7、前記最下位階層のユニットは、前記固有の処理の結
    果の全部又は一部をシステム外部に出力する手段を有す
    る特許請求の範囲第4項乃至第6項のいずれかに記載の
    マルチ情報処理ユニットシステム。 8、前記最上位階層、中間位階層および最下位階層のユ
    ニットの少なくともいずれかへの被処理情報の全部又は
    一部の入力は、システム外部の入力装置を介して直接に
    行うようにした特許請求の範囲第4項乃至第7項のいず
    れかに記載のマルチ情報処理ユニットシステム。 9、前記最上位階層、中間位階層および最下位階層のユ
    ニットの少くともいずれかへの被処理情報の全部又は一
    部の入力は、より上位および/又はより下位のユニット
    を介して間接に行うようにした特許請求の範囲第4項乃
    至第8項のいずれかに記載のマルチ情報処理ユニットシ
    ステム。 10、入力された被処理情報を使用者の意図に従って処
    理し処理結果を出力する情報処理ユニットを複数個組合
    せ、唯一のユニットからなる上位階層と、少なくとも1
    つのユニットからなる下位階層とを含む2階層の階層構
    造にしたマルチ情報処理ユニットシステムにおいて、 前記上位階層のユニットは、使用者の意図を示す外部規
    定情報を自ユニットの処理対象分と下位ユニットの処理
    対象分に分配し、この下位ユニットの処理対象分の情報
    を処理規定情報として出力する手段と、前記自ユニット
    の処理対象分の外部規定情報に従い、外部から入力され
    た被処理情報および/又は前記下位ユニットの処理結果
    について固有の処理を実行し、この処理結果を外部出力
    情報として出力する手段とを有し、 前記下位階層のユニットは、前記上位ユニットからの処
    理規定情報に従い、入力された被処理情報について固有
    の処理を実行し、この処理結果を前記上位ユニットに出
    力するよう構成されるマルチ情報処理ユニットシステム
    。 11、前記下位階層のユニットは、前記固有の処理の結
    果の全部又は一部をシステム外部に出力する手段を有す
    る特許請求の範囲第10項記載のマルチ情報処理ユニッ
    トシステム。 12、前記下位階層のユニットへの被処理情報の全部又
    は一部の入力は、システム外部の入力装置を介して直接
    に行うようにした特許請求の範囲第10項又は第11項
    記載のマルチ情報処理ユニットシステム。 13、前記下位階層のユニットへの被処理情報の全部又
    は一部の入力は、前記上位ユニットを介して間接に行う
    ようにした特許請求の範囲第10項乃至第12項のいず
    れかに記載のマルチ情報処理ユニットシステム。 14、入力された被処理情報を使用者の意図に従って処
    理する情報処理ユニットを複数個組合せ、少くとも1つ
    の上位ユニットと、これに従属する少くとも1つの下位
    ユニットを含む階層構造にしたマルチ情報処理ユニット
    システムにおいて、使用者の意図を示す規定情報を前記
    上位ユニットの処理対象分と前記下位ユニットの処理対
    象分に分配し、それぞれ前記上位ユニットおよび下位ユ
    ニットに送出する規定手段を備え、 前記上位ユニットは前記規定手段からの規定情報に従い
    、システム外部から入力された前記被処理情報および/
    又は前記下位ユニットの処理結果について固有の処理を
    実行し、処理結果をより上位のユニットおよび/又はシ
    ステム外部に出力するよう構成され、 前記下位ユニットは前記規定手段からの規定情報に従っ
    て固有の処理を実行し、処理結果を前記上位ユニットお
    よび/又はシステム外部に出力するように構成されるマ
    ルチ情報処理ユニットシステム。
JP60144285A 1985-07-01 1985-07-01 情報処理ユニツトおよびマルチ情報処理ユニツトシステム Granted JPS625465A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP60144285A JPS625465A (ja) 1985-07-01 1985-07-01 情報処理ユニツトおよびマルチ情報処理ユニツトシステム
US06/880,722 US4918596A (en) 1985-07-01 1986-07-01 Hierarchical information processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60144285A JPS625465A (ja) 1985-07-01 1985-07-01 情報処理ユニツトおよびマルチ情報処理ユニツトシステム

Publications (2)

Publication Number Publication Date
JPS625465A true JPS625465A (ja) 1987-01-12
JPH0221017B2 JPH0221017B2 (ja) 1990-05-11

Family

ID=15358518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60144285A Granted JPS625465A (ja) 1985-07-01 1985-07-01 情報処理ユニツトおよびマルチ情報処理ユニツトシステム

Country Status (2)

Country Link
US (1) US4918596A (ja)
JP (1) JPS625465A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009181374A (ja) * 2008-01-31 2009-08-13 Mitsubishi Electric Corp 機能提供装置

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4901225A (en) * 1984-04-09 1990-02-13 Kabushiki Kaisha Toshiba Processing apparatus with hierarchical structure for implementing a machine instruction
IN170793B (ja) * 1987-12-18 1992-05-23 Hitachi Ltd
US5283900A (en) * 1989-10-02 1994-02-01 Spectron Microsystems, Inc. Real-time operating system and virtual digital signal processor for the control of a digital signal processor
US5276900A (en) * 1990-12-14 1994-01-04 Stream Computers Master connected to common bus providing synchronous, contiguous time periods having an instruction followed by data from different time period not immediately contiguous thereto
JPH0764893A (ja) * 1993-08-31 1995-03-10 Canon Inc ネットワーク・システム
US7024449B1 (en) * 1996-11-29 2006-04-04 Ellis Iii Frampton E Global network computers
US7926097B2 (en) 1996-11-29 2011-04-12 Ellis Iii Frampton E Computer or microchip protected from the internet by internal hardware
US8225003B2 (en) 1996-11-29 2012-07-17 Ellis Iii Frampton E Computers and microchips with a portion protected by an internal hardware firewall
US7805756B2 (en) 1996-11-29 2010-09-28 Frampton E Ellis Microchips with inner firewalls, faraday cages, and/or photovoltaic cells
US6725250B1 (en) 1996-11-29 2004-04-20 Ellis, Iii Frampton E. Global network computers
US7506020B2 (en) 1996-11-29 2009-03-17 Frampton E Ellis Global network computers
US7035906B1 (en) 1996-11-29 2006-04-25 Ellis Iii Frampton E Global network computers
US20050180095A1 (en) * 1996-11-29 2005-08-18 Ellis Frampton E. Global network computers
US7634529B2 (en) * 1996-11-29 2009-12-15 Ellis Iii Frampton E Personal and server computers having microchips with multiple processing units and internal firewalls
US6732141B2 (en) 1996-11-29 2004-05-04 Frampton Erroll Ellis Commercial distributed processing by personal computers over the internet
US6167428A (en) * 1996-11-29 2000-12-26 Ellis; Frampton E. Personal computer microprocessor firewalls for internet distributed processing
US8312529B2 (en) 1996-11-29 2012-11-13 Ellis Frampton E Global network computers
US6009455A (en) * 1998-04-20 1999-12-28 Doyle; John F. Distributed computation utilizing idle networked computers
US8125796B2 (en) 2007-11-21 2012-02-28 Frampton E. Ellis Devices with faraday cages and internal flexibility sipes
US8429735B2 (en) 2010-01-26 2013-04-23 Frampton E. Ellis Method of using one or more secure private networks to actively configure the hardware of a computer or microchip
CN103064490B (zh) * 2011-10-24 2015-11-25 联想(北京)有限公司 一种电池共享方法及装置
WO2018142592A1 (ja) * 2017-02-03 2018-08-09 株式会社日立製作所 情報処理システム及び情報処理方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5335448A (en) * 1976-09-14 1978-04-01 Fujitsu Ltd Data processing system having building block construction
JPS57111764A (en) * 1980-12-29 1982-07-12 Fujitsu Ltd Count-up device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3970993A (en) * 1974-01-02 1976-07-20 Hughes Aircraft Company Cooperative-word linear array parallel processor
FR2296221A1 (fr) * 1974-12-27 1976-07-23 Ibm France Systeme de traitement du signal
NL8002787A (nl) * 1980-05-14 1981-12-16 Philips Nv Multiprocessor-rekenmachinesysteem voor het uitvoeren van een recursief algorithme.
JPS57117027A (en) * 1981-01-13 1982-07-21 Nec Corp Signal sending and receiving circuit
JPS57121750A (en) * 1981-01-21 1982-07-29 Hitachi Ltd Work processing method of information processing system
US4720780A (en) * 1985-09-17 1988-01-19 The Johns Hopkins University Memory-linked wavefront array processor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5335448A (en) * 1976-09-14 1978-04-01 Fujitsu Ltd Data processing system having building block construction
JPS57111764A (en) * 1980-12-29 1982-07-12 Fujitsu Ltd Count-up device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009181374A (ja) * 2008-01-31 2009-08-13 Mitsubishi Electric Corp 機能提供装置

Also Published As

Publication number Publication date
JPH0221017B2 (ja) 1990-05-11
US4918596A (en) 1990-04-17

Similar Documents

Publication Publication Date Title
JPS625465A (ja) 情報処理ユニツトおよびマルチ情報処理ユニツトシステム
CN105117835B (zh) 一种基于b/s架构的电网信息机房三维可视化管理平台
US6195591B1 (en) Process control system using a process control strategy distributed among multiple control elements
CN102195963A (zh) 设备布局中的音频/视频流送
CN108319160B (zh) 基于虚拟现实技术的核电站主控制室模拟机***
CN100533375C (zh) 自动布置方法和自动布置装置
Crease et al. A toolkit of mechanism and context independent widgets
JPS6368953A (ja) 入出力装置アドレス方式
CN106354354A (zh) 电容式触摸屏的控制方法、装置及终端设备
Sato et al. Physical interaction and multi-aspect representation for information intensive environments
JPH0227443A (ja) 診断制御装置
CN112508201A (zh) 一种基于Acitivti 7.0的人工智能通用训练方法及***
US20020087749A1 (en) Computer system, CPU and memory installed apparatus, and input/output control apparatus
JPH0213197A (ja) 蓄積プログラム制御システムにおけるオフィスデータの自動編集方式
JPH056320A (ja) テレコンピユータパツケージスイツチング装置
CN114816355A (zh) 基于端口结构体的软件架构***
CN108287796A (zh) 一种控制***和可编程逻辑器件的通信方法
JP2791193B2 (ja) プラント制御装置
US4583167A (en) Procedure and apparatus for conveying external and output data to a processor system
CN1220553A (zh) 用于均匀路由选择结构的控制体系结构
JP3283645B2 (ja) アプリケーション協調動作制御装置
JPS60200334A (ja) 電子計算機システムの表示装置
JP2538981B2 (ja) 機能分散型システムの構築方法
JPH0944534A (ja) ネットワーク管理・設計システム
CN109117417A (zh) 计算芯片及其操作方法