JPS6249632B2 - - Google Patents

Description

【発明の詳細な説明】[Detailed description of the invention]

発明の分野 この発明はACプラズマパネル用持続駆動シス
テムに関するものである。 発明の背景 固有のメモリを有するガスプラズマパネルはベ
ーカー（Baker）によるアメリカ合衆国特許番号
第3499167号およびビツラー（Bitzer）ほかのア
メリカ合衆国特許番号第3599190号に最初に開示
された。これらのパネルは陰極線管表示に関して
いくつかの固有の利点を有し、かつ現にデイジタ
ルデータ読出装置として商業的に主に利用されて
いる。先行技術の状態に関する問題点は、パネル
のための駆動および制御回路が、必要とされる回
路の数およびこれらの回路の複雑さに鑑みトラブ
ルを起こしやすくなりかつ高価となつたことであ
る。 回路の複雑さに対する理由のうちの１つはパネ
ル自体の性質であつた。基本的には、パネルは２
枚のガラスプレートからなり、ガス混合物がそれ
らのガラスプレート間で密封されている。複数個
のＸ軸電極が１個のプレートの内部サブストレー
トの上に形成され、かつ複数個のＹ軸電極が他の
プレートの内部の上に形成されそれによつて複数
個の交差するＸおよびＹ電極を与える。200およ
び250ボルト間の電圧が交差する点に光を出すよ
うに、交差する電極の間でガスを放電させる必要
がある。より少ない交流電圧が発光状態にガスを
持続し、それによつてガスは与えられたAC波形
の各移り変わり点で光のパルスを出す。正確に時
間決めされ、整形されかつ位相化されたレベルの
交流電圧波形が、プラズマデイスプレイパネルの
選択された場所で発光ガス放電の発生、持続およ
び消去を制御するのに必要とされる。 典型的には、先行技術システムにおいては、多
レベル交流電圧持続駆動信号がＸおよびＹ電極の
両方に与えられ、その目的で、ＸおよびＹ電極が
交差する表示パネルの各点またはセルでガスに複
合持続波形を与える。その結果、ＸおよびＹ電極
の各々は複雑な持続回路によつて駆動される必要
がある。さらに、ＸおよびＹの組の電極の両方に
対して持続回路が要求されるのみならず、さら
に、複数個のデイジタル論理エレメントが、Ｘお
よびＹ持続回路の各々のうちのトランジスタのオ
ンおよびオフ期間を制御するため複数個の時間決
めされたパルス列を発生する必要がある。 先行技術の持続回路のもう１つの欠点は、それ
らが共通的にエネルギ蓄積エレメントおよび分離
装置としてインダクタンスおよび変圧器を用いて
いることである。これらは通常高価格品目であ
り、全体のシステムの製造の価格をさらに増大さ
せることになる。さらに先行技術回路を信頼でき
るものにするのが困難であつた。したがつて、た
とえば、パネルに関連の浮遊インダクタンスは持
続回路の出力駆動トランジスタの有害なリンギン
グを生じる傾向となる。 発明の概要 それゆえに、この発明の主たる目的は、上述し
た従来の持続駆動回路が有する欠点を克服し、多
数の意義ある特徴を有するACプラズマパネル用
の改良された駆動回路を提供することである。 ここに説明するこの発明の好ましい実施例にお
いては、持続波形はプラズマパネルの一方の軸を
形成する電極のみに印加される。その結果、実質
的にある量の駆動回路がこの発明では必要でなく
なる。なぜならば他の組の電極のための持続回路
が不必要だけではなく、さらに、第２の持続駆動
回路を駆動するために必要とされる論理回路を設
ける必要もないからである。 この発明の持続駆動回路は、プルダウン出力ト
ランジスタと直列接続されるプルハイ出力トラン
ジスタを含み、持続駆動信号は両方のトランジス
タに共通な接続点で発生される。これらのトラン
ジスタはともに低電圧のベース駆動回路によつて
制御される。プルハイトランジスタは、オンの状
態では、持続波形の最も高いレベルに相当する電
圧供給源、すなわち、170ボルトと200ボルトとの
間のレベル、典型的には、180ボルトへ、この共
通接続点を接続している。プルダウントランジス
タは、付勢されるとき、その接続点を接地電位へ
接続する。持続駆動回路は多数の意義ある利点を
含む。低価格で、信頼性の高いコンデンサが低電
圧ベース駆動回路を高電圧出力トランジスタから
分離するために用いられる。このことは、このよ
うな目的のために従来比較的高価なインダクタま
たは変圧器を用いて行なつていた先行技術の設計
と対比されるべきことである。 この発明のもう１つの特徴は、プルハイトラン
ジスタのベースがプラズマパネルへ印加される電
圧に近い高電圧で上下に浮動するが、そのように
接続されたトランジスタの、浮動するという固有
の問題は、このプルハイ出力トランジスタがリン
ギングなくかつインダクタ、変圧器、および付加
的な電源電圧を用いることなくオンおよびオフに
なるようにこの発明で解決されたということであ
る。さらに、持続駆動回路は必要な持続波形を発
生するためより少ない数の入力パルス列しか必要
としない。ここに説明した好ましい実施例では、
５個の入力パルス列が４レベル持続波形を発生す
るのには充分である。より少ない数の電源電圧を
用いることによつてかつ同じ電圧源を用いて持続
出力波形の書込ペデスタル電圧レベルおよび書込
パルスの両方を発生することによつて先行技術以
上に節約が可能となる。 この発明はさらに、プルハイトランジスタがオ
ンにされるときプラズマパネルへ印加される持続
電圧のライズタイムを制限するためフイードバツ
ク回路を併用している。これは、不必要なノイズ
電流および電磁妨害を効果的に減少させる。この
ような電磁妨害は、パネルがプルハイトランジス
タによつて充電されるとき時間とともに電流の非
常に急速な変化によつて発生される。 この発明の持続回路のもう一つの特徴は、プル
ハイおよびプルダウントランジスタは、これらの
トランジスタの各々に流れる過度な電流の流れを
回避するため同時にオンにされないということを
確実にするために、ダイオード手段が設けられて
いるということである。 持続駆動回路を簡略化することに加えて、この
発明はさらに１組の軸を形成するボーダー電極を
駆動するための回路の複雑さを実質的に減少させ
る。このように、ここに説明する実施例において
は、１組の軸ボーダーが特別な持続回路で駆動さ
れず、それに代わり、商業的に入手可能な低価格
の集積回路トランジスタゲートで駆動される。 好ましい実施例の説明 全体システム 第１図を参照して、プラズマパネル１０は、ベ
ーカーほかのアメリカ合衆国特許第3499167号お
よびビツラーほかの同第3559190号に最初に開示
された固有のメモリを有するAC型のものであ
る。基本的には、この形式のプラズマパネルは２
枚のガラスプレートを含み、これらの２枚のガラ
スプレートの間にはガス混合物が密封されてい
る。一方のプレートの内部サブストレートの上に
は複数個の垂直電極（ここではＸ軸電極１１とし
て示す）が形成され、他方のプレートの内部には
複数個の水平電極（ここではＹ軸電極１２として
示す）が形成されて、マトリツクスを形成してい
る。代表的な例によれば、このようなマトリツク
スは典型的には512個のＸ軸電極と512個のＹ軸電
極とを含む。適当な電圧波形が、交差するＸおよ
びＹ電極（ここではアドレスモードとして示す）
へ印加されるとき、電極間のガスは電極交差点の
点またはセルで光の明るい点を放電させる。ガス
間隙における放電はガスセルの壁に集まる自由電
子およびガスイオンを発生する。この壁の電荷は
この種の表示のため記憶または固有のメモリを与
える。AC持続電圧がパネルへ印加されている限
り、ガスはそれ以上アドレスすることなく光を出
す。 水平および垂直電極の複数個の交差点のうちの
どれかをアドレス指定するための回路は、Ｘ軸電
極１１およびＹ軸電極１２へそれぞれ接続される
ＸアドレスドライバまたはＸアドレス選択ゲート
１３およびＹアドレスドライバまたＹアドレス選
択ゲート１４によつて与えられる。Ｘアドレスド
ライバ１３は、順次、Ｘアドレス入力ステージ１
５に応答し、かつ、持続回路１６によつて駆動さ
れる。この持続回路１６は論理タイミングおよび
制御回路１７によつて与えられる複数個のパルス
列PUX、PDX、PUMX、PDMXおよびPDDXへ作
動的に接続される。 Ｙアドレスドライバ１４はＹアドレス入力ステ
ージ１８に応答する。この発明の重要な特徴は、
Ｙアドレスドライバ１４が持続回路によつて駆動
されず、そのため、今日まで商業的に入手可能な
ACプラズマ表示装置によつて用いられる持続回
路の半分を実質的に除去するということである。 プラズマパネルの性質は、特別な持続電圧がプ
ラズマセルを点火するための手段としてパネルの
ボーダへ印加され、それによつてパネルが確実に
書込まれるということである。したがつて、図示
したように、Ｘボーダ持続回路２０がＸ軸ボーダ
へ接続され、かつ、Ｙボーダ持続回路２１がＹ軸
ボーダへ接続される。ＸおよびＹボーダ持続回路
２０および２１の機能は、表示パネルのボーダ電
極を発光状態に維持して、パネルセルの正確な書
込を確実にするためプラズマパネルの残りに対し
て適当な自由電子を与えることである。Ｘボーダ
持続回路は論理タイミングおよび制御回路２２に
よつて駆動される。Ｙボーダ持続回路は論理タイ
ミングおよび制御回路２３によつて駆動される。
以下に説明するように、この発明の特徴は、Ｙボ
ーダ特続回路２１が先行技術よりもかなり簡略化
されるということである。 前述した回路の各々は電極２５によつて供給さ
れた１またはそれ以上の電圧Ｖ_AY，Ｖ_AX，Ｖ_SCお
よびＶ_Sに応答することである。以下の説明から
明らかなように、この発明のもう１つの特徴は、
必要な持続電圧波形を与えるのに必要とされる異
なる電源電圧の数の減少である。 持続波形 第２ａ図は持続、消去、書込および大量消去の
４個の動作モードでＸ軸電極１１へ印加される持
続交流電圧の波形を示す。持続交流電圧波形は４
つのレベル、すなわち、最大持続電圧レベル４
７、書込ペデスタルレベル４８、消去ペデスタル
レベル４６および最小電圧レベル４５からなる。
第２ｂ図は同じ動作モードの間にＹ軸電極１２へ
印加される波形を示す。第２ａ図において、実線
はＸ電極のすべてに供給される信号を示し、それ
に対して点線はアドレス指定された電極へのみ与
えられる信号を示す。同様に、第２ｂ図におい
て、実線はＹ電極のすべてに印加される信号を示
し、それに対して点線はアドレス指定されたＹ電
極のみへ印加される信号である。 簡略化したブロツク図 最大、消去および低持続レベル 第３図は持続回路１６およびＸアドレス選択ゲ
ート１３の１個のステージの簡略化したブロツク
図である。図示のように、持続回路１６は、上部
ベース駆動回路３２によつて駆動されかつ電位Ｖ
_sとパネル持続駆動ライン３６との間に接続され
るプルハイ出力NPNトランジスタ３１を含む。
ライン３６はまた下部ベース駆動回路３５によつ
て駆動されるプルダウン出力NPNトランジスタ
３４のコレクタへ接続される。消去ペデスタルレ
ベル４６は出力NPNトランジスタ４０によつて
与えられる。トランジスタ４０は消去ペデスタル
駆動回路３９によつて駆動される。トランジスタ
４０のエミツタは分離ダイオード４１および抵抗
４２を介してパネル持続駆動ライン３６へ接続さ
れる。持続駆動回路のための低レベル電位（第２
ａ図において４５で示される接地レベル）はトラ
ンジスタ３１および４０がオフにされ、トランジ
スタ３４が下部ベース駆動回路３５によつてオン
に駆動されるときに与えられる。中間のまたは消
去ペデスタル電圧レベル（第２ａ図において４６
で示される）が、トランジスタ３１および３４が
オフにされ、トランジスタ４０が消去ペデスタル
駆動回路３９によつてオンに駆動されるときに達
成される。 パネルの上の選択されたドツトを消去する場合
は、消去モードで、第２ａ図および第２ｂ図に示
すように、選択されたＸ軸電極へ印加される持続
波形パルスを加え、かつ選択したＹ軸電極を接地
パルス化することによつて行なわれる。 大量消去波形はすべてのセルに、より狭いパル
スを印加することによつてパルスのセルのすべて
を消去する。これは、第２ａ図および第２ｂ図に
示すように、Ｘ持続電圧が降下した直後にすべて
のＹドライバ電圧を降下させることによつて達成
される。 書込持続レベル この発明の特徴のうちの１つは、書込ペデスタ
ルレベル（第２ａ図において４８で示される）を
与えるための別の電圧源が除去されるということ
である。第３図を参照して、駆動電圧源Ｖ_AXが、
直列接続されたゲートトランジスタ５０および５
１に接続される。これらのトランジスタはアドレ
ス選択ゲート１３を形成する複数個の類似のゲー
トステージの１個のステージを表わしている。こ
れらのトランジスタのベースはＸアドレス入力ス
テージ１５によつて制御され、それによつて、普
通の動作において、すなわち、Ｘ軸がアドレス指
定されるべきであるときを除き、上部ゲートトラ
ンジスタ５０がオフであり、下部ゲートトランジ
スタ５１がオンである。したがつて、プラズマパ
ネル１０は通常はトランジスタ５１を介してパネ
ル持続駆動ライン３６へ接続される。 第２ａ図に示すように、電圧レベルＶ_AXは、Ｘ
電極をアドレス指定するために、書込ペデスタル
４８へ印加される書込パルスの電圧レベルであ
る。これと同じ電圧源Ｖ_AXが、Ｖ_Sおよび浮動供
給電圧Ｖ_AX間に直列に接続されるトランジスタ５
５、分離ダイオード５６および抵抗５７によつ
て、Ｘアドレス選択ゲート１３と協働して書込ペ
デスタルレベル４８を与えるために用いられる。 より詳細に説明すると、持続波形の書込部分の
間（第２図に示す）、トランジスタ５５は書込ペ
デスタル駆動回路５８によつてオンにされ、トラ
ンジスタ３１，３４および４０はオフである。ト
ランジスタ５５がオンであるため、パネル持続駆
動ライン３６へ供給される電圧はＶ_S−Ｖ_AXであ
る。それが第２図に示す必要な書込ペデスタルレ
ベル４８である。 選択されたＸ電極１１をアドレス指定する場合
は、上部ゲートトランジスタ５０がオンに駆動さ
れ、下部ゲートトランジスタ５１がオフに駆動さ
れるのと同じように適当な駆動信号をＸアドレス
入力ステージ１５から、そのような選択されたＸ
電極１１へ接続されるＸアドレス選択ゲートへ供
給することによつて達成される。そして、Ｘ軸電
極は、書込ペデスタルレベル４８から書込電圧Ｖ
_Sへ上昇される。すなわち、書込電圧Ｖ_Sが完全に
与えられる場合は、トランジスタ５５および５０
がオンにされ、トランジスタ５１がオフにされる
ため、電圧Ｖ_S源は、トランジスタ５５、ダイオ
ード５６、抵抗５７およびトランジスタ５０を介
してＸ電極１１へ接続されることになり、書込ペ
デスタルレベル４８から書込電圧Ｖ_Sへ電圧が上
昇されることがわかる。これが、第２図の、アド
レス指定されるもののみを示す点線のパルス６０
によつて示されている。第２ａ図に示すように、
選択されたＸ−Ｙ交差点にデータを書込むこと
は、選択されたＹ電極を接地へ同時に下げること
によつて達成される。それが第２ｂ図の書込領域
における点線で示されている。 以上のように、同じ電圧源Ｖ_AXは、持続される
電極１１のための持続波形の書込ペデスタル４８
と、書込まれるべき電極１１のための書込パルス
６０とを与えていることが理解されよう。 たとえば、Ｘ電極＃２１３の上のセルが書込ま
れ、他のセルはすべて現状態に留まる場合は、
＃２１３を除くすべての電極に関連するＸアドレ
ス選択ゲート１３は、それらゲート１３の各々に
おけるトランジスタ５１がオンになつて電極へ電
圧Ｖ_S−Ｖ_AXを与えるように制御される。しかし
ながら、電極＃２１３のＸアドレス選択ゲート１
３は電極＃２１３へ直接電圧Ｖ_Sを接続して書込
パルス６０を電極へ与えるようにするためトラン
ジスタ５０がオンでトランジスタ５１がオフにな
るように構成される。同時に、書込まれるべきセ
ルのＸ電極＃２１３と交差するＹ電極１２が第２
ｂ図に示すようにローされる。これによつて、セ
ル内のガスが放電するようにさせるため電極間に
適当な電圧差が供給される。 持続駆動回路１６の詳細な説明 好ましい実施例の持続駆動回路１６用の特定回
路を示す詳細な回路を第４図に示す。この回路の
ための条件は、０および200ボルト間の範囲にあ
る電圧波形で、実質的なパネルキヤパシタンス、
典型的には5000ないし10000ピコフアラツド
（pf）を駆動しなければならないということであ
る。適当なパネル動作のため、持続電圧波形のラ
イズタイムは500ナノ秒を越えてはいけない。し
たがつて、パネルキヤパシタンスを充電してしま
うためには、10アンペアのピーク電流がしばしば
必要とされる。ガス放電パネル１０からの放電電
流は、パネルが充電されてしまつた後１マイクロ
秒以内でかつパネルのすべてのセルが照らされた
ときに生じる。その結果、この放電電流は10アン
ペアのオーダのピーク電流を有する。 電力効率を増大させかつ持続回路１６の出力駆
動NPNトランジスタ３１および３４における熱
放散を最小にするために、これらのトランジスタ
が有利に飽和まで駆動される。しかしながら、持
続回路１６の回路は、確実に、これらのトランジ
スタが同じ時間に導通しないようにしなければな
らない。なぜならばこのような条件はトランジス
タ内の非常に高い電力放散を生じるからである。
持続駆動回路に残されたもう１つの重要な問題点
は、プルハイトランジスタ３１のベースがプラズ
マパネルにかかる電圧にほぼ等しい電圧で上下に
浮動するため、トランジスタ３１を駆動するのを
最も困難にさせるということである。 上に列挙した問題点は、インダクタまたは変圧
器を用いることなくかつ特別な電源電圧を設ける
ことなく、第４図の回路によつて解決される。さ
らに、トランジスタ３１がパネルキヤパシタンス
まで充電されるとき過度に高いdi／dtによつて不
所望なノイズが発生されないようにするため、こ
の発明の回路は、トランジスタ３１がオンにされ
る速度を制限する。このような電流の変化の過度
の速さはシステム内の他の回路を誤動作させ得る
他の形式のノイズおよび過度の電磁妨害（EMI）
を生ずる。 プルハイトランジスタ３１および上部ベース駆動
回路３２ プルハイトランジスタ３１は持続信号レベルを
電圧Ｖ_Sまで引張る。このトランジスタ３１のベ
ースは、トランジスタ６６および６７を制御する
トランジスタ６５を含む低電圧の上部ベース駆動
回路３２によつて制御される。低電圧トランジス
タ６５は低電圧源Ｖ_SCから電力を供給され、かつ
抵抗６８を介してそのベースへ接続されるパルス
信号PUXに応答する。第５図に示すように、
PUXは通常はハイであり、そのためトランジス
タ６５は通常はオフである。なぜならばそのベー
スは抵抗６９によつてハイに保持されるからであ
る。最大持続レベル４７は、PUXがローに進む
ときに始動され、そのときに電流がトランジスタ
６５のベースエミツタ接合で流れ、それをオンに
し飽和させる。トランジスタ６５のコレクタ電流
はダイオード７０を介して流れ、トランジスタ６
６のベース−エミツタ接合を逆バイアスし、この
トランジスタをオフにする。 コンデンサ７１は出力トランジスタ３１のベー
スとトランジスタ６５および６６を含む低電圧駆
動回路との間での高電圧分離を行なう。これは、
先行技術システムのインダクタおよび変圧器とは
異なる明確な利点である。なぜならばコンデンサ
７１は実質的に信頼性を何ら損わずに安価である
からである。結合コンデンサ７１の左の電極の電
圧はトランジスタ６５がオンのとき上へ引張ら
れ、それによつて正の電流Ｉ_Dが低電圧駆動回路
からコンデンサ７１へ流れかつトランジスタ６７
のエミツタ−ベース接合へ流れて、そのコレクタ
をＶ_Sの近くの値まで引張り、トランジスタ６７
が方向を変えられる。これにより、プルハイトラ
ンジスタ３１のベースも引き上げられプルハイト
ランジスタ３１をオンにさせる。トランジスタ３
１のベースへ高電流が流れるため、トランジスタ
が飽和し、そのエミツタはＶ_S電位へ上昇する。
コンデンサ７１が充電されると、電流はトランジ
スタ３１のベースへ流れ続け、それをオンに保持
しかつ飽和させる。コンデンサ７１は十分に大き
いので完全に充電するようなことはない。トラン
ジスタ３１および６７の構成は、プラズマパネル
および回路の浮遊容量によつてトランジスタ３１
がオンの間にオフになりリンギングしないように
なつている。 パルス入力信号PUXはそのハイの状態へ戻さ
れるとき、トランジスタ６５はベースプルアツプ
抵抗６９によつてオフにされる。トランジスタ６
５はコンデンサ７１へ電流を供給するのを停止
し、代わりに、抵抗７５がベース電流をトランジ
スタ６６へ与え、トランジスタ６６がオンにな
る。オンのトランジスタ６６のエミツタはコンデ
ンサ７１の左の電極を瞬間的に接地へ引張る。こ
のコンデンサは、順次、トランジスタ６７のエミ
ツタをプルダウンさせ、このトランジスタ６７を
オフにさせる。コンデンサ７１は放電し、低電圧
駆動回路へ負の電流Ｉ_Dを生じる。 出力トランジスタ３１のターンオフ ダイオード８２，８４および抵抗８３がターン
オフのために用いられる。トランジスタ６７のエ
ミツターコレクタに接続されるダイオード８２は
コンデンサ７１が放電するとき順方向にバイアス
されかつトランジスタ３１のベースから蓄積され
電荷を引張り、それによつてこのトランジスタ３
１をオフさせる。抵抗８３はまたそのエミツタ−
ベース接合を放電させることによつてトランジス
タ３１がオフになるのを助ける。ダイオード８４
は、トランジスタ３１が飽和されたときに順方向
にバイアスされたトランジスタ３１のコレクタ接
合を放電させるための電流経路を与える。 出力トランジスタ３１および３４の同時オンの回
避 上述したように、出力トランジスタ３１および
３４は、それらが高電圧源Ｖ_Sと短絡回路を構成
するので同時にオンではないということが非常に
重要である。しかしながら、もしダイオード８５
および８６がなければ、トランジスタ３１はトラ
ンジスタ３４がオンになる度にオンになろうとす
る。なぜならばトランジスタ３１のエミツタはパ
ネル駆動ライン（これはトランジスタ３４がオン
になるとき接地へ駆動される）へ直接接続される
からであり、それに対してトランジスタ３１のベ
ースは接地よりも上に浮動しようとするからであ
る。ダイオード８５および８６は、プルダウント
ランジスタ３４がオンにされるときトランジスタ
３１および６７が確実にオフされるようにする。
このように、これらのダイオードは、トランジス
タ３４からの電流がそのエミツタをプルダダウン
する前にトランジスタ３１のベースを確実にプル
ダウンする。なぜならばダイオード８５にかかる
接合電圧はダイオード８６にかかる降下とトラン
ジスタ３１のエミツタ−ベース接合との和よりも
小さいからである。ダイオード８６はまたプルダ
ウントランジスタ３４の出力コレクタをパネル持
続駆動ライン３６へ結合するために用いられる。 プルダウントランジスタ３４をオンにすると、
プルハイトランジスタ３１を誤つてオンにしよう
とする傾向が現われる。トランジスタ３１のベー
スへ結合された回路の寄生および浮遊容量が、ト
ランジスタ３１のベースを電位Ｖ_Sにまたはその
電位近くに保とうとする。プルダウントランジス
タ３４がオンにされるときにパネルの電圧（第４
図の“Ｘアドレス駆動装置へ”の説明が付された
ライン上）が０に降下するので、電流はプルハイ
トランジスタ３１のエミツタから流れようとす
る。ダイオード８６はトランジスタ３１のエミツ
ターベース接合がブレイクダウンし逆バイアスに
なるのを防止し、これによつて、ベースが接地へ
引張られるのが防止される。実質的に同一な２つ
のダイオード８５および８６が共通に接続されて
おり、プルハイトランジスタ３１のエミツタおよ
びベースは同じ電圧に保たれ、同じ速さでプルダ
ウンされる。同じ電圧のエミツタおよびベースで
は、プルハイトランジスタ３１はオンになるのが
妨げられる。抵抗８３はトランジスタ３１のエミ
ツタ−ベース容量を放電させることによつてトラ
ンジスタ３１をオフにさせる助けをする。 ダイオード８７および８８はトランジスタ６７
のベース−エミツタ接合にかかる逆電圧を1.4ボ
ルトのオーダの低電圧にクランプしてこのトラン
ジスタを保護しかつ、トランジスタ３１および６
７から電荷を引張るために必要とされない負の電
流Ｉ_Dを導通させる。 持続回路波形のライズタイムの制限 上述したように、この発明の重要な特徴は高電
圧持続信号のライズタイムを制限して、システム
の他の回路を誤動作させるような不必要なノイズ
電流が発生されないようにすることである。この
特徴はフイードバツクコンデンサ９０および抵抗
９１によつて得られる。それらはトランジスタ６
７のベースに接続される抵抗９１を介して電流を
フイードバツクさせ、したがつてわずかにこのト
ランジスタのターンオン時間を遅らせる。この結
果、プルハイ出力トランジスタ３１のターンオン
時間もまたわずかに延長され、それによつて持続
駆動ライン３６のプラズマパネルに印加された電
圧のライズタイムを制限する。 このフイードバツクは、コンデンサ９５および
９６、プルハイトランジスタ３１、ならびにプラ
ズマパネルを含む高電流ループに何のインピーダ
ンスエレメントも付加せずに達成されるというこ
とに注目されたい。この高電流ループにおけるこ
のようなインピーダンスエレメントがあれば、高
放電電流スパイクのときにプラズマパネルにかか
る電圧降下を生じ、この電流スパイクによつてプ
ラズマパネルは不所望な電気的および光学的特性
を示すであろう。それに対して、これらの有害な
影響はコンデンサ９０および抵抗９１によつて発
生されない。なぜならばこれらのコンデンサ９０
および抵抗９１によつてプルハイトランジスタ３
１が飽和されることができ、かつコンデンサ９０
および抵抗９１はガス放電のときに充分な電流を
をプラズマパネルへ供給するからである。ダイオ
ード９７が用いられて、プラズマパネルがプルダ
ウントランジスタ３４によつて放電されるとき、
フイードバツク回路がトランジスタ３１および６
７をオンにするのを妨げる。 書込ペデスタル出力トランジスタ５５および関連
の駆動回路５８ 書込ペデスタルレベル４８は、出力トランジス
タ５５と、パルス入力信号PDMXへ応答的に結合
されるトランジスタ１００とを含む書込ペデスタ
ル駆動回路５８によつて与えられる。PDMX入力
パルスがローであるとき、トランジスタ１００が
オンにされ、電流をコンデンサ１０１を介して流
しトランジスタ５５をオンに切換えさせる。プル
ハイトランジスタ３１がオフにされた直後に、持
続信号はなおもパネルキヤパシタンスによつてＶ
_Sに保持される。トランジスタ５５がオンになる
とき、電圧Ｖ_AXがＶ_Sへクランプされかつ出力が
Ｖ_S−Ｖ_AXの所望の書込ペデスタルレベルまで減
少される。 消去出力トランジスタ５０および消去ペデスタル
駆動回路３９ 第２図において４６で示す消去持続レベル、す
なわち消去ペデスタルレベル４６はトランジスタ
４０によつて与えられる。このトランジスタ４０
はオンにされるときこの電圧レベルまで持続波形
を引張る。トランジスタ４０のエミツタは消去ペ
デスタル駆動回路３９から供給され、これはトラ
ンジスタ１０５を含むエミツタホロア回路を含
む。トランジスタ１０５のコレクタはＶ_AYへ結合
され、そのベースはトランジスタ１０５のエミツ
タ電圧を所望のレベルへ調節するのを許容する。
減結合コンデンサ１０７が接地とトランジスタ１
０５のエミツタとの間に接続される。 トランジスタ５０のベース駆動が、トランジス
タ１１０を含む消去ペデスタル駆動回路３９によ
つて供給される。パルス駆動信号PUMXがローに
進むと、第５図に示すように、トランジスタ１１
０がオンになり、コンデンサ１１１を接地へ駆動
する。このコンデンサは充電を開始しかつトラン
ジスタ４０のためベース電流を与える。トランジ
スタ４０がオンになり、持続出力がポテンシヨメ
ータ１０６によつてセツトされる電圧レベルまで
ダイオード４１および抵抗４２を介してプルアツ
プされる。パルス信号PUMXがハイに進むと、ト
ランジスタ４０がオフになる。コンデンサ１１０
がダイオード１１２および１１３を介して放電す
る。抵抗４２はトランジスタ４０における電力放
散を減少するための電流制限抵抗である。ダイオ
ード４１は、パネル持続駆動ライン３６の持続レ
ベルがより高い電圧レベルであるときその回路を
分離するために用いられるブロツキングダイオー
ドである。 なお、第５図において、たとえば持続動作およ
び書込動作の間に、PDMXおよびPUMX信号が共
に同時にローにされている。しかしながら、電圧
Ｖ_S−Ｖ_AX（書込ペデスタルレベル）は電圧Ｖ_E
（消去ペデスタルレベル）よりも大きいので、ダ
イオード４１はパネル持続駆動ライン３６からト
ランジスタ４０を分離する。したがつて、電圧Ｖ
_S−Ｖ_AXがパネル持続駆動ライン３６へ与えられ
る。 また、消去サイクルの間を見ると、信号PUMX
の最初のローの部分はより長くされており、信号
PUXは持続および書込動作の間よりも長い期
間、示された消去ペデスタルレベルＶ_Eを与える
ため遅延され、そのため消去パルスは第２ａ図に
示すように選択されたＸ軸電極へ与えられること
ができる。 プルダウントランジスタ３４および下部ベース駆
動回路３５ プルダウントランジスタ３４のためのトランジ
スタ１１５，１１６を含む下部ベース駆動回路３
５は上部ベース駆動回路３２と比べて幾分簡略化
された回路である。なぜならばこのトランジスタ
３４のベースは接地電位近くにあるからである。
並列なコンデンサ１１７，１１８はコンデンサ７
１に類似し、かつターンオンおよびターンオフの
ためトランジスタ３４のベースへ電流を供給す
る。トランジスタ１１５が入力信号パルス信号
PDXに応答する。この信号は通常ハイであり、
トランジスタ１１５をオフにさせる。なぜならば
そのベースは抵抗１２０によつてハイに保持され
るからである。PDXがローに進むとき、電流が
トランジスタ１１５のベースエミツタ接合に流
れ、それをオンにさせかつ飽和させる。トランジ
スタ１１５のコレクタ電流はダイオード１２１を
流れ、トランジスタ１１６のベース−エミツタ接
合を逆バイアスし、それによつてトランジスタ１
１６はオフになる。結合コンデンサ１１７，１１
８はプルアツプされ、プルダウントランジスタ３
４のベースへ電流を流し、それをオンにする。 ダイオード１２５および１２６は、コンデンサ
１１７および１１８にかかる正しいバイアスを維
持するのに、ダイオード８７および８８と同様な
作用をする。コンデンサ１１７，１１８およびダ
イオード１２５、１２６はトランジスタ１１６が
オンにされるとき接地に対して負の値へプルダウ
ントランジスタ３４のベースを強制することによ
つて種々の電源の必要性を除去し、それによつて
トランジスタ３４のベース−エミツタ接合のター
ンオフを改善する。 トランジスタ１３０およびダイオード１３１が
用いられ、このトランジスタをその飽和されたオ
ンの状態から正しくオフにするためトランジスタ
３４のコレクタ−ベース接合から電荷を引張る。
トランジスタ１３０は入力パルスドレインPDDX
に応答し、かつ電流をターンオフするときトラン
ジスタ３４のコレクタ接合へ与える。第６図に示
すように、制御信号PDXおよびPDDXは正確に反
転したものである。このように、PDXがトラン
ジスタ１１５をオンにするためローに進むとき、
PDDXはトランジスタ１３５をオフにするためハ
イに進み、かつ逆に、PDXがトランジスタ１１
５をオフにするためにハイに進むと、PDDXはト
ランジスタ１３５をオンにするためにローに進
む。ダイオード１３１はプルハイトランジスタ３
１がオンにされるときトランジスタが燃焼される
のを防止する。 ダイオード１３５は、典型的にはパネルに関連
する浮遊インダクタンスによりプラズマパネルに
かかる電圧が負に進むのを妨げるために用いられ
る。 Ｘボーダ接続回路２０の詳細な説明 Ｘボーダ持続回路２０の詳細な回路図を第６図
に示す。入力パルス信号PUXBがハイであると
き、トランジスタ１４０がオフであり、電流が低
電圧源Ｖ_SCからコンデンサ１４１を介して強制さ
れ、トランジスタ１４２のベース−エミツタ接合
が逆バイアスされ、トランジスタ１４２がオフに
される。PUXBがローであるとき、トランジスタ
１４０が導通し、電流がコンデンサ１４１を介し
てトランジスタ１４２のベースから流れ、トラン
ジスタ１４２を導通させる。このトランジスタ１
４２はダイオード１４３と浮動電圧源Ｖ_AXと、パ
ネル持続駆動ライン３６およびＸボーダ電極間で
直列回路に接続される。したがつて、トランジス
タ１４２の導通により、Ｘボーダ電極が持続駆動
信号およびＶ_AXの和（典型的には250ボルトのオ
ーダ）に等しい電圧までプルアツプされる。 入力パルス列PDXBがハイであるとき、トラン
ジスタ１４５がオンでありコンデンサ１４６を介
して電流を流れさせ、かつトランジスタ１４７を
オンにさせる。そして、トランジスタ１４７がＸ
ボーダ電極を接地電位まで引張る。逆に、PDXB
がローであるとき、コンデンサ１４６がプルダウ
ンされ、これはトランジスタ１４７のベースをプ
ルダウンしかつそれをオフにさせる。 コンデンサ１５０は、持続電圧がローであると
きＸボーダ電圧を持続する。このように、持続電
圧およびＶ_AXの総和がその最も高い電圧であると
き、電流がダイオード１４３を介して流れかつこ
のコンデンサ１５０を充電する。蓄積された電荷
は、持続波形が再びコンデンサを再充電するため
に上昇するまでボーダ電位を維持するのに十分な
量である。 Ｙボーダ持続回路２１の詳細な説明 この発明の重要な特徴は、第７図において概略
的に示すように、Ｙボーダ持続回路２１がＸボー
ダ持続回路よりもかなり値段が安くかつ複雑でな
いということである。先行技術ボーダ駆動システ
ムは典型的にはＸおよびＹボーダ持続回路を２倍
にしている。なぜならば比較的高電圧のボーダ駆
動信号がこれまでにおいてこれらの軸の両方に要
求されてきたからである。しかしながら、この発
明においては、実質的により高い持続電圧がＸ電
極およびＸボーダ電極へ印加される状態で、比較
的低い電圧のＹ持続駆動信号（これは、第５図に
示すような簡単な方形波である）が全く満足して
機能する。このより低い電圧および実質的に複雑
さの少ない波形信号はトランジスタ１６０および
１６１がＹボーダ持続電圧をＹボーダ電極へ供給
するために用いられるICゲートの１個のステー
ジを表わす。トランジスタは電圧供給源Ｖ_AX（典
型的には70ボルト）および接地間に直列に接続さ
れる。トランジスタ１６０が論理タイミング制御
回路２３からの論理制御信号によつて駆動され
る。トランジスタ１６０がオンにされ、トランジ
スタ１６１がオフにされ、それによつてボーダ電
極が電圧Ｖ_AYで供給される。逆に、トランジスタ
１６０がオフにされ、かつトランジスタ１６１が
オンにされるとき、ボーダ電極は第５図のＹボー
ダ波形によつて示すように、接地電位へ駆動され
る。第５図に示すように、ＸおよびＹボーダ持続
信号が位相化されるので、そのボーダセルに沿つ
てパネルにかかる持続電圧はその表示セルでパネ
ルにかかる電圧よりも高く、それによつてボーダ
セルが常にオンに駆動される。 このＹボーダ持続回路のさらに利点は、高価で
ないICゲート回路がＹアドレス選択ゲートのた
めに用いられるのと同じ供給電圧Ｖ_AYを用いてい
るというこであり、Ｙボーダ持続駆動信号を与え
るためいかなる付加的な電力供給源のための必要
性も除去する。 特定の回路エレメント 第１図、第３図、第４図、第６図および第７図
に示す回路の代表的な例は、次の特定の回路コン
ポーネントを含む。 Ｘ軸選択ゲート１３（トランジタ５０，５１）
テキサス インスツルメント SN 75426 Ｙアドレス選択ゲート１４ テキサス インスツ
ルメント SN 75427 トランジスタ３１，３４ ゼネラル・セミコンダ
クタ Inc.XGSR10025 トランジスタ４０，１０５ ゼネラル・エレクト
リツク D45C11 抵抗４２，５７，１９１ 51オーム トランジスタ５５，１４７ 2N6307 ダイオード４１，５６，８１，８４，８５，８
６，９７，１１２，１１３，１３１，１３５，１
７０，１７３，１７４ 1N4936 トランジスタ６５，１００，１１５，１１６，１
３０ ゼネラル・エレクトリツク D45C1 トランジスタ６６，１１０，１４０ ゼネラル・
エレクトリツク D45C3 トランジスタ６７，１４２、 2N6212 抵抗６８，６９，１２０，１７１，１７２，１８
１，１８３，１８５，１９０ 100オーム ダイオード７０，１２１，１２５，１２６，１４
３，１９３，１９４，１９７，１９８，１９９、
1N4933 コンデンサ７１，９５，９６，１０１，１０７，
１１１，１１７，１１８，１４６ 1mf 抵抗７５，１８６ 200オーム 抵抗８３ 10オーム コンデンサ９０ 500pf 抵抗９１，１６６，１８２ ５オーム ポテンシヨメータ１０６ 2Kオーム コンデンサ１４１，１５０ 47μｆ トランジスタ１４５ ゼネラル・エレクトリツク D44C5 トランジスタ１６０，１６１ テキサス・インス
ツルメント SN 75427 抵抗１７５ 3Kオーム 抵抗１８０ 300オーム コンデンサ１６５，１９２，２００ 47μｆ 抵抗１９５ 500オーム ダイオード１９６ 1N3936 電源Ｖ_SC ５ボルト 電源Ｖ_S 180ボルト 電源Ｖ_AX 70ボルト（浮動） 電源Ｖ_AY 70ボルト FIELD OF THE INVENTION This invention relates to a continuous drive system for an AC plasma panel. BACKGROUND OF THE INVENTION Gas plasma panels with intrinsic memory were first disclosed in US Pat. No. 3,499,167 to Baker and US Pat. No. 3,599,190 to Bitzer et al. These panels have several unique advantages over cathode ray tube displays and are currently primarily used commercially as digital data readout devices. A problem with the state of the art is that the drive and control circuits for the panels have become troublesome and expensive due to the number of circuits required and the complexity of these circuits. One of the reasons for the complexity of the circuit was the nature of the panel itself. Basically, there are 2 panels
It consists of two glass plates with a gas mixture sealed between them. A plurality of X-axis electrodes are formed on the interior substrate of one plate, and a plurality of Y-axis electrodes are formed on the interior of the other plate, thereby forming a plurality of intersecting X and Y electrodes. Give electrodes. It is necessary to discharge gas between the crossed electrodes so that the light emerges at the point where the voltages between 200 and 250 volts intersect. Less AC voltage sustains the gas in the luminescent state, so that the gas emits a pulse of light at each transition point of a given AC waveform. Accurately timed, shaped, and phased level AC voltage waveforms are required to control the generation, sustainment, and extinguishment of luminescent gas discharges at selected locations on a plasma display panel. Typically, in prior art systems, a multi-level AC voltage sustained drive signal is applied to both the X and Y electrodes, for that purpose, the gas is Gives a composite continuous waveform. As a result, each of the X and Y electrodes must be driven by a complex sustaining circuit. Furthermore, not only are sustaining circuits required for both the X and Y sets of electrodes, but also a plurality of digital logic elements are required for the on and off periods of the transistors in each of the X and Y sustaining circuits. It is necessary to generate multiple timed pulse trains to control the Another drawback of prior art sustainment circuits is that they commonly use inductances and transformers as energy storage elements and isolation devices. These are usually high cost items and will further increase the cost of manufacturing the entire system. Additionally, prior art circuits have been difficult to make reliable. Thus, for example, stray inductance associated with the panel tends to cause deleterious ringing of the output drive transistor of the sustain circuit. SUMMARY OF THE INVENTION Therefore, the main object of the present invention is to overcome the drawbacks of the above-mentioned conventional continuous drive circuits and to provide an improved drive circuit for AC plasma panels having a number of significant features. . In the preferred embodiment of the invention described herein, the sustained waveform is applied only to the electrodes forming one axis of the plasma panel. As a result, a substantial amount of drive circuitry is not required with the present invention. This is because not only is sustaining circuitry for the other set of electrodes unnecessary, but also there is no need to provide the logic circuitry required to drive the second sustaining drive circuit. The sustain drive circuit of the present invention includes a pull-high output transistor connected in series with a pull-down output transistor, and the sustain drive signal is generated at a node common to both transistors. Both transistors are controlled by low voltage base drive circuits. A pull-high transistor, in its on state, connects this common connection to a voltage source corresponding to the highest level of the sustained waveform, i.e., a level between 170 and 200 volts, typically 180 volts. Connected. A pull-down transistor, when energized, connects its node to ground potential. Sustained drive circuits include a number of significant advantages. A low cost, highly reliable capacitor is used to separate the low voltage base drive circuit from the high voltage output transistor. This is to be contrasted with prior art designs which traditionally used relatively expensive inductors or transformers for such purposes. Another feature of this invention is that the base of a pull-high transistor floats up and down at a high voltage close to the voltage applied to the plasma panel, but the inherent problem of floating of a transistor so connected is that The present invention solves this problem so that this pull-high output transistor turns on and off without ringing and without the use of inductors, transformers, and additional power supply voltages. Furthermore, the sustained drive circuit requires fewer input pulse trains to generate the required sustained waveform. In the preferred embodiment described herein,
A train of five input pulses is sufficient to generate a four level sustained waveform. Savings are achieved over the prior art by using fewer power supply voltages and by using the same voltage source to generate both the write pedestal voltage level and the write pulse of a sustained output waveform. . The invention further utilizes a feedback circuit to limit the rise time of the sustained voltage applied to the plasma panel when the pull-high transistor is turned on. This effectively reduces unnecessary noise currents and electromagnetic interference. Such electromagnetic interference is generated by the very rapid changes in current over time when the panel is charged by the pull-high transistor. Another feature of the sustaining circuit of this invention is that diode means are provided to ensure that the pull-high and pull-down transistors are not turned on simultaneously to avoid excessive current flow through each of these transistors. This means that it is provided. In addition to simplifying the sustain drive circuit, the present invention also substantially reduces the complexity of the circuit for driving the border electrodes forming a set of axes. Thus, in the embodiment described herein, the set of axis borders is not driven with special sustaining circuits, but instead with commercially available low cost integrated circuit transistor gates. DESCRIPTION OF THE PREFERRED EMBODIMENT OVERALL SYSTEM Referring to FIG. 1, a plasma panel 10 is of the AC type with inherent memory first disclosed in Baker et al., U.S. Pat. It is something. Basically, this type of plasma panel has two
It includes two glass plates with a gas mixture sealed between the two glass plates. A plurality of vertical electrodes (here shown as X-axis electrodes 11) are formed on the internal substrate of one plate, and a plurality of horizontal electrodes (here shown as Y-axis electrodes 12) are formed inside the other plate. ) are formed to form a matrix. According to a representative example, such a matrix typically includes 512 X-axis electrodes and 512 Y-axis electrodes. The appropriate voltage waveform crosses the X and Y electrodes (shown here as address mode).
When applied to the electrode, the gas between the electrodes discharges a bright spot of light at the electrode crossing point or cell. The discharge in the gas gap generates free electrons and gas ions that collect on the walls of the gas cell. This wall charge provides storage or inherent memory for this type of display. As long as a sustained AC voltage is applied to the panel, the gas will emit light without further addressing. A circuit for addressing any of the plurality of intersections of the horizontal and vertical electrodes includes an X address driver or an X address selection gate 13 and a Y address driver connected to the X axis electrode 11 and the Y axis electrode 12, respectively. It is also provided by the Y address selection gate 14. The X address driver 13 sequentially inputs the X address input stage 1
5 and is driven by sustain circuit 16. Sustain circuit 16 is operatively connected to a plurality of pulse trains PUX, PDX, PUMX, PDMX and PDDX provided by logic timing and control circuit 17. Y address driver 14 is responsive to Y address input stage 18. The important features of this invention are:
The Y-address driver 14 is not driven by a sustaining circuit and is therefore not commercially available to date.
This essentially eliminates half of the sustaining circuitry used by AC plasma displays. The nature of plasma panels is that a special sustained voltage is applied to the border of the panel as a means to ignite the plasma cells, thereby ensuring that the panel is written. Therefore, as shown, the X border sustain circuit 20 is connected to the X axis border, and the Y border sustain circuit 21 is connected to the Y axis border. The function of the X and Y border sustain circuits 20 and 21 is to maintain the border electrodes of the display panel in a luminous state, providing adequate free electrons to the rest of the plasma panel to ensure accurate writing of the panel cells. That's true. The X border sustain circuit is driven by logic timing and control circuit 22. The Y border sustain circuit is driven by logic timing and control circuit 23.
As will be explained below, a feature of the invention is that the Y-border adjunct circuit 21 is considerably simplified over the prior art. Each of the circuits described above is responsive to one or more voltages V _AY , V _AX , V _SC and V _S provided by electrode 25. As is clear from the following description, another feature of this invention is that
A reduction in the number of different power supply voltages required to provide the required sustained voltage waveform. Sustained Waveforms Figure 2a shows the waveforms of the sustained AC voltage applied to the X-axis electrode 11 in four operating modes: sustain, erase, write and mass erase. The continuous AC voltage waveform is 4
two levels, i.e. maximum sustained voltage level 4
7, a write pedestal level 48, an erase pedestal level 46 and a minimum voltage level 45.
Figure 2b shows the waveform applied to the Y-axis electrode 12 during the same mode of operation. In FIG. 2a, the solid lines show the signals applied to all of the X electrodes, whereas the dotted lines show the signals applied only to the addressed electrodes. Similarly, in Figure 2b, the solid lines indicate signals applied to all of the Y electrodes, whereas the dotted lines are signals applied to only the addressed Y electrodes. Simplified Block Diagram Maximum, Erase and Low Sustain Levels FIG. 3 is a simplified block diagram of one stage of sustain circuit 16 and X address select gate 13. As shown, sustain circuit 16 is driven by top base drive circuit 32 and at potential V
_s and a panel sustain drive line 36 .
Line 36 is also connected to the collector of a pull-down output NPN transistor 34 which is driven by a lower base drive circuit 35. Erase pedestal level 46 is provided by output NPN transistor 40. Transistor 40 is driven by erase pedestal drive circuit 39. The emitter of transistor 40 is connected to panel sustain drive line 36 through isolation diode 41 and resistor 42. Low level potential (second
A ground level (designated 45 in Figure a) is provided when transistors 31 and 40 are turned off and transistor 34 is driven on by lower base drive circuit 35. Intermediate or erase pedestal voltage level (46 in Figure 2a)
) is achieved when transistors 31 and 34 are turned off and transistor 40 is driven on by erase pedestal drive circuit 39. If you want to erase a selected dot on the panel, in erase mode, apply a continuous waveform pulse applied to the selected X-axis electrode and select the Y This is done by pulsing the shaft electrode to ground. The mass erase waveform erases all of the cells in a pulse by applying a narrower pulse to all cells. This is accomplished by dropping all Y driver voltages immediately after the X sustaining voltage drops, as shown in Figures 2a and 2b. Write Sustainment Level One of the features of the invention is that the separate voltage source for providing the write pedestal level (indicated at 48 in Figure 2a) is eliminated. Referring to FIG. 3, the drive voltage source V _AX is
Gate transistors 50 and 5 connected in series
Connected to 1. These transistors represent one stage of a plurality of similar gate stages forming address selection gate 13. The bases of these transistors are controlled by an , the lower gate transistor 51 is on. Therefore, plasma panel 10 is normally connected to panel sustain drive line 36 via transistor 51. As shown in FIG. 2a, the voltage level V _AX is
The voltage level of the write pulse applied to write pedestal 48 to address the electrodes. This same voltage source V _AX is connected in series with the transistor 5 between V _S and the floating supply voltage V _AX
5, is used by isolation diode 56 and resistor 57 to provide write pedestal level 48 in conjunction with X address select gate 13. More specifically, during the write portion of the sustained waveform (shown in FIG. 2), transistor 55 is turned on by write pedestal drive circuit 58 and transistors 31, 34 and 40 are turned off. Since transistor 55 is on, the voltage supplied to panel sustain drive line 36 is V _S -V _AX . This is the required write pedestal level 48 shown in FIG. To address a selected X electrode 11, an appropriate drive signal is applied from the X address input stage 15 such that the top gate transistor 50 is driven on and the bottom gate transistor 51 is driven off. such selected X
This is accomplished by supplying an X address selection gate connected to electrode 11. Then, the X-axis electrode is applied from the write pedestal level 48 to the write voltage V
Raised to _S. That is, when the write voltage V _S is completely applied, transistors 55 and 50
is turned on and transistor 51 is turned off, so that the voltage V _S source will be connected to the It can be seen that the voltage is increased from to the write voltage V _S . This corresponds to the dotted pulse 60 in FIG. 2, which shows only what is being addressed.
It is shown by. As shown in Figure 2a,
Writing data to a selected X-Y intersection point is accomplished by simultaneously lowering the selected Y electrode to ground. This is indicated by the dotted line in the writing area of FIG. 2b. As above, the same voltage source V _AX is applied to the writing pedestal 48 of the sustained waveform for the sustained electrode 11.
, and a write pulse 60 for the electrode 11 to be written. For example, if the cell above X electrode #213 is written and all other cells remain in their current state,
The X address select gates 13 associated with all electrodes except #213 are controlled such that the transistor 51 in each of those gates 13 is turned on to provide a voltage V _S -V _AX to the electrode. However, the X address selection gate 1 of electrode #213
3 is configured such that the transistor 50 is on and the transistor 51 is off in order to directly connect the voltage V _S to the electrode #213 and apply the write pulse 60 to the electrode. At the same time, the Y electrode 12 crossing the X electrode #213 of the cell to be written is
It is rowed as shown in figure b. This provides a suitable voltage difference between the electrodes to cause the gas within the cell to discharge. Detailed Description of Sustain Drive Circuit 16 A detailed circuit illustrating specific circuitry for the sustain drive circuit 16 of the preferred embodiment is shown in FIG. The conditions for this circuit are a voltage waveform ranging between 0 and 200 volts, a substantial panel capacitance,
Typically 5,000 to 10,000 picofurad (pf) must be driven. For proper panel operation, the rise time of the sustained voltage waveform should not exceed 500 nanoseconds. Therefore, a peak current of 10 amps is often required to charge the panel capacitance. Discharge current from gas discharge panel 10 occurs within one microsecond after the panel has been charged and when all cells of the panel have been illuminated. As a result, this discharge current has a peak current on the order of 10 amperes. To increase power efficiency and minimize heat dissipation in the output drive NPN transistors 31 and 34 of sustain circuit 16, these transistors are advantageously driven to saturation. However, the circuitry of sustain circuit 16 must ensure that these transistors do not conduct at the same time. This is because such conditions result in very high power dissipation within the transistor.
Another important problem remaining in the sustained drive circuit is that the base of the pull-high transistor 31 floats up and down with a voltage approximately equal to the voltage across the plasma panel, making it the most difficult to drive the transistor 31. That's what it means. The problems listed above are solved by the circuit of FIG. 4 without the use of inductors or transformers and without the provision of special supply voltages. Furthermore, in order to avoid undesirable noise being generated by excessively high di/dt when transistor 31 is charged to panel capacitance, the circuit of the present invention reduces the rate at which transistor 31 is turned on. Restrict. Excessive rates of change in such currents can cause other forms of noise and excessive electromagnetic interference (EMI) to cause other circuits in the system to malfunction.
will occur. Pull-High Transistor 31 and Top Base Drive Circuit 32 Pull-high transistor 31 pulls the sustained signal level to voltage V _S . The base of transistor 31 is controlled by a low voltage upper base drive circuit 32 which includes transistor 65 which controls transistors 66 and 67. Low voltage transistor 65 is powered by low voltage source V _SC and is responsive to a pulse signal PUX connected to its base via resistor 68. As shown in Figure 5,
PUX is normally high, so transistor 65 is normally off. This is because its base is held high by resistor 69. Maximum sustain level 47 is initiated when PUX goes low, when current flows in the base-emitter junction of transistor 65, turning it on and saturating it. The collector current of transistor 65 flows through diode 70, and the collector current of transistor 65 flows through diode 70.
Reverse biasing the base-emitter junction of 6 turns the transistor off. Capacitor 71 provides high voltage isolation between the base of output transistor 31 and a low voltage drive circuit including transistors 65 and 66. this is,
This is a distinct advantage over the inductors and transformers of prior art systems. This is because capacitor 71 is inexpensive with virtually no loss in reliability. The voltage at the left electrode of coupling capacitor 71 is pulled up when transistor 65 is on, causing a positive current I _D to flow from the low voltage drive circuit to capacitor 71 and across transistor 67.
flows to the emitter-base junction of transistor 67, pulling its collector to a value near V _S .
can change direction. As a result, the base of the pull-high transistor 31 is also pulled up, turning the pull-high transistor 31 on. transistor 3
Due to the high current flowing into the base of 1, the transistor saturates and its emitter rises to the V _S potential.
Once capacitor 71 is charged, current continues to flow into the base of transistor 31, keeping it on and saturated. Since the capacitor 71 is sufficiently large, it will never be completely charged. The structure of transistors 31 and 67 is such that transistor 31 and 67 are
is turned off while it is on to prevent ringing. When pulse input signal PUX is returned to its high state, transistor 65 is turned off by base pull-up resistor 69. transistor 6
5 stops supplying current to capacitor 71, and instead resistor 75 provides base current to transistor 66, which turns on. The emitter of transistor 66 being on momentarily pulls the left electrode of capacitor 71 to ground. This capacitor in turn pulls down the emitter of transistor 67, turning it off. Capacitor 71 discharges, producing a negative current _ID to the low voltage drive circuit. Turn-off of output transistor 31 Diodes 82, 84 and resistor 83 are used for turn-off. A diode 82 connected to the emitter collector of transistor 67 is forward biased when capacitor 71 discharges and pulls the stored charge away from the base of transistor 31, thereby causing this transistor 3 to
Turn off 1. Resistor 83 also has its emitter
Discharging the base junction helps turn off transistor 31. diode 84
provides a current path for discharging the forward biased collector junction of transistor 31 when transistor 31 is saturated. Avoiding Simultaneous Turn-On of Output Transistors 31 and 34 As mentioned above, it is very important that output transistors 31 and 34 are not turned on at the same time since they constitute a short circuit with the high voltage source V _S . However, if the diode 85
and 86, transistor 31 would try to turn on every time transistor 34 turns on. This is because the emitter of transistor 31 is connected directly to the panel drive line (which is driven to ground when transistor 34 is turned on), whereas the base of transistor 31 will float above ground. This is because. Diodes 85 and 86 ensure that transistors 31 and 67 are turned off when pulldown transistor 34 is turned on.
These diodes thus ensure that the base of transistor 31 is pulled down before the current from transistor 34 pulls down its emitter. This is because the junction voltage across diode 85 is less than the drop across diode 86 plus the emitter-base junction of transistor 31. Diode 86 is also used to couple the output collector of pulldown transistor 34 to panel sustain drive line 36. When the pull-down transistor 34 is turned on,
There is a tendency to erroneously turn on pull-high transistor 31. The parasitic and stray capacitance of the circuit coupled to the base of transistor 31 tends to keep the base of transistor 31 at or near the potential V _S . When the pull-down transistor 34 is turned on, the panel voltage (fourth
(on the line labeled "To X address driver" in the figure) drops to 0, so current tends to flow from the emitter of pull-high transistor 31. Diode 86 prevents the emitter-base junction of transistor 31 from breaking down and becoming reverse biased, thereby preventing the base from being pulled to ground. Two substantially identical diodes 85 and 86 are connected in common so that the emitter and base of pull-high transistor 31 are held at the same voltage and pulled down at the same rate. With emitter and base at the same voltage, pull-high transistor 31 is prevented from turning on. Resistor 83 helps turn off transistor 31 by discharging the emitter-base capacitance of transistor 31. Diodes 87 and 88 are connected to transistor 67
The reverse voltage across the base-emitter junction of transistors 31 and 6 is clamped to a low voltage on the order of 1.4 volts to protect this transistor and
7 conducts a negative current _ID that is not needed to draw the charge. Limiting the Rise Time of the Sustained Circuit Waveform As mentioned above, an important feature of the present invention is to limit the rise time of the high voltage sustained signal so that unnecessary noise currents are not generated that could cause other circuits in the system to malfunction. It is to do so. This feature is provided by feedback capacitor 90 and resistor 91. They are transistor 6
The current is fed back through a resistor 91 connected to the base of transistor 7, thus slightly delaying the turn-on time of this transistor. As a result, the turn-on time of the pull-high output transistor 31 is also slightly extended, thereby limiting the rise time of the voltage applied to the plasma panel of the sustain drive line 36. Note that this feedback is accomplished without adding any impedance elements to the high current loop that includes capacitors 95 and 96, pull-high transistor 31, and the plasma panel. The presence of such an impedance element in this high current loop causes a voltage drop across the plasma panel during high discharge current spikes, which causes the plasma panel to exhibit undesirable electrical and optical properties. Will. In contrast, these harmful effects are not produced by capacitor 90 and resistor 91. Because these capacitors 90
and the pull-high transistor 3 by the resistor 91.
1 can be saturated and the capacitor 90
This is because the resistor 91 supplies sufficient current to the plasma panel during gas discharge. When diode 97 is used and the plasma panel is discharged by pull-down transistor 34,
The feedback circuit consists of transistors 31 and 6.
Prevents turning on 7. Write Pedestal Output Transistor 55 and Associated Drive Circuitry 58 The write pedestal level 48 is provided by a write pedestal drive circuitry 58 that includes an output transistor 55 and a transistor 100 responsively coupled to a pulsed input signal PDMX. It will be done. When the PDMX input pulse is low, transistor 100 is turned on, causing current to flow through capacitor 101 and turning transistor 55 on. Immediately after pull-high transistor 31 is turned off, the sustaining signal is still at V due to the panel capacitance.
Retained in _S. When transistor 55 turns on, voltage V _AX is clamped to V _S and the output is reduced to the desired write pedestal level of V _S -V _AX . Erase Output Transistor 50 and Erase Pedestal Drive Circuit 39 An erase sustain level, ie, erase pedestal level 46, shown at 46 in FIG. This transistor 40
will pull the waveform sustained up to this voltage level when turned on. The emitter of transistor 40 is supplied from erase pedestal drive circuit 39, which includes an emitter follower circuit including transistor 105. The collector of transistor 105 is coupled to V _AY and its base allows the emitter voltage of transistor 105 to be adjusted to the desired level.
Decoupling capacitor 107 is connected to ground and transistor 1
It is connected between the emitter of 05. Base drive for transistor 50 is provided by erase pedestal drive circuit 39, which includes transistor 110. When the pulse drive signal PUMX goes low, as shown in FIG.
0 turns on, driving capacitor 111 to ground. This capacitor begins charging and provides base current for transistor 40. Transistor 40 turns on and the sustain output is pulled up through diode 41 and resistor 42 to the voltage level set by potentiometer 106. When pulse signal PUMX goes high, transistor 40 is turned off. capacitor 110
is discharged through diodes 112 and 113. Resistor 42 is a current limiting resistor to reduce power dissipation in transistor 40. Diode 41 is a blocking diode used to isolate the circuit when the sustain level of panel sustain drive line 36 is at a higher voltage level. Note that in FIG. 5, both the PDMX and PUMX signals are brought low at the same time, for example, during sustain and write operations. However, the voltage V _S - V _AX (write pedestal level) is the voltage V _E
(erase pedestal level), diode 41 isolates transistor 40 from panel sustain drive line 36. Therefore, the voltage V
_S - V _AX is provided to panel sustain drive line 36. Also, if you look during the erase cycle, the signal PUMX
The first row part of is longer and the signal
PUX is delayed for a longer period than during sustain and write operations to provide the indicated erase pedestal level V _E so that an erase pulse can be applied to the selected X-axis electrode as shown in Figure 2a. can. Pulldown transistor 34 and lower base drive circuit 35 Lower base drive circuit 3 including transistors 115, 116 for pulldown transistor 34
5 is a circuit that is somewhat simplified compared to the upper base drive circuit 32. This is because the base of this transistor 34 is near ground potential.
Capacitors 117 and 118 in parallel are capacitor 7
1 and supplies current to the base of transistor 34 for turn-on and turn-off. The transistor 115 receives the input signal pulse signal.
Respond to PDX. This signal is normally high and
Turns off transistor 115. This is because its base is held high by resistor 120. When PDX goes low, current flows into the base-emitter junction of transistor 115, turning it on and saturating it. The collector current of transistor 115 flows through diode 121, reverse biasing the base-emitter junction of transistor 116, thereby
16 is turned off. Coupling capacitor 117, 11
8 is pulled up and pull down transistor 3
Apply current to the base of 4 and turn it on. Diodes 125 and 126 act similarly to diodes 87 and 88 in maintaining the correct bias on capacitors 117 and 118. Capacitors 117, 118 and diodes 125, 126 eliminate the need for various power supplies by forcing the base of pull-down transistor 34 to a negative value with respect to ground when transistor 116 is turned on, thereby This improves the turn-off of the base-emitter junction of transistor 34. Transistor 130 and diode 131 are used to pull charge from the collector-base junction of transistor 34 to properly turn the transistor off from its saturated on state.
Transistor 130 is the input pulse drain PDDX
and applies current to the collector junction of transistor 34 when turning off. As shown in FIG. 6, control signals PDX and PDDX are exactly inverted. Thus, when PDX goes low to turn on transistor 115,
PDDX goes high to turn off transistor 135, and conversely, PDX goes high to turn off transistor 11
When going high to turn off transistor 135, PDDX goes low to turn on transistor 135. Diode 131 is pull high transistor 3
1 prevents the transistor from burning out when turned on. Diode 135 is typically used to prevent the voltage across the plasma panel from going negative due to stray inductance associated with the panel. Detailed Description of X Border Connection Circuit 20 A detailed circuit diagram of the X border sustain circuit 20 is shown in FIG. When input pulse signal PUXB is high, transistor 140 is off and current is forced from the low voltage source V _SC through capacitor 141, reverse biasing the base-emitter junction of transistor 142 and turning transistor 142 off. be done. When PUXB is low, transistor 140 conducts and current flows from the base of transistor 142 through capacitor 141, causing transistor 142 to conduct. This transistor 1
42 is connected in a series circuit between diode 143, floating voltage source _VAX , panel sustain drive line 36 and the X border electrode. Thus, conduction of transistor 142 pulls the X border electrode up to a voltage equal to the sum of the sustain drive signal and _VAX (typically on the order of 250 volts). When input pulse train PDXB is high, transistor 145 is on, causing current to flow through capacitor 146 and turning on transistor 147. Then, the transistor 147
Pull the border electrode to ground potential. Conversely, PDXB
When is low, capacitor 146 is pulled down, which pulls down the base of transistor 147 and turns it off. Capacitor 150 sustains the X border voltage when the sustain voltage is low. Thus, when the sum of the sustained voltage and _VAX is at its highest voltage, current flows through diode 143 and charges this capacitor 150. The stored charge is sufficient to maintain the border potential until the sustained waveform rises again to recharge the capacitor. DETAILED DESCRIPTION OF THE Y-BOARD CONTINUATION CIRCUIT 21 An important feature of the invention is that the Y-border continuation circuit 21 is significantly less expensive and less complex than the X-border continuation circuit, as shown schematically in FIG. be. Prior art border drive systems typically double the X and Y border sustaining circuits. This is because relatively high voltage border drive signals have traditionally been required for both of these axes. However, in the present invention, a relatively lower voltage Y sustaining drive signal (which can be applied to a simple square drive signal as shown in FIG. 5) with a substantially higher sustaining voltage applied to the X electrode and the waves) function quite satisfactorily. This lower voltage and substantially less complex waveform signal represents one stage of the IC gate where transistors 160 and 161 are used to provide the Y border sustaining voltage to the Y border electrode. The transistor is connected in series between a voltage supply V _AX (typically 70 volts) and ground. Transistor 160 is driven by a logic control signal from logic timing control circuit 23. Transistor 160 is turned on and transistor 161 is turned off, thereby providing the border electrode with voltage V _AY . Conversely, when transistor 160 is turned off and transistor 161 is turned on, the border electrode is driven to ground potential, as shown by the Y border waveform in FIG. As shown in Figure 5, the X and Y border sustaining signals are phased so that the sustaining voltage across the panel along that border cell is higher than the voltage across the panel at that display cell, so that the border cell is always Driven on. A further advantage of this Y-border sustain circuit is that the less expensive IC gate circuit uses the same supply voltage _VAY used for the Y address select gates, and does not require any additional voltage to provide the Y-border sustain drive signal. It also eliminates the need for additional power supplies. Specific Circuit Elements The representative examples of the circuits shown in FIGS. 1, 3, 4, 6, and 7 include the following specific circuit components. X-axis selection gate 13 (transistors 50, 51)
Texas Instrument SN 75426 Y address selection gate 14 Texas Instrument SN 75427 Transistor 31, 34 General Semiconductor Inc. 41, 56, 81, 84, 85, 8
6,97,112,113,131,135,1
70,173,174 1N4936 Transistor 65,100,115,116,1
30 General Electric D45C1 Transistor 66,110,140 General Electric
Electric D45C3 Transistor 67, 142, 2N6212 Resistor 68, 69, 120, 171, 172, 18
1,183,185,190 100 ohm diode 70,121,125,126,14
3,193,194,197,198,199,
1N4933 Capacitor 71, 95, 96, 101, 107,
111,117,118,146 1mf resistor 75,186 200 ohm resistor 83 10 ohm capacitor 90 500pf resistor 91,166,182 5 ohm potentiometer 106 2K ohm capacitor 141,150 47μf transistor 145 General Electric D44C5 transistor 160, 161 Texas Instrument SN 75427 Resistor 175 3K Ohm Resistor 180 300 Ohm Capacitor 165,192,200 47μf Resistor 195 500 Ohm Diode 196 1N3936 Power Supply V _SC 5 Volt Power Supply V _S 180 Volt Power Supply V _AX 70 Volt (Floating) Power Supply V _AY 70 volts

【図面の簡単な説明】[Brief explanation of the drawing]

第１図はこの発明によるACプラズマパネルを
駆動するための全体システムのブロツク図であ
る。第２ａ図および第２ｂ図はこの発明の好まし
い実施例のＸ軸およびＹ軸電極へ供給される波形
を示す。第３図はＸ軸電極を駆動するために用い
られる持続駆動回路の簡略化した回路図である。
第４図は持続駆動回路の詳細な回路図である。第
５図は第４図の回路へ与えられる入力パルス列を
示す。第６図はＸボーダ持続回路の詳細な回路図
である。第７図はＹボーダ持続回路の詳細な回路
図である。 図において、１０はACプラズマパネル、１１
はＸ軸電極、１２はＹ軸電極、１３はＸアドレス
ドライバ、１４はＹアドレスドライバ、１５はＸ
アドレス入力ステージ、１６は持続回路、１７お
よび２２は論理タイミングおよび制御回路、１８
はＹアドレス入力ステージ、２０はＸボーダ持続
回路、２１はＹボーダ持続回路、２５は電源、３
１はプルハイトランジスタ、３４はプルダウント
ランジスタ、３２は上部ベース駆動回路、３５は
下部ベース駆動回路、４０は出力トランジスタ、
３９は消去ペデスタル駆動回路、４１は分離ダイ
オード、５０および５１はゲートトランジスタ、
７１は分離コンデンサを示す。 FIG. 1 is a block diagram of the overall system for driving an AC plasma panel according to the present invention. Figures 2a and 2b illustrate the waveforms applied to the X-axis and Y-axis electrodes of a preferred embodiment of the invention. FIG. 3 is a simplified circuit diagram of a sustained drive circuit used to drive the X-axis electrode.
FIG. 4 is a detailed circuit diagram of the sustain drive circuit. FIG. 5 shows the input pulse train applied to the circuit of FIG. FIG. 6 is a detailed circuit diagram of the X border sustaining circuit. FIG. 7 is a detailed circuit diagram of the Y border sustaining circuit. In the figure, 10 is an AC plasma panel, 11
is the X-axis electrode, 12 is the Y-axis electrode, 13 is the X address driver, 14 is the Y address driver, 15 is the X
Address input stage, 16 is sustaining circuit, 17 and 22 is logic timing and control circuit, 18
is a Y address input stage, 20 is an X border sustaining circuit, 21 is a Y border sustaining circuit, 25 is a power supply, 3
1 is a pull-high transistor, 34 is a pull-down transistor, 32 is an upper base drive circuit, 35 is a lower base drive circuit, 40 is an output transistor,
39 is an erase pedestal drive circuit, 41 is a separation diode, 50 and 51 are gate transistors,
71 indicates a separation capacitor.

Claims (1)

【特許請求の範囲】 １ ACプラズマパネル１０用持続駆動システム
１６であつて、光がパネル上に発生される複数個
のセルをそれぞれ形成する複数個の交差電極１
１，１２を有し、前記駆動システム１６は、 前記パネル１０に多レベル持続波形４５，４
６，４７，４８を供給するための１個の持続回路
１６と、 前記１個の持続回路を前記交差セルの各々の一
方の電極１１のみへ結合するための手段１３とを
備え、 前記１個の持続回路１６は、高電圧と接地との
間に接続されたプルダウン出力トランジスタ３４
と直列接続されるプルハイ出力トランジスタ３１
を含み、前記トランジスタ３１，３４の両方に共
通な接続点３６で発生される持続駆動信号４５，
４６，４７，４８によつてパネル１０を選択的に
充電および放電し、前記プルハイトランジスタ３
１のベースは前記パネル１０の電圧に近い高電圧
で上下に浮動し、 分離コンデンサ７１によつて前記プルハイ出力
トランジスタ３１へ結合され、しかしそのトラン
ジスタ３１から分離される低電圧ベース駆動回路
３２と、 少なくとも１個の分離コンデンサ１１７，１１
８によつて前記プルダウン出力トランジスタ３４
へ結合され、しかしそのトランジスタ３４から分
離される第２の低電圧ベース駆動回路３５とをさ
らに備えた、ACプラズマパネル用持続駆動シス
テム。 ２ 前記プルダウン出力トランジスタ３４に直列
接続される前記プルハイトランジスタ３１は高電
圧と接地との間に接続される、特許請求の範囲第
１項記載の持続駆動システム。 ３ ACプラズマパネル１０用持続駆動システム
１６であつて、光がパネル上に発生される複数個
のセルをそれぞれ形成する複数個の交差電極１
１，１２を有し、前記駆動システム１６は、 前記パネル１０に多レベル持続波形４５，４
６，４７，４８を供給するための１個の持続回路
１６と、 前記１個の持続回路を前記交差セルの各々の一
方の電極１１のみへ結合するための手段１３とを
備え、 前記１個の持続回路１６は、高電圧と接地との
間に接続されたプルダウン出力トランジスタ３４
と直列接続されるプルハイ出力トランジスタ３１
を含み、前記トランジスタ３１，３４の両方に共
通な接続点３６で発生される持続駆動信号４５，
４６，４７，４８によつてパネル１０を選択的に
充電および放電し、前記プルハイトランジスタ３
１のベースは前記パネル１０の電圧に近い高電圧
で上下に浮動し、 分離コンデンサ７１によつて前記プルハイ出力
トランジスタ３１へ結合され、しかしそのトラン
ジスタ３１から分離される低電圧ベース駆動回路
３２と、 少なくとも１個の分離コンデンサ１１７，１１
８によつて前記プルダウン出力トランジスタ３４
へ結合され、しかしそのトランジスタ３４から分
離される第２の低電圧ベース駆動回路３５と、 前記プルハイ出力トランジタ３１へ結合されて
パネル１０電圧に相当する信号をフイードバツク
して持続波形のライズタイムを制限するフイード
バツク手段９０，９１とをさらに備えた、ACプ
ラズマパネル用持続駆動システム。 ４ 前記フイードバツク手段９０，９１は直列接
続されたコンデンサ９０および抵抗９１を含む、
特許請求の範囲第３項記載の持続駆動システム。 ５ ACプラズマパネル１０用持続駆動システム
１６であつて、光がパネル上に発生される複数個
のセルをそれぞれ形成する複数個の交差電極１
１，１２を有し、前記駆動システム１６は、 前記パネル１０に多レベル持続波形４５，４
６，４７，４８を供給するための１個の持続回路
１６と、 前記１個の持続回路を前記交差セルの各々の一
方の電極１１のみへ結合するための手段１３とを
備え、 前記１個の持続回路１６は、高電圧と接地との
間に接続されたプルダウン出力トランジスタ３４
と直列接続されるプルハイ出力トランジスタ３１
を含み、前記トランジスタ３１，３４の両方に共
通な接続点３６で発生される持続駆動信号４５，
４６，４７，４８によつてパネル１０を選択的に
充電および放電し、前記プルハイトランジスタ３
１のベースは前記パネル１０の電圧に近い高電圧
で上下に浮動し、 分離コンデンサ７１によつて前記プルハイ出力
トランジスタ３１へ結合され、しかしそのトラン
ジスタ３１から分離される低電圧ベース駆動回路
３２と、 少なくとも１個の分離コンデンサ１１７，１１
８によつて前記プルダウン出力トランジスタ３４
へ結合され、しかしそのトランジスタ３４から分
離される第２の低電圧ベース駆動回路３５と、 前記プルハイ出力トランジタ３１へ結合されて
パネル１０電圧に相当する信号をフイードバツク
して持続波形のライズタイムを制限するフイード
バツク手段９０，９１と、 エミツタおよびコレクタが前記分離コンデンサ
７１と前記プルハイトランジスタ３１のベースと
の間に接続される駆動トランジスタ６７とをさら
に備え、 前記フイードバツク手段９０，９１は前記プル
ハイ出力トランジスタ３１と前記駆動トランジス
タ６７のベースとの間に接続されるコンデンサ９
０、および前記駆動トランシスタ６７のベース回
路へ接続される抵抗９１を含む、ACプラズマパ
ネル用持続駆動システム。 ６ ACプラズマパネル１０用持続駆動システム
１６であつて、光がパネル上に発生される複数個
のセルをそれぞれ形成する複数個の交差電極１
１，１２を有し、前記駆動システム１６は、 前記パネル１０に多レベル持続波形４５，４
６，４７，４８を供給するための１個の持続回路
１６と、 前記１個の持続回路を前記交差セルの各々の一
方の電極１１のみへ結合するための手段１３とを
備え、 前記１個の持続回路１６は、高電圧と接地との
間に接続されたプルダウン出力トランジスタ３４
と直列接続されるプルハイ出力トランジスタ３１
を含み、前記トランジスタ３１，３４の両方に共
通な接続点３６で発生される持続駆動信号４５，
４６，４７，４８によつてパネル１０を選択的に
充電および放電し、前記プルハイトランジスタ３
１のベースは前記パネル１０の電圧に近い高電圧
で上下に浮動し、 分離コンデンサ７１によつて前記プルハイ出力
トランジスタ３１へ結合され、しかしそのトラン
ジスタ３１から分離される低電圧ベース駆動回路
３２と、 少なくとも１個の分離コンデンサ１１７，１１
８によつて前記プルダウン出力トランジスタ３４
へ結合され、しかしそのトランジスタ３４から分
離される第２の低電圧ベース駆動回路３５と、 前記持続波形に書込電圧レベルを供給しかつま
た個々のセルの選択的アドレスパルス化に必要と
される電圧レベルを与える共通電圧源とをさらに
備え、前記共通電圧源は前記接続点と書込ペデス
タル駆動トランジスタ５５との間に直列接続され
る電圧Ｖ_AXを含み、そのため、プルハイ３１およ
びプルダウン３４トランジスタがオフで、ペデス
タル駆動トランジスタ５５がオンのとき、持続波
形は前記持続波形の最大レベルと前記付加的な電
圧源との間の差までプルダウンされ、かつ 前記持続波形と前記パネル電極との間に接続さ
れるアドレス選択ゲート１３へ前記共通電圧源を
結合するための手段５６，５７をさらに備えた、
ACプラズマパネル用持続駆動システム。Claims: 1. A continuous drive system 16 for an AC plasma panel 10, comprising a plurality of intersecting electrodes 1 each forming a plurality of cells in which light is generated on the panel.
1, 12, said drive system 16 provides said panel 10 with multi-level continuous waveforms 45, 4.
6, 47, 48; and means 13 for coupling said one sustaining circuit to only one electrode 11 of each of said crossed cells; The sustaining circuit 16 includes a pull-down output transistor 34 connected between the high voltage and ground.
A pull-high output transistor 31 connected in series with
a sustained drive signal 45, generated at a node 36 common to both said transistors 31, 34;
46, 47, and 48 selectively charge and discharge the panel 10, and the pull-high transistor 3
a low voltage base drive circuit 32 whose base floats up and down at a high voltage close to the voltage of the panel 10 and is coupled to, but isolated from, the pull-high output transistor 31 by an isolation capacitor 71; at least one isolation capacitor 117, 11
8 by said pull-down output transistor 34
a second low voltage base drive circuit 35 coupled to but separated from the transistor 34 thereof. 2. The sustained drive system of claim 1, wherein the pull-high transistor 31 connected in series with the pull-down output transistor 34 is connected between a high voltage and ground. 3 A continuous drive system 16 for an AC plasma panel 10, comprising a plurality of intersecting electrodes 1 each forming a plurality of cells from which light is generated on the panel.
1, 12, said drive system 16 provides said panel 10 with multi-level continuous waveforms 45, 4.
6, 47, 48; and means 13 for coupling said one sustaining circuit to only one electrode 11 of each of said crossed cells; The sustaining circuit 16 includes a pull-down output transistor 34 connected between the high voltage and ground.
A pull-high output transistor 31 connected in series with
a sustained drive signal 45, generated at a node 36 common to both said transistors 31, 34;
46, 47, and 48 selectively charge and discharge the panel 10, and the pull-high transistor 3
a low voltage base drive circuit 32 whose base floats up and down at a high voltage close to the voltage of the panel 10 and is coupled to, but isolated from, the pull-high output transistor 31 by an isolation capacitor 71; at least one isolation capacitor 117, 11
8 by said pull-down output transistor 34
a second low voltage base drive circuit 35 coupled to, but separated from, transistor 34 thereof; and a second low voltage base drive circuit 35 coupled to said pull-high output transistor 31 for feeding back a signal corresponding to the panel 10 voltage to limit the rise time of the sustained waveform. A continuous drive system for an AC plasma panel, further comprising feedback means 90, 91. 4. The feedback means 90, 91 include a capacitor 90 and a resistor 91 connected in series.
A continuous drive system according to claim 3. 5 A continuous drive system 16 for an AC plasma panel 10 comprising a plurality of intersecting electrodes 1 each forming a plurality of cells from which light is generated on the panel.
1, 12, said drive system 16 provides said panel 10 with multi-level continuous waveforms 45, 4.
6, 47, 48; and means 13 for coupling said one sustaining circuit to only one electrode 11 of each of said crossed cells; The sustaining circuit 16 includes a pull-down output transistor 34 connected between the high voltage and ground.
A pull-high output transistor 31 connected in series with
a sustained drive signal 45, generated at a node 36 common to both said transistors 31, 34;
46, 47, and 48 selectively charge and discharge the panel 10, and the pull-high transistor 3
a low voltage base drive circuit 32 whose base floats up and down at a high voltage close to the voltage of the panel 10 and is coupled to, but isolated from, the pull-high output transistor 31 by an isolation capacitor 71; at least one isolation capacitor 117, 11
8 by said pull-down output transistor 34
a second low voltage base drive circuit 35 coupled to, but separated from, transistor 34 thereof; and a second low voltage base drive circuit 35 coupled to said pull-high output transistor 31 for feeding back a signal corresponding to the panel 10 voltage to limit the rise time of the sustained waveform. and a drive transistor 67 whose emitter and collector are connected between the separation capacitor 71 and the base of the pull-high transistor 31, and the feedback means 90, 91 are connected to the pull-high output transistor 31. 31 and the base of the drive transistor 67
0, and a resistor 91 connected to the base circuit of said drive transistor 67. 6 A continuous drive system 16 for an AC plasma panel 10, comprising a plurality of intersecting electrodes 1 each forming a plurality of cells from which light is generated on the panel.
1, 12, said drive system 16 provides said panel 10 with multi-level continuous waveforms 45, 4.
6, 47, 48; and means 13 for coupling said one sustaining circuit to only one electrode 11 of each of said crossed cells; The sustaining circuit 16 includes a pull-down output transistor 34 connected between the high voltage and ground.
A pull-high output transistor 31 connected in series with
a sustained drive signal 45, generated at a node 36 common to both said transistors 31, 34;
46, 47, and 48 selectively charge and discharge the panel 10, and the pull-high transistor 3
a low voltage base drive circuit 32 whose base floats up and down at a high voltage close to the voltage of the panel 10 and is coupled to, but isolated from, the pull-high output transistor 31 by an isolation capacitor 71; at least one isolation capacitor 117, 11
8 by said pull-down output transistor 34
a second low voltage base drive circuit 35 coupled to, but separated from, the transistor 34; and a second low voltage base drive circuit 35 for providing the write voltage level for the sustained waveform and also required for selective address pulsing of individual cells. a common voltage source providing a voltage level, said common voltage source including a voltage V _AX connected in series between said node and write pedestal drive transistor 55 such that pull-high 31 and pull-down 34 transistors When off and the pedestal drive transistor 55 is on, the continuous waveform is pulled down to the difference between the maximum level of the continuous waveform and the additional voltage source, and connected between the continuous waveform and the panel electrode. further comprising means 56, 57 for coupling said common voltage source to the address selection gate 13 that is
Continuous drive system for AC plasma panels.