JPS6247745A - Microprogram control system - Google Patents
Microprogram control systemInfo
- Publication number
- JPS6247745A JPS6247745A JP18786085A JP18786085A JPS6247745A JP S6247745 A JPS6247745 A JP S6247745A JP 18786085 A JP18786085 A JP 18786085A JP 18786085 A JP18786085 A JP 18786085A JP S6247745 A JPS6247745 A JP S6247745A
- Authority
- JP
- Japan
- Prior art keywords
- microinstruction
- extended
- extmr
- contents
- microinstructions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【発明の詳細な説明】
〔概要〕
マイクロプログラム制御のプロセッサにおいて、各マイ
クロ命令に拡張制御ビットとして、拡張マイクロレジス
タ(HXTMR)書き込みビット(EW) 、及び拡張
マイクロレジスタ(EXTMR)使用ビット(EO)を
設け、オペランド無し、又は1オペランドのマイクロ命
令では、必要に応じて、該拡張マイクロレジスタ(EX
TMR)書き込みビット(HW)を“オン゛にすること
により、拡張マイクロレジスタ(EXTMR)に、該マ
イクロ命令の未使用部分の内容を書き込むようにし、3
オペランドのマイクロ命令や。[Detailed Description of the Invention] [Summary] In a microprogram-controlled processor, each microinstruction has an extension micro register (HXTMR) write bit (EW) and an extension micro register (EXTMR) use bit (EO) as extension control bits. For microinstructions with no operands or one operand, the extended microregister (EX
By turning on the TMR) write bit (HW), the contents of the unused portion of the microinstruction are written to the extended microregister (EXTMR).
Operand microinstructions.
分岐マイクロ命令では、拡張マイクロレジスタ(EXT
MR)使用ビット(El)を°オン′にすることにより
、上記拡張マイクロレジスタ(EXTMR)の内容を使
用して、該マイクロ命令のオペランド、又は分岐アドレ
スを拡張することができるようにしたものである。A branch microinstruction uses an extended microregister (EXT
By turning on the MR) use bit (El), the contents of the extended micro register (EXTMR) can be used to extend the operand or branch address of the micro instruction. be.
本発明は、マイクロプログラムによって制御されるプロ
セッサにおいて、固定長のマイクロ命令を用いて、マイ
クロ命令のオペランド等を拡張するマイクロプログラム
制御方式に関する。The present invention relates to a microprogram control method for expanding operands of microinstructions using fixed-length microinstructions in a processor controlled by a microprogram.
最近の半導体技術の進歩に支えられて、制御メモリの経
済化、大容量化が図られてきたこと、及び、計算機シス
テムの設計に柔区性が得られることから、マイクロプロ
グラム制御の計算機システムが一般的になってきた。Supported by recent advances in semiconductor technology, control memory has become more economical and has a larger capacity, and computer system design has become more flexible. It's becoming common.
一方、計算機システムの普及に伴って、該計算機システ
ムが処理すべきデータ量が増加しており、マイクロプロ
グラム制御の計算機システムにおいても処理能力の向上
が要求される。On the other hand, with the spread of computer systems, the amount of data that these computer systems must process has increased, and even microprogram-controlled computer systems are required to have improved processing capabilities.
この場合、各マイクロ命令の機能に対応して、可変長に
すると、ステップ数を増加させることなく処理能力を向
上させることができるが、該マイクロ命令の処理速度に
影響を与えないように、制御を容易にしようとすると、
例えば、最長のマイクロ命令に合わせて制御メモリを構
成する必要があり不経済となる。In this case, if the length is made variable according to the function of each microinstruction, the processing capacity can be improved without increasing the number of steps. When trying to facilitate
For example, the control memory must be configured to accommodate the longest microinstruction, which is uneconomical.
又、通常のマシン命令のような可変長方式をとると、制
御、及びアドレッシングが複雑となり実用的でなくなる
。Furthermore, if a variable length method such as ordinary machine instructions is used, control and addressing become complicated and impractical.
然して、マイクロ命令には、オペランドを一つも必要と
しないマイクロ命令や、オペランドが一つしか必要でな
いマイクロ命令があることに着目すると、経済的に、且
つ処理速度に影響を与えることなく可変長方式のマイク
ロプログラム制御方式を実現することが期待できる。However, if we focus on the fact that there are microinstructions that do not require any operands or microinstructions that require only one operand, we can use the variable length method economically and without affecting processing speed. It is expected that this microprogram control method will be realized.
第3図は従来のマイクロプログラム制御方式を説明する
図であって、通常は固定長方式である。FIG. 3 is a diagram illustrating a conventional microprogram control method, which is usually a fixed length method.
先ず、マシン命令の操作部(OPC)を用いる等して、
C3゛アドレスレジスタ(以下、C3^と云う)1に、
実行すべきマイクロ命令群の先頭アドレスが設定され、
制御メモリ(CS) 2がアクセスされることにより、
該アドレスのマイクロ命令が実行レジスタ (以下、E
XECRと云う)3に読み出された後、デコーダ(DE
C) 32でデコードされることにより、当該マイクロ
命令が実行される。First, by using a machine command operation unit (OPC), etc.
In the C3 address register (hereinafter referred to as C3) 1,
The start address of the microinstruction group to be executed is set,
By accessing control memory (CS) 2,
The microinstruction at the address is the execution register (hereinafter referred to as E
XECR) 3, the decoder (DE
C) The microinstruction is executed by being decoded by 32.
上記、CSA 1 はCSアドレスカウンタ(+1)
5によって、+1されたアドレスが順次セントされ、通
常、EXECR3が分岐マイクロ命令でない場合、マル
チプレクサ(MPX) 11は、上記CSA 1を選択
して、次のマイクロ命令を読み出すように機能する。Above, CSA 1 is the CS address counter (+1)
5, the addresses incremented by 1 are sequentially sent, and normally, if EXECR3 is not a branch microinstruction, the multiplexer (MPX) 11 functions to select the CSA 1 and read the next microinstruction.
上記EXECR3に設定されたマイクロ命令が分岐マイ
クロ命令の場合には、該分岐マイクロ命令の分岐条件が
成立した時、CS制御部(C3C) 4が分岐アドレス
を生成し、且つ選択するように機能する。If the microinstruction set in EXECR3 is a branch microinstruction, the CS control unit (C3C) 4 functions to generate and select a branch address when the branch condition of the branch microinstruction is satisfied. .
従って、従来方式においては、制御メモリ(CS)2に
格納されている各マイクロ命令が固定長である為、オペ
ランドを一つも必要としないマイクロ命令や、オペラン
ドを一つしか必要でないマイクロ命令では、意味を持た
ないビットが現れてくると云う問題があった。Therefore, in the conventional method, each microinstruction stored in the control memory (CS) 2 has a fixed length, so for microinstructions that do not require any operands or microinstructions that require only one operand, There was a problem that bits with no meaning appeared.
その為、オペランドを3つ必要とするようなインテリジ
ェンスの高いマイクロ命令を作らないのが一般的であり
、処理能力を向上させることができないと云う問題があ
った。For this reason, it is common to not create highly intelligent microinstructions that require three operands, resulting in the problem that processing performance cannot be improved.
一方、マイクロ命令をマシン命令のような可変長方式に
すると、制御メモリ(CS) 2に対するアクセスはバ
イト単位となる為、該可変長のマイクロ命令を読み出す
場合には、当該マイクロ命令の操作部(OPCD)を読
み出さないと、何バイト命令であるかを認識できないこ
とから、そのアクセス制御。On the other hand, if the microinstruction is made into a variable length system such as a machine instruction, access to the control memory (CS) 2 will be in byte units. Since it is impossible to recognize how many bytes an instruction is unless the OPCD is read, access control is required.
及びアドレッシングが複雑となり、該制御メモリ(CS
) 2に対するアクセス速度を低下させる問題があった
6
本発明は上記従来の欠点に鑑み、先行するマイクロ命令
の中に、オペランド無しのマイクロ命令や、1オペラン
ドのマイクロ命令があることに着目し、該マイクロ命令
を読み出した時点で、特定の未使用フィールドに設定さ
れている拡張用データを、拡張マイクロレジスタ(Eχ
TMI?)にセントしておき、後続する3オペランドマ
イクロ命令2分岐マイクロ命令等で、該拡張マイクロレ
ジスタ(EXTMR)の内容を使用するようにして、経
済的に拡張マイクロプログラム制御方式を実現する方法
を提供することを目的とするものである。and addressing becomes complicated, and the control memory (CS
) There was a problem of reducing the access speed to 2.6 In view of the above-mentioned drawbacks of the conventional technology, the present invention focuses on the fact that there are microinstructions without operands and microinstructions with one operand among the preceding microinstructions. At the time the microinstruction is read, the expansion data set in a specific unused field is stored in the expansion micro register (Eχ
TMI? ) and use the contents of the extended micro register (EXTMR) in the subsequent 3-operand micro-instruction 2-branch micro-instruction, etc., thereby providing a method for economically realizing an extended microprogram control system. The purpose is to
第1図は本発明の一実施例をブロック図で示した図であ
る。FIG. 1 is a block diagram showing one embodiment of the present invention.
本発明においては、各マイクロ命令に拡張制御ビット(
EO,EW) 31を設け、少なくとも、一つ前のマイ
クロ命令に含まれる、上記拡張制御ビット(E−)31
の指示に従って、該マイクロ命令の特定フィールドの内
容を拡張マイクロレジスタ(EXTMR)6に書き込み
、後続するマイクロ命令の拡張制御ビット(EU)31
の指示に従って、上記拡張マイクロレジスタ(EXTM
R) 6の内容を使用するように構成する。In the present invention, each microinstruction has an extended control bit (
EO, EW) 31 are provided, and at least the above extended control bit (E-) 31 included in the previous microinstruction is provided.
According to instructions, the contents of a specific field of the microinstruction are written to the extension micro register (EXTMR) 6, and the contents of the specific field of the microinstruction are written to the extension control bit (EU) 31 of the subsequent microinstruction.
According to the instructions of the above extended micro register (EXTM
R) Configure to use the contents of 6.
即ち、本発明によれば、マイクロプログラム制御のプロ
セッサにおいて、各マイクロ命令に拡張制御ビットとし
て、拡張マイクロレジスタ(EXTMR)書き込みビッ
ト(EW) 、及び拡張マイクロレジスタ(EXTMR
)使用ビット(EU)を設け、オペランド無し、又は1
オペランドのマイクロ命令では、必要に応じて、該拡張
マイクロレジスタ(EXTMR)書き込みビット(肺)
を°オン°にすることにより、拡張マイクロレジスタ(
EXTMR)に、該マイクロ命令の未使用部分の内容を
書き込むようにし、3オペランドのマイクロ命令や2分
岐マイクロ命令では、拡張マイクロレジスタ(EXTM
R)使用ビット(EU)を°オン”にすることにより、
上記拡張マイクロレジスタ(EXTMR)の内容を使用
して、該マイクロ命令のオペランド、又は分岐アドレス
を拡張することができるようにしたものであるので、マ
イクロ命令に拡張制御ビット (EW、E[I)を、例
えば、2ビツト増加させるのみで、オペランドや、アド
レスの拡張が実現できる効果がある。That is, according to the present invention, in a microprogram-controlled processor, each microinstruction is provided with an extended micro register (EXTMR) write bit (EW) and an extended micro register (EXTMR) as extended control bits.
) use bit (EU), no operand, or 1
The operand microinstruction optionally writes the extended microregister (EXTMR) write bit (L)
By turning on ° the extended micro register (
For 3-operand microinstructions and 2-branch microinstructions, the contents of the unused portion of the microinstruction are written to the extended microregister (EXTMR).
R) By setting the used bit (EU) to "°ON",
Since the contents of the extended micro register (EXTMR) can be used to extend the operand or branch address of the micro instruction, the extended control bits (EW, E[I) are added to the micro instruction. For example, by simply increasing 2 bits, operands and addresses can be expanded.
以下本発明の実施例を図面によって詳述する。 Embodiments of the present invention will be described in detail below with reference to the drawings.
第1図は本発明の一実施例をブロック図で示した図であ
り、第2図は本発明を実施した時のマイクロ命令のフォ
ーマットの一例を示した図であって、第3図と同じ符号
は同じ対象物を示しており、第1図の拡張マイクロレジ
スタ(EXTMR) 6.拡張デコーダ(EXTDEC
) 61.及び第2図の拡張制御ビット(EU、EW)
31と、その関連機構が本発明を実施するのに必要な
機能ブロックである。FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG. 2 is a diagram showing an example of the format of a microinstruction when the present invention is implemented, and is the same as FIG. 6. Reference symbols indicate the same objects as the extended micro register (EXTMR) in FIG. Extended decoder (EXTDEC)
) 61. and extended control bits (EU, EW) in Figure 2.
31 and its related mechanisms are functional blocks necessary to implement the present invention.
本発明を実施しても、制御メモリ(C5) 2に対する
読み出し制御の基本動作は、従来方式と同じであるので
詳細は省略し、ここでは、本発明の拡張制御ビット(E
U、EW) 31を使用したマイクロ命令を実行する時
の動作を中心に説明する。Even if the present invention is implemented, the basic operation of read control for the control memory (C5) 2 is the same as the conventional method, so the details will be omitted, and here, the extended control bit (E
The following will focus on the operation when executing microinstructions using U, EW) 31.
先ず、拡張マイクロレジスタ(以下、EXTMRと云う
)書き込みビット(EW) 31が°オン゛のマイクロ
命令がEXECR3にセットされるたとすると、EXE
CR3の特定フィールドの内容がEXTMR6にセット
される。この時、EXEcI? 3にセットされたマイ
クロ命令の実行も行われる。First, suppose that a microinstruction with extended micro register (hereinafter referred to as EXTMR) write bit (EW) 31 set to ON is set in EXECR3.
The contents of the specific field of CR3 are set in EXTMR6. At this time, EXEcI? Execution of microinstructions set to 3 also occurs.
これ以後に、EXTMR使用ビット(EO) 31が°
オン゛のマイクロ命令がEXECR3にセットされたと
する。After this, EXTMR use bit (EO) 31 is
Assume that an on microinstruction is set in EXECR3.
若し、該EXECR3にセットされたマイクロ命令が分
岐系マイクロ命令であると、例え、そのマイクロ命令が
本来ショートアドレスであっても、EXECR3とEX
TMR6を用いたロングアドレスの分岐系マイクロ命令
として、C3制御部((:SC) 4は分岐アドレスを
生成する。If the microinstruction set in EXECR3 is a branch microinstruction, even if the microinstruction is originally a short address, EXECR3 and
The C3 control unit ((:SC) 4 generates a branch address as a long address branch microinstruction using TMR6.
又、EXECR3にセットされたマイクロ命令が分岐系
以外のマイクロ命令ならば3オペランドのマイクロ命令
として、EXECR3とEXTMR6を合わせて、それ
ぞれデコーダ(DEC) 32.デコーダ(EXTDE
C)61でデコードする。上記拡張部分のデコーダ(E
XTDEC) 61は、EXTMR使用ビット(EU)
31が“オン”の時のみ、その出力が有効になる。Also, if the microinstruction set in EXECR3 is a microinstruction other than a branch type, EXECR3 and EXTMR6 are combined as a 3-operand microinstruction and each decoder (DEC) 32. Decoder (EXTDE
C) Decode with 61. The decoder (E
XTDEC) 61 is the EXTMR usage bit (EU)
Only when 31 is "on", its output is valid.
若し、EXECR3にセットされたマイクロ命令の拡張
制御ビット(EO,IEW) 31が2ビツト共゛オン
゛であると、以前に書き込まれていたEXTMR6の内
容と、今回のEXECR3の内容とにより、そのマイク
ロ命令が実行された後、該EXECR3の特定フィール
ドの内容がEXTMR6に書き込まれるように機能する
。If both of the extended control bits (EO, IEW) 31 of the microinstruction set in EXECR3 are on, depending on the previously written contents of EXTMR6 and the current contents of EXECR3, After the microinstruction is executed, the contents of the specific field of the EXECR3 are written to the EXTMR6.
上記EXTMR書き込みビット(EW) 31が゛オン
。The above EXTMR write bit (EW) 31 is turned on.
の時、通常は、当該マイクロ命令の未使用フィ−ルドが
使用されるが、該EXTMR6にセットされるべきデー
タは、ビットパターンが一致すれば良いので、例えば、
2オペランドのマイクロ命令の、オペランド2 (OF
2) (第2図参照)をEXTMR6にセットすること
も可能である。In this case, normally an unused field of the microinstruction is used, but the data to be set in the EXTMR6 only needs to match the bit pattern, so for example,
Operand 2 (OF
2) It is also possible to set (see Figure 2) to EXTMR6.
従って、該EXTMR書き込みビット(EW) 31は
、総てのマイクロ命令において、°オン”にすることが
可能である。Therefore, the EXTMR write bit (EW) 31 can be turned on in all microinstructions.
然して、EXTMR使用ビット(EU) 31は、例え
ば、3オペランドが可能なマイクロ命令、又は分岐系マ
イクロ命令等の一部のマイクロ命令に限り使用が可能で
ある。However, the EXTMR use bit (EU) 31 can be used only in some microinstructions such as microinstructions capable of three operands or branch microinstructions.
上記詳細に説明した本発明を実施した時のマイクロ命令
のフォーマットの一例を示したものが、第2図である。FIG. 2 shows an example of the format of a microinstruction when implementing the present invention described in detail above.
本図において、OPI〜3はオペランド1〜3を示し、
31が上記拡張制御ビフl−(EU、EW)であり、*
印を付したマイクロ命令が、EXTMR使用ビット(E
U) 31を“オン゛にして、以前に設定されている、
EXTMR6を使用したケースを示している。In this figure, OPI~3 indicates operands 1~3,
31 is the expansion control bif l-(EU, EW), *
The marked microinstruction uses the EXTMR use bit (E
U) Turn on 31 and set the
A case using EXTMR6 is shown.
このように、本発明においては、マイクロ命令に拡張制
御ビット(EU、EW) 31を設けて、少なくとも該
拡張機能を実行するマイクロ命令の1つ前のマイクロ命
令のEXTMR書き込みビット(IJ) 31を“オン
” として、該マイクロ命令の特定フィールドの内容を
EXTMR6に書き込んでおき、当該拡張マイクロ命令
のEXTMR使用ビット(EU) 31を゛オン゛ と
することにより、上記EXTMR6の内容を当該拡張マ
イクロ命令の一部に使用し、マイクロ命令の拡張ができ
るようにした所に特徴がある。As described above, in the present invention, the extended control bits (EU, EW) 31 are provided in the microinstruction, and the EXTMR write bit (IJ) 31 of at least the microinstruction immediately preceding the microinstruction that executes the extended function is By setting the contents of the specific field of the microinstruction as "on" to EXTMR6, and setting the EXTMR use bit (EU) 31 of the expansion microinstruction to "on", the contents of the EXTMR6 can be written to the expansion microinstruction. It is unique in that it is used in some parts of the system to allow expansion of microinstructions.
尚、上記実施例においては、EXTMR6に書き込むべ
きデータは、EXTMR書き込みビット(EW) 31
が°オン” となっているマイクロ命令の特定フィール
ドを使用する例で説明したが、本発明の主旨から考えて
これに限定されるべきものではなく、例えば、上記EX
TMR書き込みビット(EW)のビット数を増加させる
等して、EXTMR6に書き込むことができるフィール
ドを動的に変更することができるようにしても良いこと
は云う迄もないことである。In the above embodiment, the data to be written to EXTMR6 is the EXTMR write bit (EW) 31
Although the explanation has been given with an example of using a specific field of a microinstruction in which the
It goes without saying that the fields that can be written to the EXTMR6 may be dynamically changed by increasing the number of TMR write bits (EW).
以上、詳細に説明したように、本発明のマイクロプログ
ラム制御方式は、マイクロプログラム制御のプロセッサ
において、各マイクロ命令に拡張制御ビットとして、拡
張マイクロレジスタ(EXTMR)書き込みビット(E
W) 、及び拡張マイクロレジスタ(EXTMR)使用
ビット(EU)を設け、オペランド無し、又は1オペラ
ンドのマイクロ命令では、必要に応じて、該拡張マイク
ロレジスタ(EXTMR)書き込みビット(EW)を″
オン°にすることにより、拡張マイクロレジスタ(EX
TMR)に、該マイクロ命令の未使用部分の内容を書き
込むようにし、3オペランドのマイクロ命令や9分岐マ
イクロ命令では、拡張マイクロレジスタ(EXTMR)
使用ビット(EU)を°オン゛にすることにより、上記
拡張マイクロレジスタ(EXTMR)の内容を使用して
、該マイクロ命令のオペランドを拡張することができる
ようにしたものであるので、マイクロ命令に拡張制御ビ
・ノド(EW、 Ell)を、例えば、2ビツト増加^
せるのみで、オペランドや、アドレスの拡張が実現でき
る効果がある。As described above in detail, the microprogram control method of the present invention provides an extended micro register (EXTMR) write bit (E
W) and an extended micro register (EXTMR) use bit (EU) are provided, and for microinstructions with no operands or one operand, the extended micro register (EXTMR) write bit (EW) is set as necessary.
By turning on °, the expansion micro register (EX
For 3-operand microinstructions and 9-branch microinstructions, the contents of the unused portion of the microinstruction are written to the extended microregister (EXTMR).
By turning on the use bit (EU), the contents of the extended micro register (EXTMR) can be used to extend the operand of the micro instruction. For example, increase the extended control bits (EW, Ell) by 2 bits.
The effect is that operands and addresses can be expanded simply by
第1図は本発明の一実施例をブロック図で示した図。
第2図は本発明を実施した時のマイクロ命令のフォーマ
ットの一例を示した図。
第3図は従来のマイクロプログラム制御方式を説明する
図。
である。
図面において、
1はCSアドレスレジスタ(C5A) 。
11はマルチプレクサ(MPX) 。
2は制御メモリ(C5)、 3は実行レジスタ(EX
ECR) 。
31は拡張制御ビット (EO,EW) 、及びその信
号線。
32はデコーダ(DEC)、 4はCS制御部(C
SC) 。
5はCSアドレスカウンタ(+1)。
6は拡張マイクロレジスタ(EXTMR) 。
61は拡張デコーダ(EXTDEC) 。
をそれぞれ示す。
年 32FIG. 1 is a block diagram showing an embodiment of the present invention. FIG. 2 is a diagram showing an example of the format of a microinstruction when the present invention is implemented. FIG. 3 is a diagram explaining a conventional microprogram control method. It is. In the drawing, 1 is the CS address register (C5A). 11 is a multiplexer (MPX). 2 is the control memory (C5), 3 is the execution register (EX
ECR). 31 are expansion control bits (EO, EW) and their signal lines. 32 is a decoder (DEC), 4 is a CS control unit (C
SC). 5 is a CS address counter (+1). 6 is an extended micro register (EXTMR). 61 is an extended decoder (EXTDEC). are shown respectively. year 32
Claims (1)
ロ命令に拡張制御ビット(EU、EW)(31)を設け
、 少なくとも、一つ前のマイクロ命令に含まれる、上記拡
張制御ビット(EW)(31)の指示に従って、該マイ
クロ命令の特定フィールドの内容を拡張マイクロレジス
タ(EXTMR)(6)に書き込み、後続するマイクロ
命令の上記拡張制御ビット(EU)(31)の指示に従
って、上記拡張マイクロレジスタ(EXTMR)(6)
の内容を使用するように制御することを特徴とするマイ
クロプログラム制御方式。[Claims] In a microprogram-controlled processor, a microinstruction is provided with extended control bits (EU, EW) (31), and at least the extended control bits (EW) (31) included in the previous microinstruction are 31), the contents of the specific field of the microinstruction are written to the extension microregister (EXTMR) (6), and according to the instructions of the extension control bit (EU) (31) of the subsequent microinstruction, the contents of the specific field of the microinstruction are written to the extension microregister (EXTMR) (6). (EXTMR) (6)
A microprogram control method characterized by controlling the use of the contents of.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18786085A JPS6247745A (en) | 1985-08-27 | 1985-08-27 | Microprogram control system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18786085A JPS6247745A (en) | 1985-08-27 | 1985-08-27 | Microprogram control system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6247745A true JPS6247745A (en) | 1987-03-02 |
Family
ID=16213478
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18786085A Pending JPS6247745A (en) | 1985-08-27 | 1985-08-27 | Microprogram control system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6247745A (en) |
-
1985
- 1985-08-27 JP JP18786085A patent/JPS6247745A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9032185B2 (en) | Active memory command engine and method | |
US4954943A (en) | Data processing system | |
US20020188830A1 (en) | Bit replacement and extraction instructions | |
JP3203401B2 (en) | Data processing device | |
GB2024475A (en) | Memory access controller | |
US6601160B2 (en) | Dynamically reconfigurable data space | |
JPH03171231A (en) | Micro computer system | |
JPS6212529B2 (en) | ||
JP2000353092A (en) | Information processor and register file switching method for the processor | |
JPH0192851A (en) | Switching device for address space | |
JPS6247745A (en) | Microprogram control system | |
JPH056281A (en) | Information processor | |
JPS63268033A (en) | Data processing system | |
JP2583506B2 (en) | Data processing device | |
JP2619425B2 (en) | Sequence controller | |
JP2000298589A (en) | Microprocessor | |
JP2003196087A (en) | Memory addressing system of microcontroller and page mapping device | |
JPH0713758A (en) | Instruction decoding method | |
JP3474347B2 (en) | Instruction decoding unit of microcomputer | |
JPS6218933B2 (en) | ||
JPS6298443A (en) | Data processor | |
JPH02272654A (en) | Cache memory device | |
JPH05250156A (en) | Risc processor | |
JPS59106048A (en) | Microprocessor system | |
JPS6298428A (en) | Data processing system |