JPS6243913A - Operational amplifier - Google Patents

Abstract

PURPOSE:To change over simply and operational amplifier and a comparator by providing a switch turned on/off based on a control signal connected between one terminal of a capacitor and an output terminal of an amplification transistor (TR). CONSTITUTION:An analog switch 31 of complementary MOS TR structure composing of an N-channel MOS TR 31-1 and a P-channel MOS TR 31-2 is connected between a phase compensation capacitor 24 and a collector of a TR 23 in a next-stage amplifier circuit 30. Then, a control signal input terminal 32 to input a control signal CS is connected to a gate of the NMOS 31-1 and other PMOS 31-2 is connected to the control signal input terminal 32 via an inverter 33. Thus, the switch disconnects a phase compensation capacitor from the circuit at the comparator operation to attain high speed operation and the capacitor is connected to the circuit at the operation of the operational amplification to attain non-oscillation.

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、位相補償用コンデンサを有する演算増幅器（
以下、オペアンプという）に関するものである。Detailed Description of the Invention (Industrial Application Field) The present invention provides an operational amplifier (
(hereinafter referred to as an operational amplifier).

（従来の技術） 従来、このような分野の技術としては、例えば第２図の
ようなものがあった。(Prior Art) Conventionally, as a technology in this field, there has been a technology as shown in FIG. 2, for example.

第２図は従来のオペアンプの回路図である。従来のオペ
アンプとして、バイポーラトランジスタ、　ＭＯＳ　）
ランジスタ、あるいはバイポーラトランジスタとＭＯＳ
　）ランジスタの混成回路で構成されたもの等があるが
、第２図ではバイポーラトランジスタで構成されたオペ
アンプが示されている。FIG. 2 is a circuit diagram of a conventional operational amplifier. As a conventional operational amplifier, bipolar transistor, MOS)
transistor or bipolar transistor and MOS
) There are some types of operational amplifiers made up of transistor hybrid circuits, but FIG. 2 shows an operational amplifier made up of bipolar transistors.

このオペアンプは、初段の差動増幅回路１及び次段の増
幅回路２を備え、負帰遷を安定にかけることのできる高
利得の増幅回路として構成されている。This operational amplifier includes a first-stage differential amplifier circuit 1 and a second-stage amplifier circuit 2, and is configured as a high-gain amplifier circuit that can stably apply negative feedback.

初段差動増幅回路１は、入力信号Ｖｌが入力される（＋
）個入力端１１、入力信号ｖ２が入力される（−）個入
力端１２、及び出力端１３を具えている。The first stage differential amplifier circuit 1 receives an input signal Vl (+
) input terminals 11, (-) input terminals 12 to which the input signal v2 is input, and an output terminal 13.

電源電位ｖＣＣには定電流回路１４が接続され、この定
電流回路１４にＰＮＰ型トランジスタ１５．１８１７）
８エミツタが接続されている。トランジスタ１５．１８
は、その各ベースに（＝）個入力端１２と（＋）個入力
端１１がそれぞれ接続され、その各コレクタに能動負荷
として動作するＮＰＮ型トランジスタ１７．１８の各コ
レクタがそれぞれ接続されている。A constant current circuit 14 is connected to the power supply potential vCC, and a PNP type transistor 15.1817) is connected to this constant current circuit 14.
8 emitters are connected. Transistor 15.18
has (=) input terminals 12 and (+) input terminals 11 connected to each base thereof, and each collector of an NPN transistor 17 and 18 operating as an active load is connected to each collector thereof. .

トランジスタ１７．１８は、その各ベースが相互に接わ
りされると共に、一方のトランジスタ１７のコレクタに
接続され、さらにその各エミッタが電源電位ＶＳＳに接
続されている。The bases of the transistors 17 and 18 are connected to each other and the collector of one of the transistors 17, and the emitters of the transistors 17 and 18 are connected to the power supply potential VSS.

初段差動増幅回路ｌの出力端１３に接続された次段の増
幅回路２は、出力信号ｖ３を出力する出力端２１を具え
ている。電源電位ｖＣＣと出力端２１の間には定電流回
路２２が接続され、さらに出力端２１と電源電位ＶＳＳ
との間にはＮＰＮ型トランジスタ２３のコレクタおよび
エミッタが接続されている。トランジスタ２３のベース
・コレクタ間には、位相補償用コンデンサ２４が接続さ
れている。The next-stage amplifier circuit 2 connected to the output terminal 13 of the first-stage differential amplifier circuit l includes an output terminal 21 that outputs an output signal v3. A constant current circuit 22 is connected between the power supply potential vCC and the output terminal 21, and further between the output terminal 21 and the power supply potential VSS.
The collector and emitter of an NPN transistor 23 are connected between the two. A phase compensation capacitor 24 is connected between the base and collector of the transistor 23.

次に動作について説明する。Next, the operation will be explained.

（ｉ）仮に、第２図の位相補償用コンデンサが無い場合
、オペアンプの電圧利得とイ☆相の周波数特性は第３図
のようなポーデ線図となる。第３図において、横軸は対
数で表わした周波数を、縦軸は入力に対する出力の電圧
利得（ゲイン）をそれぞれ示している。(i) If the phase compensation capacitor shown in FIG. 2 is not provided, the voltage gain of the operational amplifier and the frequency characteristics of the A phase will become a Pode diagram as shown in FIG. 3. In FIG. 3, the horizontal axis represents the frequency expressed logarithmically, and the vertical axis represents the voltage gain of the output with respect to the input.

ゲイン特性が一６デシベル／オクターブ（ｄｂｌｏｃｔ
）となる第１のボールをＡｌｌ、　このときの周波数を
ｆｌｌ、　　ゲイン特性が一１２ｄｂ１０ｃｔとなる第
２のボールをＡ１２、　このときの周波数をｆ１２とす
る。Gain characteristics are 16 dB/octave (dbloct)
), the frequency at this time is fll, the second ball whose gain characteristic is -12 db10ct is A12, and the frequency at this time is f12.

このような周波数特性において、第１のボールＡｌｌの
周波数ｆｉｌの点で、入力に対する出力の位相が４５°
ずれ、１０ｍでは９０°ずれる。さらに、第２のボール
Ａ１２の周波数ｆ１２の点で、位相のずれが１３５°、
１ｏｆ１２で１８０°位相がずれる。位相のずれが１３
５°以上のところでは、出力に発振が起きる。In such a frequency characteristic, at the frequency fil of the first ball All, the phase of the output relative to the input is 45°.
The deviation is 90° at 10m. Furthermore, at the frequency f12 of the second ball A12, the phase shift is 135°,
The phase is shifted by 180° at 1 of 12. Phase shift is 13
Above 5 degrees, oscillation occurs in the output.

コンデンサ２４を設けない場合、周波数帯域は広いが、
発振しやすいため、オペアンプとしては使用しにくく、
むしろ電圧比較器（以下、コンパレークという）として
使用される。If the capacitor 24 is not provided, the frequency band is wide, but
It is difficult to use as an operational amplifier because it easily oscillates.
Rather, it is used as a voltage comparator (hereinafter referred to as a comparator).

（１１）第２図のように位相補償用コンデンサ２４を設
けた場合、オペアンプの周波数特性が第４図のように変
化する。すなわち第１のボールはＡ２１へ、第２のボー
ルはＡ２２へ、それぞれ左下りに移動する。そのため、
第１のボールＡ２１の周波数はｆ３１（＜　［１）、第
２のボールＡ２２の周波数はｆ２２（＜　ｆ１２）とな
る。第２のボールＡ２２がゲインＯｄｂのラインー■−
にあるため、ゲインが１のとき、位相が１３５°ずれる
ことになり、これはバルクハウゼンの発振条性を満たさ
なくなる。(11) When the phase compensation capacitor 24 is provided as shown in FIG. 2, the frequency characteristics of the operational amplifier change as shown in FIG. 4. That is, the first ball moves to A21, and the second ball moves to A22, both to the left. Therefore,
The frequency of the first ball A21 is f31 (< [1), and the frequency of the second ball A22 is f22 (< f12). The second ball A22 is on the line of gain Odb -■-
Therefore, when the gain is 1, the phase shifts by 135°, which does not satisfy Barkhausen's oscillation condition.

このように、コンデンサ２４を設けることにより、周波
数帯域は狭くなるが、発振を防止できるため、安定した
高利得の増幅器、すなわちオペアンプとして使用できる
。In this way, by providing the capacitor 24, the frequency band becomes narrower, but oscillation can be prevented, so that it can be used as a stable high-gain amplifier, that is, an operational amplifier.

（発明が解決しようとする問題点） しかしながら、」−記構酸のオペアンプでは、これをア
ナログ−ディジタル変換器（以下、Ａ／Ｄコンバータと
いう）に用いた場合、第４図における周波数０−ｆ２１
（０〜ｌ　Ｋ　Ｈｚ程度）の高ゲイン領域（８０〜８０
ｄｂ程度）では周波数帯域が狭く、それをコンパレータ
として使用したとき、動作速度を２５０ＫＨｚ程度にし
か上げられず、高速動作（ＩＭＨ１程度）用のコンパレ
ータとしての使用ができないという問題点があった。(Problems to be Solved by the Invention) However, when using the operational amplifier manufactured by Koshiro Acid in an analog-to-digital converter (hereinafter referred to as an A/D converter), the frequency 0-f21 in FIG.
(approximately 0 to 1 KHz) high gain region (80 to 80
db) has a narrow frequency band, and when used as a comparator, the operating speed can only be increased to about 250 KHz, which poses the problem that it cannot be used as a comparator for high-speed operation (about IMH1).

本発明は、前記従来技術が持っていた問題点として、オ
ペアンプをコンバータとして使用する場合にその動作が
遅いという点について解決したオペアンプを提供するも
のである。The present invention provides an operational amplifier that solves the problem of the prior art, which is that when the operational amplifier is used as a converter, its operation is slow.

Ｃ問題点を解決するための手段） 本発明は、前記問題点を解決するために、２人力信号の
差に応じた出力信号を出力する差動増幅回路と、前記出
力信号を入力端から入力しそれを増幅して出力端から出
力する増幅用トランジスタと、一端が前記増幅用トラン
ジスタの入力端に他端が前記増幅用トランジスタの出力
端にそれぞれ接続された位相補償用コンデンサとを備え
たオペアンプにおいて、制御信号に基づきオン、オフ動
作を行なうスイッチを、前記コンデンサの他端と前記増
幅用トランジスタの出力端との間に接続したものである
。Means for Solving Problem C) In order to solve the above problem, the present invention provides a differential amplifier circuit that outputs an output signal according to the difference between two human input signals, and a differential amplifier circuit that outputs an output signal according to the difference between two human input signals, and a differential amplifier circuit that inputs the output signal from an input terminal. an operational amplifier comprising: an amplifying transistor that amplifies the amplified signal and outputs it from an output terminal; and a phase compensation capacitor, one end of which is connected to the input terminal of the amplifying transistor, and the other end of which is connected to the output terminal of the amplifying transistor. A switch that turns on and off based on a control signal is connected between the other end of the capacitor and the output end of the amplification transistor.

（作　用） 本発明によれば、以１；のようにオペアンプを構成した
ので、スイッチはコンパレータ動作時に、位相補償用コ
ンデンサを回路から切り離して高速動作を可能ならしめ
、またオペアンプの動作時に前記コンデンサを回路へ接
続して無発振動作を可能ならしめる。したがって、前記
問題点を除去できるのである。(Function) According to the present invention, since the operational amplifier is configured as described in 1 below, the switch disconnects the phase compensation capacitor from the circuit when the comparator is operating, thereby enabling high-speed operation, and when the operational amplifier is operating, the switch disconnects the phase compensation capacitor from the circuit. Connect a capacitor to the circuit to enable vibration-free operation. Therefore, the above problem can be eliminated.

（実施例） 第１図は本発明の実施例を示すオペアンプの回路図であ
る。なお、第２図中の要素と同一の要素には同一の符号
が付されている。(Embodiment) FIG. 1 is a circuit diagram of an operational amplifier showing an embodiment of the present invention. Note that the same elements as those in FIG. 2 are given the same reference numerals.

そしてこのオペアンプが従来の第２図の回路と異なる点
は、次段増幅回路３０において、位相補償用コンデンサ
２４とトランジスタ２３のコレクタとの間に、Ｎチャネ
ルにＯ３）ランジスタ（以下、ＮＭＯＳという）　３１
−１及びＰチャネルＭＯ９）ランジスタ（以下、ＰＭＯ
Ｓという）　３１−２の並列回路からなる相補型ＭＯＳ
トランジスタ（以下、０ＭＯ３という）構造のアナログ
スイッチ３１を接続すると共に、一方のＮＭＯ３３１−
１のゲートに制御信号ＣＳを人力するための制御信号入
力端３２を接続し、この制御信号入力端３２にインバー
タ３３を介して他力のＰＭＯＳ３１−２を接続したこと
である。The difference between this operational amplifier and the conventional circuit shown in FIG. 2 is that in the next stage amplifier circuit 30, an N-channel O3 transistor (hereinafter referred to as NMOS) is installed between the phase compensation capacitor 24 and the collector of the transistor 23. 31
-1 and P channel MO9) transistor (hereinafter referred to as PMO
Complementary MOS consisting of 31-2 parallel circuits
An analog switch 31 with a transistor (hereinafter referred to as 0MO3) structure is connected, and one NMO331-
A control signal input terminal 32 for inputting a control signal CS manually is connected to the gate of the control signal CS 1, and a PMOS 31-2 of external power is connected to this control signal input terminal 32 via an inverter 33.

以上のように構成されるオペアンプの動作について説明
する。The operation of the operational amplifier configured as described above will be explained.

（ａ）制御信号Ｃ８がＬ”レベルの場合スイッチ３１の
ＮＭＯ３３１−１にＩＬＬ”レベルの制御信号Ｃ８が入
力されると共に、前記”Ｌ”レベルの制御信号Ｃ８がイ
ンバータ３３で反転されてＨ”レベルの信号がＰＭＯＳ
３１−２のゲートに入力される。そのため、８ＭＯ５３
１−１及びＰＭｌＩＳ３１−２が共にオフ状１ムとなり
、コンデンサ２４が次段増幅回路３０から切り離された
状態となる。(a) When the control signal C8 is at L" level, the control signal C8 at ILL" level is input to the NMO 331-1 of the switch 31, and the control signal C8 at "L" level is inverted by the inverter 33 to become H" level. The level signal is PMOS
It is input to the gate 31-2. Therefore, 8MO53
1-1 and PMlIS 31-2 are both turned off, and the capacitor 24 is disconnected from the next stage amplifier circuit 30.

この状態でのポーデ線図は、第５図のように、第１のボ
ールＡ３１がゲインＧ１で周波数がｆ３１、ｗｒＪ２ノ
ボ−７１／Ａ３２がゲ（ンＧ２テ周波数がｆ３２、第３
のポールＡ３３がゲインＯで周波数がｆ３３となる周波
数特性を示す。そのため、負帰還がゲインＧｌ、Ｇ２と
なるような場合でのオペアンプまたは単なるコンパレー
タとして動作させることができる。すなわち、周波数が
Ｏ”　ｆ　３２　（］ＭＨｚ程度）という広帯域におい
て、（＋）個入力端１１と（−）個入力端１２とに２つ
の入力信号Ｖｌ、Ｖ２が入力　された場合、前段差動増
幅回路は前記２入力信号Ｖｌ、Ｖ２の差をとり、その差
を増幅して次段増幅回路３０へ与える。次段増幅回路３
０は作動増幅回路１の出力を増幅して出力端２１から出
力信号Ｖ３を送出する。したがって、２入力信号Ｖｌ、
Ｖ２の周波数がｆ３２までの高い領域にあっても、その
２入力信号Ｖｌ、ｌ／２の電圧差を精度良く検出するこ
とができる。In the Pode diagram in this state, as shown in Fig. 5, the first ball A31 has a gain G1 and a frequency f31, the wrJ2 ball 71/A32 has a gain G2 frequency f32, and the third ball A31 has a gain G1 and a frequency f31.
shows a frequency characteristic in which the pole A33 has a gain of O and a frequency of f33. Therefore, it can be operated as an operational amplifier or a simple comparator in a case where the negative feedback becomes the gains Gl and G2. That is, when two input signals Vl and V2 are input to the (+) input terminal 11 and the (-) input terminal 12 in a wide band with a frequency of about O''f32 (] MHz), the pre-stage differential The amplifier circuit takes the difference between the two input signals Vl and V2, amplifies the difference, and supplies it to the next stage amplifier circuit 30. Next stage amplifier circuit 3
0 amplifies the output of the differential amplifier circuit 1 and sends out an output signal V3 from the output terminal 21. Therefore, the two input signals Vl,
Even if the frequency of V2 is in a high range up to f32, the voltage difference between the two input signals Vl and l/2 can be detected with high accuracy.

（ｂ）制御信号Ｃ８がＨ”レベルの場合ＮＭＯＳ３１−
１にはそのゲートに“Ｈ″レベル制御信号が入力される
と共に、ＰＭＯＳ３１−２にはそのゲートに°Ｌ”レベ
ルの制御信号が入力されるため、ＮＭＯ９３１−１及び
ＰＭＯＳ３１−２が共にオン状態となる。そのため、コ
ンデンサ２４がトランジスタ２３のベース働コレクタ間
に接続された状態となる。(b) When the control signal C8 is at H” level, NMOS31-
Since the "H" level control signal is input to the gate of PMOS 1 and the °L level control signal is input to the gate of PMOS 31-2, both NMO 931-1 and PMOS 31-2 are in the on state. Therefore, the capacitor 24 is connected between the base and collector of the transistor 23.

この状態でのポーデ線図は、第６図のように、第１のボ
ールＡ４１がゲインＧｌで周波数がｆ４１、第２のポー
ルＡ４２がゲインＯで周波数がｆ４２となる周波数特性
を示す。そのため、負帰還がゲインＧｌ〜０（電圧フォ
ロア）まで、オペアンプまたはコンパレータとして動作
させることができる。すなわち、周波数が０−１４２と
いう狭帯域において、オペアンプの利得をＧとすると、
出力電圧ｖ３は、 Ｖ３＝Ｇ　（Ｖｌ−Ｖ２） となり、無発振の安定した高利得増幅回路動作が行える
。The Pode diagram in this state shows a frequency characteristic in which the first ball A41 has a gain Gl and a frequency f41, and the second pole A42 has a gain O and a frequency f42, as shown in FIG. Therefore, the negative feedback can be operated as an operational amplifier or a comparator with a gain of Gl to 0 (voltage follower). That is, in the narrow frequency band of 0-142, if the gain of the operational amplifier is G, then
The output voltage v3 is as follows: V3=G (Vl-V2), and stable high-gain amplifier circuit operation without oscillation can be performed.

而して、本実施例では、コンデンサ２４を取外すことな
く、スイッチ３１の切換えのみで該コンデンサ２４の人
、切が行えるので、６０〜８０ｄｂ程度の高ゲイン増幅
器や、コンパレータとして使用したり、あるいは電圧フ
ォロアのようなインピーダンス変換用のオペアンプとし
て使用することが可能となる。In this embodiment, the capacitor 24 can be turned off simply by switching the switch 31 without removing the capacitor 24, so it can be used as a high gain amplifier of about 60 to 80 db, a comparator, or It can be used as an operational amplifier for impedance conversion such as a voltage follower.

また、スイッチ３１のオン時の抵抗Ｒとコンデンサ２４
の容１ｃとでＲｅの微分回路が形成され、この微分回路
によって位相を進めることができるため、オペアンプの
外付は回路により発生するロールオフ（ｒｏｌｌ−ｏｆ
ｆ）が補正でき、外付は回路の影響による発振の防１１
−が可能となる。Also, when the switch 31 is turned on, the resistance R and the capacitor 24
A differentiating circuit for Re is formed with the capacitor 1c, and the phase can be advanced by this differentiating circuit.
f) can be corrected, and external devices can prevent oscillation due to the influence of the circuit.
− becomes possible.

第７図〜第９図は本発明の他の実施例を示すオペアンプ
の回路図である。7 to 9 are circuit diagrams of operational amplifiers showing other embodiments of the present invention.

第７図では、第１図の前段差動増幅回路１中のＮＰＮ型
トランジスタ１７．１８をＰＮＰ型トランジスタ＋７−
１．１８−１に、次段増幅回路３０中のＮＰＮ型トラン
ジスタ２３をＰＮＰ型トランジスタ２３−１に、それぞ
れ置き換えたオペアンプの回路である。In FIG. 7, the NPN transistors 17 and 18 in the front-stage differential amplifier circuit 1 of FIG.
1.18-1 is an operational amplifier circuit in which the NPN transistor 23 in the next stage amplifier circuit 30 is replaced with a PNP transistor 23-1.

第８図では、第１図中のＮＰＮ型トランジスタ＋５．Ｉ
ＥＩをｐＨＩＯ３１５−２、１８−２に、ＮＰＮ型トラ
ンジスタ１７．１８．２３をＮＭＯ３１７−２、１８−
２，２３−２に、それぞれ置き換えたオペアンプの回路
である。In FIG. 8, the NPN type transistor +5. I
EI to pHIO315-2, 18-2, NPN transistor 17.18.23 to NMO317-2, 18-
2 and 23-2 are respectively replaced with operational amplifier circuits.

また、第９図では、第１図中のＮＰＮ型トランジスタ１
５．１８をＮＭＯ９１５−３，１６−３に、ＮＰＮ型ト
ランジスタ１７．１８．２３をＰＭＯ３１？−３，１８
−３，２３−３に、それぞれ置き換えたオペアンプの回
路である。In addition, in FIG. 9, the NPN transistor 1 in FIG.
5.18 to NMO915-3, 16-3, NPN type transistor 17.18.23 to PMO31? -3,18
-3 and 23-3 are respectively replaced with operational amplifier circuits.

このように、オペアンプを第７図〜第９図のように構成
しても第１図の実施例と同様の作用、効果が得られる。In this way, even if the operational amplifier is configured as shown in FIGS. 7 to 9, the same functions and effects as in the embodiment shown in FIG. 1 can be obtained.

第１θ図は、第１図中のスイッチ３１の変形例を示すも
のである。このスイッチ４１は、２個のＰＮＰ型トラン
ジスタ４１−１．４１−２が逆並列に接続され、その各
ベースに制御信号入力端３２が接続された構成をなす。FIG. 1θ shows a modification of the switch 31 in FIG. This switch 41 has a configuration in which two PNP type transistors 41-1 and 41-2 are connected in antiparallel, and the control signal input terminal 32 is connected to each base.

このようなスイッチ４１においても、制御信号Ｃ５が″
Ｈ″レベルのときにオン状態、その制御信号Ｃ３が“Ｌ
”レベルのときにオフ状１ムとなり、第１図の実施例と
同様の作用、効果が得られる。Also in such a switch 41, the control signal C5 is
When the control signal C3 is “H” level, it is on and the control signal C3 is “L”.
"When it is at level, it becomes off-state 1 mode, and the same operation and effect as the embodiment shown in FIG. 1 can be obtained.

本発明のオペアンプではさらに他の種々の変形が可能で
ある。例えば、オペアンプを構成する増幅回路１．３０
の段数を増加して利得を大きくしてもよい。Furthermore, various other modifications are possible with the operational amplifier of the present invention. For example, an amplifier circuit 1.30 that constitutes an operational amplifier
The gain may be increased by increasing the number of stages.

（発明の効果） 以上詳細に説明したように、本発明によれば、スイッチ
により位相補償用コンデンサの人、切を行なうようにし
たので、オペアンプとコンバレーりとの動作の切換えが
簡７１１に行なえる。しかも、スイッチのオン抵抗とコ
ンデンサとで位相調整が行なえるため、外信は回路の影
響による発振の防止が可能となる。そのため、バイポー
ラトランジスタ、　ＭＯＳ　）ランジスタ、あるいはバ
イポーラトランジスタとＭＯＳ　）ランジスタの混成回
路等で構成される種々のオペアンプに適用可能である。(Effects of the Invention) As described in detail above, according to the present invention, since the switch is used to turn off the phase compensation capacitor, switching between the operation of the operational amplifier and the converter can be easily performed. Ru. Moreover, since the phase can be adjusted using the on-resistance of the switch and the capacitor, it is possible to prevent oscillations caused by the influence of the circuit on foreign signals. Therefore, it is applicable to various operational amplifiers configured with bipolar transistors, MOS transistors, or hybrid circuits of bipolar transistors and MOS transistors.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明の実施例を示すオペアンプ（演算増幅器
）の回路図、第２図は従来のオペアンプの回路図、第３
図および第４図は第２図の周波数特性図、第５図および
第６図は第１図の周波数特性図、第７図〜第９図は本発
明の他のオペアンプの回路図、第１０図は第１図中のス
イッチの他の回路図である。 １・・・・・・初段差動増幅回路、１１．１２・・・・
・・入力端、１４．２２・・・・・・定電流回路、２１
・・・・・・出力段、２４・・・・・・位相補償用コン
デンサ、３０・・・・・・次段増幅回路、３１・・・・
・・スイッチ、ＯＳ・・・・・・制御信号。 １：初段浮動増幅回路 ＋７，７２：：Ａｊ：瑞 ／４，２２：定′＠流回路 ２１゛出力段 ２４°イ膿商賞用］シテ）す ３０、／Ｊ！段増幅回路 ３１　、スイッチ Ｃδ°制イ卸信号 本発明の演算堪幅器 第１図 従来の演算増幅器 第２図 第２図Ｏ周）皮数特）住図 第３図 第２図の周波数特性図 集１図の周波数特ｊ随図Figure 1 is a circuit diagram of an operational amplifier (operational amplifier) showing an embodiment of the present invention, Figure 2 is a circuit diagram of a conventional operational amplifier, and Figure 3 is a circuit diagram of a conventional operational amplifier.
4 and 4 are frequency characteristic diagrams of FIG. 2, FIGS. 5 and 6 are frequency characteristic diagrams of FIG. 1, FIGS. 7 to 9 are circuit diagrams of other operational amplifiers of the present invention, and FIGS. This figure is another circuit diagram of the switch in FIG. 1. 1... First stage differential amplifier circuit, 11.12...
...Input end, 14.22... Constant current circuit, 21
... Output stage, 24 ... Phase compensation capacitor, 30 ... Next stage amplifier circuit, 31 ...
...Switch, OS...Control signal. 1: First stage floating amplifier circuit +7, 72:: Aj: Rui / 4, 22: Constant' @ flow circuit 21゛Output stage 24° Ipusho Award use] Shite) 30, /J! Stage amplifier circuit 31, switch Cδ° control signal Operational amplifier of the present invention Figure 1 Conventional operational amplifier Figure 2 Figure 2 Frequency characteristics chart in figure 1

Claims (1)

【特許請求の範囲】 ２入力信号の差に応じた出力信号を出力する差動増幅回
路と、前記出力信号を入力端から入力しそれを増幅して
出力端から出力する増幅用トランジスタと、一端が前記
増幅用トランジスタの入力端に他端が前記増幅用トラン
ジスタの出力端にそれぞれ接続された位相補償用コンデ
ンサとを備えた演算増幅器において、 前記コンデンサの他端と前記増幅用トランジスタの出力
端との間に接続され制御信号に基づきオン、オフ動作を
行なうスイッチを設けたことを特徴とする演算増幅器。[Scope of Claims] A differential amplifier circuit that outputs an output signal according to a difference between two input signals, an amplification transistor that inputs the output signal from an input end, amplifies it, and outputs it from an output end; is an operational amplifier comprising a phase compensation capacitor whose other end is connected to an input end of the amplification transistor and an output end of the amplification transistor, the other end of the capacitor and the output end of the amplification transistor and 1. An operational amplifier characterized by having a switch connected between the two and turned on and off based on a control signal.