JPS6242539Y2 - - Google Patents
Info
- Publication number
- JPS6242539Y2 JPS6242539Y2 JP1981013018U JP1301881U JPS6242539Y2 JP S6242539 Y2 JPS6242539 Y2 JP S6242539Y2 JP 1981013018 U JP1981013018 U JP 1981013018U JP 1301881 U JP1301881 U JP 1301881U JP S6242539 Y2 JPS6242539 Y2 JP S6242539Y2
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- insulating
- integrated circuit
- hybrid integrated
- substrates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 27
- 239000011347 resin Substances 0.000 claims description 15
- 229920005989 resin Polymers 0.000 claims description 15
- 239000004020 conductor Substances 0.000 claims description 11
- 239000003990 capacitor Substances 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000000034 method Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910001369 Brass Inorganic materials 0.000 description 1
- 229910000906 Bronze Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000010951 brass Substances 0.000 description 1
- 239000010974 bronze Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Combinations Of Printed Boards (AREA)
Description
【考案の詳細な説明】
本考案は混成集積回路に関するものである。
一般に混成集積回路は第１図および第２図に示
すようにアルミナなどの絶縁基板１の表面に銀、
パラジウム−銀などの配線導体層および抵抗体層
をスクリーン印刷法によつて順次印刷、焼成して
形成し、これに半導体、コンデンサなどからなる
チツプ状の個別部品および引出端子２を装着し、
それぞれはんだで接続した後、デイツプ法、粉体
塗装法などによつて外装樹脂３を被覆して構成さ
れていた。
すようにアルミナなどの絶縁基板１の表面に銀、
パラジウム−銀などの配線導体層および抵抗体層
をスクリーン印刷法によつて順次印刷、焼成して
形成し、これに半導体、コンデンサなどからなる
チツプ状の個別部品および引出端子２を装着し、
それぞれはんだで接続した後、デイツプ法、粉体
塗装法などによつて外装樹脂３を被覆して構成さ
れていた。
しかし第１図に示すようなシングルインライン
形の混成集積回路においては、集積素子数や塔載
部品点数が多くなると製品の高さが大になり固定
が不安定になる。また第２図に示すようなデユア
ルインライン形の混成集積回路においては、上述
のような場合引出端子２の引出方向が絶縁基板１
の面に対して垂直に導出されているので樹脂３が
塗布し難い欠点があつた。
形の混成集積回路においては、集積素子数や塔載
部品点数が多くなると製品の高さが大になり固定
が不安定になる。また第２図に示すようなデユア
ルインライン形の混成集積回路においては、上述
のような場合引出端子２の引出方向が絶縁基板１
の面に対して垂直に導出されているので樹脂３が
塗布し難い欠点があつた。
本考案は上述の欠点を除去し、品質が著しく向
上しかつ安価に製作できる混成集積回路を提供し
ようとするものである。
上しかつ安価に製作できる混成集積回路を提供し
ようとするものである。
すなわち、配線導体層、抵抗体層、半導体コン
デンサなどからなる回路パターンを表面に形成
し、かつ所定の間隔をおいて平行に配置した複数
の絶縁基板と、該絶縁基板間に架橋した接続用フ
レームと、該絶縁基板に固定されかつ配線導体層
と接続した引出端子と、上記それぞれの絶縁基板
の表裏両面を被覆した外装樹脂とを具備してなる
混成集積回路である。
デンサなどからなる回路パターンを表面に形成
し、かつ所定の間隔をおいて平行に配置した複数
の絶縁基板と、該絶縁基板間に架橋した接続用フ
レームと、該絶縁基板に固定されかつ配線導体層
と接続した引出端子と、上記それぞれの絶縁基板
の表裏両面を被覆した外装樹脂とを具備してなる
混成集積回路である。
以下本考案を第３図〜第６図に示す実施例につ
いて説明する。
いて説明する。
第３図は接続用フレーム４の斜視図で、該フレ
ーム４は銅、真鍮、リン青銅などの導体をプレス
して打ち抜いて形成されたもので、その両端部に
は絶縁基板１を挿入し挾持できる凹部４′が設け
られている。
ーム４は銅、真鍮、リン青銅などの導体をプレス
して打ち抜いて形成されたもので、その両端部に
は絶縁基板１を挿入し挾持できる凹部４′が設け
られている。
まずアルミナなどからなる２枚の絶縁基板５に
上述と同様にしてそれぞれ配線導体層６、抵抗体
層を形成した回路パターンに、半導体、コンデン
サを装着し、該絶縁基板５に設けた配線導体層６
の引出部に引出端子２を装着するとともに、第４
図および第５図に示すように２枚の絶縁基板５を
背面に絶縁基板などを挟まず所定の間隔Ｌを設け
て平行に配置して接続用フレーム４を架橋し、溶
融はんだに浸漬するなどしてそれぞれ接続部を電
気的に接続する。これによりそれぞれの絶縁基板
５に引出端子２が固定されるとともに接続用フレ
ーム４によつて２枚の絶縁基板５が保持される。
また配線導体層６と接続用フレーム４がはんだに
よつて接続できるので、２枚の絶縁基板５間が電
気的にも接続されることになる。次いで第６図に
示すようにデイツプ法、粉体塗装法などにより上
記絶縁基板５に外装樹脂３を塗布、硬化すること
により上記平行に配置した絶縁基板の間を外装樹
脂３で充填せず、それぞれの絶縁基板５の表裏両
面を外装樹脂３によつて被覆して完成する。
上述と同様にしてそれぞれ配線導体層６、抵抗体
層を形成した回路パターンに、半導体、コンデン
サを装着し、該絶縁基板５に設けた配線導体層６
の引出部に引出端子２を装着するとともに、第４
図および第５図に示すように２枚の絶縁基板５を
背面に絶縁基板などを挟まず所定の間隔Ｌを設け
て平行に配置して接続用フレーム４を架橋し、溶
融はんだに浸漬するなどしてそれぞれ接続部を電
気的に接続する。これによりそれぞれの絶縁基板
５に引出端子２が固定されるとともに接続用フレ
ーム４によつて２枚の絶縁基板５が保持される。
また配線導体層６と接続用フレーム４がはんだに
よつて接続できるので、２枚の絶縁基板５間が電
気的にも接続されることになる。次いで第６図に
示すようにデイツプ法、粉体塗装法などにより上
記絶縁基板５に外装樹脂３を塗布、硬化すること
により上記平行に配置した絶縁基板の間を外装樹
脂３で充填せず、それぞれの絶縁基板５の表裏両
面を外装樹脂３によつて被覆して完成する。
本考案の混成集積回路は以上のようにして構成
されたものである。
されたものである。
したがつて接続用フレーム４によつて絶縁基板
５間が所定の間隔Ｌを設けて平行に配置されるの
で、外装樹脂３を被覆する際、この間隔Ｌから外
装樹脂が容易に進入するため、絶縁基板５の背面
にも外装樹脂３が確実に被覆できるので、耐湿性
が著しく向上する、安定して固定できる、極めて
安価に生産できるなどの効果が生ずる。
５間が所定の間隔Ｌを設けて平行に配置されるの
で、外装樹脂３を被覆する際、この間隔Ｌから外
装樹脂が容易に進入するため、絶縁基板５の背面
にも外装樹脂３が確実に被覆できるので、耐湿性
が著しく向上する、安定して固定できる、極めて
安価に生産できるなどの効果が生ずる。
なお、上述の実施例は絶縁基板５間に架橋した
接続用フレーム４は金属製の導体について述べた
が、絶縁物であつてもよい。また接続用フレーム
の形状、架橋の位置など実施例に限定するもので
なく、絶縁基板５も３枚以上複数枚を上述と同様
に所定の間隔を設けて平行になるよう配置し、そ
れぞれを接続用フレームで架橋して同様に構成
し、より集積度の高いものを得ることもできる。
さらに樹脂ケースに収納し、これに樹脂を充填し
て構成したものも同様な効果を奏することはいう
までもない。
接続用フレーム４は金属製の導体について述べた
が、絶縁物であつてもよい。また接続用フレーム
の形状、架橋の位置など実施例に限定するもので
なく、絶縁基板５も３枚以上複数枚を上述と同様
に所定の間隔を設けて平行になるよう配置し、そ
れぞれを接続用フレームで架橋して同様に構成
し、より集積度の高いものを得ることもできる。
さらに樹脂ケースに収納し、これに樹脂を充填し
て構成したものも同様な効果を奏することはいう
までもない。
叙上のように本考案の混成集積回路は品質なら
びに価格の面において極めて有利となり、工業的
ならびに実用的価値の大なるものである。
びに価格の面において極めて有利となり、工業的
ならびに実用的価値の大なるものである。
第１図および第２図は従来の混成集積回路の要
部切断斜視図、第３図は本考案に係る接続用フレ
ームの斜視図、第４図は本考案の混成集積回路の
組立要部の斜視図、第５図は本考案の混成集積回
路の外装前の側面図、第６図は本考案の混成集積
回路の完成側面図である。 ２……引出端子、３……外装樹脂、４……接続
用フレーム、５……絶縁基板、６……配線導体
層。
部切断斜視図、第３図は本考案に係る接続用フレ
ームの斜視図、第４図は本考案の混成集積回路の
組立要部の斜視図、第５図は本考案の混成集積回
路の外装前の側面図、第６図は本考案の混成集積
回路の完成側面図である。 ２……引出端子、３……外装樹脂、４……接続
用フレーム、５……絶縁基板、６……配線導体
層。
Claims (1)
- 配線導体層、抵抗体層、半導体、コンデンサな
どからなる回路パターンを表面に形成し、かつ背
面に絶縁基板などを挟まず、所定の間隔を設けて
平行に配置した複数の絶縁基板と、該絶縁基板間
に架橋した接続用フレームと、該絶縁基板に固定
されかつ配線導体層と接続した引出端子と、上記
平行に配置した絶縁基板の間を充填せず、それぞ
れの絶縁基板の表裏両面を被覆した外装樹脂とを
充填してなる混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1981013018U JPS6242539Y2 (ja) | 1981-01-30 | 1981-01-30 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1981013018U JPS6242539Y2 (ja) | 1981-01-30 | 1981-01-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57125548U JPS57125548U (ja) | 1982-08-05 |
| JPS6242539Y2 true JPS6242539Y2 (ja) | 1987-10-31 |
Family
ID=29811112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1981013018U Expired JPS6242539Y2 (ja) | 1981-01-30 | 1981-01-30 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6242539Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006126399A (ja) | 2004-10-28 | 2006-05-18 | Oki Data Corp | 表示パネル構造及び該表示パネル構造を有する画像形成装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6020947Y2 (ja) * | 1979-10-23 | 1985-06-22 | 富士通株式会社 | ハイブリツドｉｃ |
-
1981
- 1981-01-30 JP JP1981013018U patent/JPS6242539Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57125548U (ja) | 1982-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4139881A (en) | Circuit board assembly and method of manufacturing the same | |
| US4164071A (en) | Method of forming a circuit board with integral terminals | |
| JPS6242539Y2 (ja) | ||
| JPH04118987A (ja) | チップ部品の実装方法 | |
| JP2705408B2 (ja) | 混成集積回路装置 | |
| JPS5812401Y2 (ja) | 並設抵抗器 | |
| JPH0312446B2 (ja) | ||
| JPH01207918A (ja) | リードレス部品及び電気配線体 | |
| JPH0447949Y2 (ja) | ||
| JPS614267A (ja) | 三次元実装回路モジユ−ル | |
| JPH0224264Y2 (ja) | ||
| JPH0349420Y2 (ja) | ||
| JPH03252193A (ja) | 配線基板 | |
| JPH0533016Y2 (ja) | ||
| JPS6025872Y2 (ja) | 多連インダクタンス素子 | |
| JPS6025873Y2 (ja) | 多連インダクタンス素子 | |
| JP2538631Y2 (ja) | チップ状素子ネットワークデバイス | |
| JPS6347248B2 (ja) | ||
| JPH0224263Y2 (ja) | ||
| JPH084696Y2 (ja) | 混成集積回路 | |
| JPS6233351Y2 (ja) | ||
| JPH0737337Y2 (ja) | 回路部品 | |
| JP2858252B2 (ja) | 表面実装用電子部品の電極構造 | |
| JPH0147889B2 (ja) | ||
| JPH0121545Y2 (ja) |