JPS6237789A - Signal processor of card reader for production instruction device - Google Patents

Abstract

PURPOSE:To improve the processing capacity of a signal processor when both reading and reference signals have small pulse width, by setting the time width of the reading reference signal larger than that of the scan signal of a controller through conversion and shifting each data given from a cartridge in response to the rise and the fall of the converted reference signal. CONSTITUTION:Production instructing information on a shifting production instruction card 1 is read by a card reader 3 at the rise and fall time points of the reading reference signal. Then the data of both rise and fall modes read previously are fetched to a controller 5 connected to a signal processor 100 which fetches read data by the scan signal having the prescribed time width and then processed. Then the read data is delivered to an object storing box according to the indicated contents. The 1st timing circuit 101 of the processor 100 changes the time width of the reading reference signal to the value larger than the time width of the scan signal. Then each data given from a cartridge is shifted by the 1st and 2nd latch circuits 102 and 103 and a switching circuit 104 in response to the rise and the fall of the converted reference signal.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、部品組立ライン等において使用するに好適な
生産指示装置に係り、特に組立物（ワーク）と共に搬送
される半量指示カード上の情報を読取るカードリーダか
らの読取データ信号を処理する信号処理装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to a production instruction device suitable for use in a parts assembly line, etc., and particularly to a production instruction device suitable for use in a parts assembly line, etc. The present invention relates to a signal processing device that processes read data signals from a card reader.

〔従来の技術〕[Conventional technology]

自動車工場などの生産ラインにおいてヲ工、同一組立ラ
イン上に多品種のワークを搬送し、それぞれのワークに
異なった部品を組み付ける作業が行なわれている。この
ため、このようなラインにおいては的確な指示が作業員
になされないと組み付はミスが発生する恐れがある。そ
こで、これらの生産ラインにおいては、組み付はミスを
防止する観点から、ワークと共に生産指示カードなどを
搬送し、生産指示カードに穿設された情報コ・−・ドを
読み取って、読み取った内容に従った組み付は部　　　
品を指示する生産指示装置が採用されている１、ここで
、生産指示装置の例を第６図に示す。第６図に示すよう
に、組立ライン（図示せず）上にはワーク（図示せず）
とともに搬送される生産指示カードリーダされた生産指
示情報を光学的に読取るカードリーダ３が設置されてい
る。BACKGROUND ART In production lines such as automobile factories, various types of workpieces are transported on the same assembly line, and different parts are assembled onto each workpiece. For this reason, on such a line, there is a risk that mistakes will occur during assembly unless accurate instructions are given to the workers. Therefore, in order to prevent mistakes during assembly, on these production lines, a production instruction card is transported together with the workpiece, and the information code punched in the production instruction card is read and the read contents are read. Assembly according to
A production instructing device for instructing products is employed.1 Here, an example of the production instructing device is shown in FIG. As shown in Figure 6, there are workpieces (not shown) on the assembly line (not shown).
A card reader 3 is installed to optically read production instruction information from a production instruction card reader conveyed together with the production instruction card.

生産指示カード１には、第７図に示すように、位置決め
用穿孔（以下、位置孔という。）１０゜１１、生産指示
情報コード用穿孔（以下、情報孔という。）　１．２　
ａ〜１２１、およびパリティチェック用孔１３が穿設さ
れている。なお、第７図は１２ａ、１２ｄ、１２ｅ　、
１２ｇ、１２ｉおよび１３が透孔となっており、情報コ
ードとして数字（：１３５）となる場合を例示し、たも
のである。As shown in FIG. 7, the production instruction card 1 has a hole for positioning (hereinafter referred to as a position hole) 10° 11 and a hole for a production instruction information code (hereinafter referred to as an information hole) 1.2.
a to 121 and a parity check hole 13 are bored. In addition, FIG. 7 shows 12a, 12d, 12e,
12g, 12i, and 13 are through holes, and the information code is a number (:135).

これに対応して、カードリーダ３には生産カード１の移
動路に沿い、かつ、名札１２ａ〜１２１゜１３０中心に
位置して位置決めセンサ１４ａ〜１４Ｃ１情報コード読
取りセンサ１５ａ〜１５１、パリティチェック検出セン
サ１６が配列されている。Correspondingly, the card reader 3 includes positioning sensors 14a to 14C1, information code reading sensors 15a to 151, and parity check detection sensors located along the travel path of the production card 1 and at the center of the name tags 12a to 121°130. 16 are arranged.

次に、読取り動作を説明する。いま、生産指示カード１
のカードリーダ３の通過に伴なって位置決めセンサ１４
ａ、１４ｃと位置孔１０．１１とが一致して光を検出し
、かつ位置決めセンサ１４ｂがカードにより遮断される
と、読取基準信号に、、に！が各センサ１４ａ、１４ｃ
より出力される。一方、このとき各情報センサ１５ａ〜
１５Ｉおよびパリティチェックセンサ１６と対応する情
報孔１２ａ〜１２ｉおよびパリティチェック孔１３が一
致し、各センサは読取データＤ。−Ｄ８．Ｐ（パリティ
チェックビット）全出力する、このときの各読取データ
Ｄｏ−Ｄｓ、Ｐおよび読取基準信号に、、に、とのタイ
ミングチャートを第８図に示す。Next, the reading operation will be explained. Now production instruction card 1
As the card reader 3 passes, the positioning sensor 14
When a, 14c and the positioning hole 10.11 match and detect light, and the positioning sensor 14b is blocked by the card, the reading reference signal becomes...! is each sensor 14a, 14c
It is output from On the other hand, at this time, each information sensor 15a~
15I and the parity check sensor 16 correspond to the corresponding information holes 12a to 12i and the parity check hole 13, and each sensor has read data D. -D8. FIG. 8 shows a timing chart of outputting all P (parity check bits) to each read data Do-Ds, P and read reference signal.

第８図かられかるように、読取基準信号ＫＩ＋に２のパ
ルス幅は各読取データＤ。−Ｄ８．Ｐよりも狭い。これ
は、後述する制御装置５において読取データＤ、−Ｄ、
、Ｐを読取る場合に、読取基準信号（例えば、Ｋ＋）の
立上り時Ｔ１に１回目を読み、次いで立下り時Ｔ！に２
回目を読み込むためである。２回読み込む理由は信頼性
の確保するためである。As can be seen from FIG. 8, the pulse width of 2 in the read reference signal KI+ corresponds to each read data D. -D8. Narrower than P. This is read data D, -D,
, P, the first read is made at the rising edge of the read reference signal (for example, K+) at T1, and then at the falling edge of T! to 2
This is to read the second time. The reason for reading twice is to ensure reliability.

以上のよりにして、読取られたデータは制御装置５にお
いて処理され、生産指示カード１上の情報の指示内容を
表示ランプに出力する。例えば、前述の例では、情報コ
ードは［１３５］であった。As described above, the read data is processed in the control device 5, and the instruction content of the information on the production instruction card 1 is outputted to the display lamp. For example, in the above example, the information code was [135].

このコードが部品収納箱７Ｂ内の部品をワークに組み付
ける内容を指示するのであれば、部品収納箱７に取付け
られたランプ９Ｂが点灯する。したがって、作業者はこ
の点灯ランプ９Ｂの部品収納箱７Ｂ内の部品をワークに
組み付ければよいこととなる。かくして、ワークに誤っ
た部品を組み付けることなく、円滑に組立作業を行うこ
とができる。If this code instructs how to assemble the parts in the parts storage box 7B to the workpiece, the lamp 9B attached to the parts storage box 7 lights up. Therefore, the operator only has to assemble the parts in the parts storage box 7B of the lighting lamp 9B to the workpiece. In this way, assembly work can be carried out smoothly without assembling incorrect parts to the workpiece.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上記従来の生産指示装置において問題となることは、生
産指示カードの搬送速度が種々の原因により過渡的に速
くなった場合に、カードリーダ３から出力される読取デ
ータが制御装置５において正常に処理されないことが生
じうる点である。生産指示カード１の搬送速度が過渡的
に速くなる場合とは、例えば通常ワークとともに一定速
度で搬送される生産指示カード１を組立具が人手により
カードリーダ３を通過させたり、搬送ラインが何らかの
原因により振動したりする場合等が挙げられる。このよ
うな場合に、読取データの処理が不可能となる理由は次
の通りである。The problem with the conventional production instruction device described above is that when the transport speed of the production instruction card becomes transiently faster due to various reasons, the read data output from the card reader 3 may not be processed normally by the control device 5. This is something that may not be done. A case where the conveyance speed of the production instruction card 1 increases transiently is, for example, when the production instruction card 1, which is normally conveyed at a constant speed along with the workpiece, is manually passed through the card reader 3 by an assembly tool, or due to some reason on the conveyance line. Examples include cases where the device vibrates due to The reason why the read data cannot be processed in such a case is as follows.

すなわち、先にも述べたように、生産指示カード１上の
生産指示情報の読取りは読取基準信号Ｋｌ、に、に基づ
いて行われる。一方、制御装置５はカードリーダ３の各
センサから入力される読取データを取込んで一連の処理
を行うが、この一連の処理は制御装置５内の動作基準と
なるスキャン信号に基づいて行われる。制御装置５内の
処理例としては、例えば、カードリーダ３から得だ読取
データから当該ワークの品番の解読、内部メモリに格納
された工程に対応して組み付けるべき部品の検索照合、
部品番号データの出力等である。That is, as mentioned above, the production instruction information on the production instruction card 1 is read based on the reading reference signal Kl. On the other hand, the control device 5 takes in read data input from each sensor of the card reader 3 and performs a series of processing, but this series of processing is performed based on a scan signal that serves as an operation reference within the control device 5. . Examples of processing within the control device 5 include, for example, decoding the product number of the workpiece from data read from the card reader 3, searching and collating parts to be assembled in accordance with the process stored in the internal memory,
This includes outputting part number data, etc.

これらの処理を一巡する単位時間と前記したスキャン信
号の単位時間（パルス持続時間）とが対応する。The unit time for completing one cycle of these processes corresponds to the unit time (pulse duration) of the scan signal described above.

通常時における制御装置５のスキャン信号ＣＫと読取デ
ータＤ０〜Ｄ、、Ｐと読取基準信号Ｋ。Scan signal CK, read data D0 to D, , P, and read reference signal K of the control device 5 during normal operation.

との関係は、第９図に示すようになる。なお、各ｆ−夕
り、−Ｄ、は同一タイミングなので１つで示しである。The relationship is as shown in FIG. Note that since each f-twilight and -D have the same timing, only one is shown.

第９図において、読取データ信号Ｄｏ　−Ｄｓ　、ｐは
、読取基準信号に、の立上り時Ｔ、においてまず第１回
目の読取りが行われ、次いで立下り時Ｔ２において２回
目の読取りが行われ、合わせて２回の読取りが行われる
。Ｔ、時の読取データはスキャン信号ＣＫ　、によりそ
のスキャン時間ｔｄ内にて処理され、１２時の読取デー
タは続くスキャン信号ＣＫ２にて処理される。In FIG. 9, the read data signal Do-Ds,p is first read at the rising edge T of the read reference signal, and then the second reading is carried out at the falling edge T2, A total of two readings are performed. The read data at 12 o'clock is processed by the scan signal CK2 within the scan time td, and the read data at 12 o'clock is processed by the subsequent scan signal CK2.

ところが、先に述べたように、何らかの原因によりカー
ドのカードリーダ３に対する通過速度が過渡的に速くな
った場合、その速度上昇に伴なって読取基準信号に、の
パルス幅が狭くなる。このことは１回目のデータの読取
りと２回目のデータの読取りとの時間間隔が小さくなる
ことを意味し、１回目の読取データと２回目の読取デー
タの入力時刻が１回目のスキャン信号ＣＫ　ｉ　と２回
目のスキャン信号ＣＫ、との間に入った場合、２回目の
スキャン時における処理は正しい読取りデータに基づく
ものではなくなってしまうこととなる。つまり、カード
の通過速度が速くなった場合にはデータの読取時間と制
御装置５のスキャン時間との整合がとれず、処理不可能
となるのである。However, as described above, if the speed at which the card passes through the card reader 3 increases transiently for some reason, the pulse width of the reading reference signal becomes narrower as the speed increases. This means that the time interval between the first data read and the second data read becomes shorter, and the input time of the first read data and second read data is the same as the first scan signal CK i and the second scan signal CK, the processing during the second scan will no longer be based on correct read data. In other words, when the passing speed of the card increases, the data reading time and the scanning time of the control device 5 cannot be matched, and processing becomes impossible.

このような不具合は組立ラインの円滑な稼動を阻害し、
また正しい部品の組み付けが不可能となることを招来す
る。Such defects hinder the smooth operation of the assembly line,
Moreover, it becomes impossible to assemble the parts correctly.

そこで、本発明は、カードリーダでの読取秒時間のいか
んにかかわらず、必ず読取データを制御装置にて処理し
うる信号処理装置を提供することを目的とする。SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a signal processing device that allows a control device to process read data regardless of the reading time in a card reader.

〔問題点を解決するための手段〕[Means for solving problems]

上記した問題点を解決するために、本発明は、移動する
生産指示カード上の生産指示情報を読取基準信号の立上
り時および立下り時の各時点においてそれぞれ読取るカ
ードリーダと、読取った立上り時データおよび立下秒時
データを予め定められた時間幅のスキャン信号に従って
取込んで処理し当該読取データが指示する内容を出力す
る制御装置を備えた生産指示装置において、前記カード
リーダと制御装置との間に挿入される信号処理装置であ
って、前記読取基準信号の時間幅を前記スキャン信号の
時間幅よりも大なる時間幅に変換する第１の変換回路と
、前記立上り時読取データおよび立下り時読取データを
それぞれ前記変換された読取基準信号の立上り時点およ
び立下り時点に対応させてシフトする第２の変換回路と
、を備えたことを特徴とするものである。In order to solve the above-mentioned problems, the present invention provides a card reader that reads production instruction information on a moving production instruction card at each of the rising and falling points of a reference signal, and the read rising edge data. and a production instruction device equipped with a control device that captures falling second time data in accordance with a scan signal of a predetermined time width, processes it, and outputs the content instructed by the read data, wherein the card reader and the control device are connected to each other. a first conversion circuit that converts the time width of the read reference signal into a time width larger than the time width of the scan signal; The present invention is characterized by comprising a second conversion circuit that shifts the time read data in correspondence with the rise time and fall time of the converted read reference signal, respectively.

前記第１の変換回路としては、例えば前記スキャン信号
の周期の整数倍の時刻において変換立上り信号を発生し
、かつその時刻よりさらに前記スキャン信号の周期の整
数倍の時刻において変換立下り信号を発生するタイマー
回路を用いて構成することができる。The first conversion circuit may, for example, generate a conversion rising signal at a time that is an integral multiple of the period of the scan signal, and further generate a conversion falling signal at a time that is an integral multiple of the period of the scan signal from that time. It can be configured using a timer circuit.

前記第２の変換回路としては、例えば、前記変換立上り
信号をクロック信号として前記立上り読取データを少な
くとも前記変換立上り信号の発生タイミングより長い時
間保持する第１のラッチ回路と、前記変換立下り信号を
クロック信号とじて前記立下り読取データを少なくとも
前記変換立下り信号の発生タイミングより前から後まで
の時間保持する第２のラッチ回路と、全備えて構成する
　　　゛ことができる。The second conversion circuit includes, for example, a first latch circuit that uses the conversion rise signal as a clock signal to hold the rising read data for at least a period longer than the generation timing of the conversion rise signal; The present invention may include a second latch circuit that holds the falling read data as a clock signal for at least a period from before to after the generation timing of the converted falling signal.

〔作用〕[Effect]

上記の如く構成された本発明によれば、第１の変換回路
により読取基準信号の時間幅を制御装置におけるスキャ
ン信号の時間幅よりも大なる時間幅に変換し、かつ、こ
の変換された読取基準信号の立上り時および立下り時に
対応させてカードリーダからの各読取データをシフトさ
せることにより、読取基準信号と各読取データとの対応
関係を維持しつつ制御装置により処理可能な信号形態に
変換することができる。したがって、カードリーダから
出力される読取データおよび読取基準信号のパルス幅が
狭くても必ず制御装置の処理能力に整合させることがで
きるので正確な生米指示を行うことが可能となる。According to the present invention configured as described above, the time width of the read reference signal is converted by the first conversion circuit into a time width larger than the time width of the scan signal in the control device, and the converted read signal is By shifting each read data from the card reader in accordance with the rise and fall of the reference signal, it converts into a signal format that can be processed by the control device while maintaining the correspondence between the read reference signal and each read data. can do. Therefore, even if the pulse width of the read data and the read reference signal output from the card reader is narrow, it can always be matched to the processing capacity of the control device, making it possible to give accurate raw rice instructions.

〔発明の実施例〕[Embodiments of the invention]

次に、本発明に係る信号処理装置の実施例を図面に基づ
いて説明する。Next, an embodiment of the signal processing device according to the present invention will be described based on the drawings.

第１図に本実施例に係る信号処理装置の概要を示す。な
お、以下の説明において第６図〜第９図（従来例）と同
一部分には同一の符号を附して説明する。FIG. 1 shows an outline of a signal processing device according to this embodiment. In the following description, the same parts as in FIGS. 6 to 9 (prior art) are given the same reference numerals.

第１図に示すように、信号処理装置１００はカードリー
ダ３と制御装置５との間に挿入される。As shown in FIG. 1, the signal processing device 100 is inserted between the card reader 3 and the control device 5.

この信号処理装置１００は、カードリーダ３からの読取
基準信号に、またはに２と読取りデータＤｏ−Ｄ８．Ｐ
との関係を保持しつつこれらの各信号の時間幅を制御装
置５が処理可能な大きさに合うよう変換して制御装置５
に出力するものである。This signal processing device 100 converts the read reference signal from the card reader 3 into the read data Do-D8. P
The time width of each of these signals is converted to a size that can be processed by the control device 5 while maintaining the relationship with the control device 5.
This is what is output to.

第２図に、信号処理装置１０００基本的構成を示す。信
号処理装置１００は、カードリーダ３の位置センサ１４
ａ、１４ｃからの読取基準信号に、を受けてそのパルス
幅を制御装置１５のスキャン信号のパルス幅ｔｄ　より
大きなパルス幅の信号に変換する第１の変換回路となる
タイミング回路１０１と、このタイミング回路１０１の
制御２受けてカードリーダ３の各情報センサ１２ａ〜１
２１からの読取データＤ。−Ｄ、、Ｐであって、読取基
準信号Ｋｌ、に２の立上り時（第９図、ＴＩ）の読取デ
ータＤｏ　＝Ｄｓ　、Ｐを所定時間保持する第１のラッ
チ回路１０２と、同立下り時（第９図、Ｔ２　　）の読
取データＤ。−Ｄ、、Ｐを所定時間保持する第２のラッ
チ回路１０３と、第１および第２のラッチ回路１０２お
よび１０３の出力データを受けてタイミング回路１０１
の制御により前記ラッチ出力を切替えて制御装置５に出
力する出力切替回路１０４とより構成され、第１．第２
のラッチ回路１０２，１０３および出力切替回路１０４
によりタイミング回路１０１で変換された変換読取基準
信号Ｋｏｕｔの立上り時点および立下り時点に対応させ
て読取データＤ。−Ｄ８．Ｐをシフトする第２の変換回
路が構成される。FIG. 2 shows the basic configuration of the signal processing device 1000. The signal processing device 100 includes a position sensor 14 of the card reader 3.
A timing circuit 101 serves as a first conversion circuit that receives the reading reference signals from the terminals a and 14c and converts the pulse width thereof into a signal having a pulse width larger than the pulse width td of the scan signal of the control device 15, and this timing circuit 101 Under the control 2 of the circuit 101, each information sensor 12a to 1 of the card reader 3
Read data D from 21. -D, , P, the first latch circuit 102 holds the read data Do = Ds, P at the rising edge of 2 (FIG. 9, TI) in the reading reference signal Kl for a predetermined time; Read data D at the time (FIG. 9, T2). - A second latch circuit 103 that holds D, , P for a predetermined time, and a timing circuit 101 that receives output data from the first and second latch circuits 102 and 103.
and an output switching circuit 104 that switches the latch output and outputs it to the control device 5 under the control of the first. Second
latch circuits 102, 103 and output switching circuit 104
Read data D corresponding to the rising and falling points of the converted read reference signal Kout converted by the timing circuit 101. -D8. A second conversion circuit is configured to shift P.

次に動作を説明する。カードリーダ３からは読取データ
Ｄ、、Ｄ８．Ｐ（各データは並列的に読取られるので時
間的にほぼ同一タイミング）とともに読取基準信号に、
、に２が送られてくる。この読取基準信号Ｋｌ、に２の
うち、例えばに１により２度の読取りが行われる。１回
目は読取基準信号に１の立上り時（時刻ＴＩ　）であり
、２回目は立下り時（時刻Ｔ２　）である。従来はこの
読取データを直接制御装置５に入力して処理するもので
あった。Next, the operation will be explained. The card reader 3 reads data D, , D8 . P (each data is read in parallel, so the timing is almost the same) and the read reference signal.
, 2 is sent to . This read reference signal Kl is read twice by, for example, 1 out of 2. The first time is at the rising edge of 1 in the read reference signal (time TI), and the second time is at the falling edge (time T2). Conventionally, this read data was directly input to the control device 5 and processed.

本考案に係る信号処理装置１００は、最終的には第３図
（ａ）　（ｂ）に示す読取データＤ０〜Ｄ８．Ｐと読取
基準信号に、の関係を保持しつつ同図（ｆ）（ｇ）（ｈ
）のように大きな時間幅に変換して制御装置に与えるも
のであり、いわばバッファ釣機能を果たすものである。The signal processing device 100 according to the present invention finally processes the read data D0 to D8 as shown in FIGS. 3(a) and 3(b). (f), (g), and (h) while maintaining the relationship between P and the reading reference signal.
), which is converted into a large time width and given to the control device, and serves as a so-called buffer fishing function.

読取データＤｏ−Ｄ、、Ｐおよび読取基準信号に１が入
力されると、第１のラッチ回路１０２は読取基準信号Ｋ
ｌの立上り（ＴＩ　　）により、１回目の読取データＤ
ｏ−Ｄｓ　、Ｐのラッチを開始する（第３図（Ｃ））。When 1 is input to the read data Do-D, , P and the read reference signal, the first latch circuit 102 outputs the read reference signal K.
At the rising edge of l (TI), the first read data D
o-Ds, starts latching P (Fig. 3(C)).

このラッチ動作の開始は、読取基準信号Ｋｌの立上り信
号に基づいてタイミング回路１０１により作ったクロッ
ク信号が第１のラッチ回路１０２に与えられることによ
る。This latch operation starts when a clock signal generated by the timing circuit 101 is applied to the first latch circuit 102 based on the rising edge of the read reference signal Kl.

次いで、読取基準信号に！の立下す（Ｔ７．）により、
２回目の読取りデータＤｏ−Ｄ、、Ｐのラッチを開始す
る（第３図（ｄ））。このラッチ動作の開始は、読取基
準信号Ｋｌの立下り信号に基づいてタイミング回路１０
１により作ったラッチ制御信号Ｌｌ、Ｌ、が第２のラッ
チ回路１０３に与えられることによる。Next, to the reading reference signal! By falling (T7.),
Latching of the second read data Do-D, , P is started (FIG. 3(d)). The start of this latch operation is started by the timing circuit 10 based on the falling signal of the read reference signal Kl.
This is due to the fact that the latch control signals Ll, L, created by 1 are applied to the second latch circuit 103.

第１のラッチ回路１０２にラッチされた１回目の読取デ
ータ（以下、ラッチデータという。）Ｄ７６〜Ｄ′、　
、　Ｐｒは、読取基準信号Ｋｌの立下９時（Ｔｚ時）か
らラッチ時間１．たけ出力保持される（第３図（ｆ））
。この時間ｔｌが終了した時点でつづけて２回目のラッ
チデータＤ’ｏ−Ｄ’８．　Ｐ’もラッチ時間１１たけ
出力保持される（第３図（ｇ））。First read data latched by the first latch circuit 102 (hereinafter referred to as latch data) D76 to D',
, Pr is a latch time of 1. output is maintained (Fig. 3 (f))
. At the end of this time tl, the second latch data D'o-D'8. The output of P' is also held for the latch time of 11 (FIG. 3(g)).

この１回目と２回目のラッチデータＤ’ｏ−Ｄ’、　。This first and second latch data D'o-D'.

Ｐ′の出力切替は、切替回路１０４がタイミング回路１
０１からの出力制御信号０１，０．により行つ。一方、
タイミング回路１０１は読取基準信号に１の立下り時点
（Ｔ２時）から前記ランチ時間１、の１／２の時間（ｔ
ｔ／２）経過後変換基準１８号Ｋｏｕｔ　を発生させる
。そして、ラッチ時ｔ＆’ｌ　ｔ　ｔだけ出力保持した
のち終了させる（第３図（ｈ））。The output switching of P' is performed by the switching circuit 104 using the timing circuit 1.
Output control signal from 01, 0 . Go by. on the other hand,
The timing circuit 101 inputs the read reference signal from the falling point of 1 (T2 o'clock) to 1/2 of the lunch time 1 (t
t/2), generate conversion standard No. 18 Kout. Then, after holding the output for t&'l t t at the time of latch, the process is terminated (FIG. 3(h)).

このＫｏｕｔの立上り（Ｔ’＋１は読取基準信号に１の
立上り（Ｔｌ　）に対応し、Ｋｏｕｔの立下り（Ｔ’２
）はＫ　、の立下り（Ｔ’２）にそれぞれ対応する。The rising edge of Kout (T'+1) corresponds to the rising edge (Tl) of 1 in the read reference signal, and the falling edge of Kout (T'2
) correspond to the falling edge (T'2) of K, respectively.

このように、読取基準信号Ｋ　、がＫｏｕｔに変換され
、（ｈ）１回目の読取データＤ。−Ｄｓ、ｐがラッチデ
ータＤｒ、　−Ｄｒ、　、　Ｐｔげ）に変換され、かつ
２回目の読取データＤ。−Ｄｓ、ＰがラッチデータＤ’
ｏ−Ｄ’８．　Ｐ’（ｄ）に変換される。そして、変換
基準信号Ｋｏｕｔの立上り時Ｔ′１には１回目のラッチ
データσ□〜ＤＪ、　、　ＰＩが必ず存在し、かつ立下
り時Ｔ１２には２回目のラッチデータＩ）ｌ　ｏ、、、
　Ｄ／、　、　ＰＩが必ず存在し、相互のタイミングに
着目すれば第３図（ａ）（ｂ）における相互の関係と、
第３図げ）　（ｇｌ　（ｈ）との関係は相似である。そ
の結果、変換基準信号ＫｏｕｔのＯＮ時間ｔｌはスキャ
ン信号の時間幅よりはるかに大きく、したがって制御装
置５は容易に読取データを取込み、かつ自己のスキャン
信号サイクルに従って確実に処理することができる。In this way, the reading reference signal K is converted to Kout, and (h) the first reading data D is obtained. -Ds, p are converted into latch data Dr, -Dr, , Pt), and the second read data D. -Ds, P is latch data D'
o-D'8. P'(d). Then, at the rising edge T'1 of the conversion reference signal Kout, the first latch data σ□~DJ, , PI are always present, and at the falling edge T12, the second latch data I) l o,...
D/, , PI always exist, and if we focus on their mutual timing, we can see the mutual relationship in Figure 3 (a) and (b),
(Fig. 3) (The relationship with gl (h) is similar. As a result, the ON time tl of the conversion reference signal Kout is much larger than the time width of the scan signal, and therefore the control device 5 can easily read the read data. can be reliably acquired and processed according to its own scan signal cycle.

次に、第４図に信号処理回路１００の具体例を示す。第
４図（ａｌは３個のラッチ用ＩＣ（例えば、ＴＣ４５０
８Ｂ　（ＤＵＡＬ　４−Ｂｉｔラッチ））を用いて第１
のラッチ回路１０２および第２のラッチ回路１０３を構
成した例を示したものであり、各ＩＣにおいて第１のラ
ッチ回路１０２相当部分および第２ラッチ回路相当部分
にはそれぞれ同一符号を附して説明する。第４図（ａ）
において、カードリーダ３からの読取データＤ、−Ｄ、
、Ｐは入　　　゛刃端子１０５に入力され、各ＩＣの第
１．第２のラッチ回路相当部分１０２，１０３を介して
変換処理（処理内容は前述の第２図と同じ）され、変換
されたラッチデータＤ’ｏ−Ｄ’、　、　Ｐ’は出力端
子１０６から出力され、制御装置（第１図）に与えられ
る。各ＩＣは、第４図ｆｂ）に示すタイミング回路１０
１および出力切替回路１０４がらのラッチ制御信号Ｌｌ
、Ｌｚおよび出力制御信号０１，０２により制御される
（制御内容は前述の第２図と同じ）。Next, a specific example of the signal processing circuit 100 is shown in FIG. Figure 4 (al is 3 latch ICs (for example, TC450
8B (DUAL 4-Bit latch))
This figure shows an example of configuring the latch circuit 102 and the second latch circuit 103, and the same reference numerals are given to the parts corresponding to the first latch circuit 102 and the parts corresponding to the second latch circuit in each IC. do. Figure 4(a)
, the read data D, -D, from the card reader 3
, P are input to the input terminal 105, and the first . The converted latch data D'o-D', , P' is converted through the second latch circuit corresponding parts 102 and 103 (the processing contents are the same as in FIG. 2 described above) and is output from the output terminal 106. and is provided to the control device (FIG. 1). Each IC has a timing circuit 10 shown in FIG.
1 and the latch control signal Ll from the output switching circuit 104.
, Lz and output control signals 01 and 02 (the control details are the same as in FIG. 2 described above).

すなわち、第４図（ｂ）の回路は、例えばＴＣ４０７５
（Ｔｒｉｐｌｅ　３−　Ｉｎｐｕｔ　ＯＲＧａｔｅ）　
ｆ使用してＯＲゲ−ト　１０７−１．　　１０７−２．
　　１０７−３）ＴＣ４０２７（Ｊ−に−ｖスタ−スＬ
／−７”Ｆ／Ｆ　）　１１０、外付けの発振回路（破線
で囲んだ部分）１１１、およびＴＣ４０１３（Ｄｕａｌ
　Ｄ−Ｆ／Ｆ　）を用いた第１Ｆ／Ｆ’１０８、第２Ｆ
／Ｆ１０９によッテ構成される。この第４図（ｂ）の回
路において、カードリーダ３からの読取基準信号に、は
入力端子１１２に入力され、出力端子１１３がら変換さ
れた変換基準信号Ｋｏｕｔが出力され、出力端子１１４
からラッチ制御信号Ｌｌ、Ｌ２が出力され、がっ出力端
子１１５から出力制御信号０．．０２が出力される。し
たがって、第２図に示した出力切替回路１０４は機能的
にＦ／Ｆ　１０９が相当することとなる。That is, the circuit of FIG. 4(b) is, for example, a TC4075
(Triple 3- Input ORGate)
OR gate using f 107-1. 107-2.
107-3) TC4027 (J-ni-v Starce L
/-7”F/F) 110, external oscillation circuit (portion surrounded by broken line) 111, and TC4013 (Dual
1st F/F'108, 2nd F using D-F/F)
/F109. In the circuit of FIG. 4(b), the reading reference signal from the card reader 3 is input to the input terminal 112, the converted conversion reference signal Kout is output from the output terminal 113, and the converted reference signal Kout is output from the output terminal 114.
Latch control signals Ll and L2 are output from the output terminal 115, and an output control signal 0. ．． 02 is output. Therefore, the output switching circuit 104 shown in FIG. 2 is functionally equivalent to the F/F 109.

以上の第４図（ａ）　、　（ｂｌに示した回路の人出信
号波形および各部信号波形を第５図に示す。FIG. 5 shows the output signal waveform and each part signal waveform of the circuit shown in FIGS. 4(a) and (bl) above.

次に、第４図（ａｌ　（ｂ）の回路動作を第５図のタイ
ミングチャートにより説明する。なお、この動作は第２
図のブロックで行なわれる動作と基本的に同じであるこ
とはいうまでもない。Next, the circuit operation of FIG. 4(al(b)) will be explained using the timing chart of FIG.
It goes without saying that the operations performed in the blocks in the figure are basically the same.

まず、カードリーダ３に生産指示カード１がないとき（
時刻Ｔｏ　）の信号状態は第５図に示す通りであり、電
源の投入と同時に第１Ｆ／１”１０８、第２Ｆ／Ｆ１０
９のリセット人力Ｒｉｊ：’　Ｏ’となり、リセットさ
れてイニシャライズされる。第１Ｆ／Ｆ１０８、第２Ｆ
／Ｆ１０９の初期状態でのＱ出力＝’　Ｏ’、　Ｑ出力
−１１′である（第５図（ｎ）（０））。したがって、
第１ラツチ制御信号ＬＩ＝１−１、Ｌ２−０（第５図（
ｄ）（ｅ）　）であり、第１出力制御信号０　、　ｍ’
　ｏ　’、　０．　ｍ’　ｉ　’である（第５図（ｉ）
（ｊ）　）。First, when there is no production instruction card 1 in the card reader 3 (
The signal state at time To) is as shown in Fig. 5, and at the same time as the power is turned on, the first F/1"108 and the second F/F10
Reset manual power Rij of 9 becomes 'O' and is reset and initialized. 1st F/F108, 2nd F
Q output in the initial state of /F109='O', Q output -11' (FIG. 5(n)(0)). therefore,
First latch control signal LI=1-1, L2-0 (Fig. 5(
d)(e)), and the first output control signal 0, m'
o', 0. m'i' (Fig. 5(i)
(j) ).

次に、カードが通過すると、カードリーダ３がらの読取
データＤ。−Ｄｓ、Ｐが入力され（第５図（ａ）　）　
、読取基準信号に１が入力されてくる（第５図（ｂ））
。このとき、読取基準信号に、の立上り（Ｔ１時）によ
抄、第１ラツチ制御信号り、−Ｑとなり、第２ラツチ制
御信号Ｌｚ−１となる（第５図（ｄＨｅ）　）。第１ラ
ツチ制御信号Ｌ１−０となったことによ抄ラッチ用ＩＣ
の第１ラッチ回路１０２に入力端子１．０５を通じて読
取データＤｏ〜】）、。Next, when the card passes, data D is read from the card reader 3. -Ds and P are input (Figure 5(a))
, 1 is input to the reading reference signal (Fig. 5(b))
. At this time, the reading reference signal changes to the first latch control signal at the rising edge (at time T1), becomes -Q, and becomes the second latch control signal Lz-1 (FIG. 5 (dHe)). Since the first latch control signal becomes L1-0, the IC for the latch
The read data Do~]) through the input terminal 1.05 to the first latch circuit 102 of.

Ｐが入力され、ラッチが開始され（第５図（ｋ））、制
御装置５に送られる（第５図Ｈ）。さらに、読取基準信
号に、の立下り（Ｔ２時）になると、第２ラツチ制御信
号Ｌ２−〇となり、ラッチ用ＩＣの第２ラッチ回路１０
３に入力端子１０５を通じて読取データＤｏ、Ｄ、、Ｐ
が入力され、ラッチが開始されるが（第５図（１）　）
　、出力制御信号０１＋０２に変化はないから制御装置
５に送られない。P is input, the latch is started (FIG. 5(k)), and the signal is sent to the control device 5 (FIG. 5H). Furthermore, when the read reference signal falls (at T2), it becomes the second latch control signal L2-〇, and the second latch circuit 10 of the latch IC
3 through the input terminal 105 to read data Do, D, , P.
is input and the latch starts (Fig. 5 (1))
, there is no change in the output control signals 01+02, so they are not sent to the control device 5.

一方、発振回路１１１の入力−１１′となり（第５図（
ｆ）　）　、所定周期（例えば、１２５ｍ５ｅｃ）の発
振が開始し、発振回路１１１の出力から第５図（ｇ）に
示す５つのパルスが出力され、カウンタ１１０のクロッ
ク入力端ＣＫに与えられる。このパルスの２個目のパル
スの立上り（時刻Ｔ４　）でカウンタ１１０の第２出力
端■の論理が１１１となり、ＯＲゲート１０７−３を介
して変換基準信号Ｋｏｕｔが′１′となる（第５図（ｈ
））。この変換基準信号Ｋｏｕｔの立上りは出力端子１
１３を介して制御装［５に出力される。このとき、１回
目のラッチデータＤＩｏ、、、Ｄｔ８．　Ｐ／が存在し
、時刻Ｔ１での読取データＤ。〜Ｄ、、Ｐと読取基準信
号に１の立上りとの対応関係に相似する（第５図（ａ）
（ｂ）、同図（ｈ）ｈｌ））。On the other hand, the input of the oscillation circuit 111 becomes -11' (Fig. 5 (
f) ), oscillation of a predetermined period (for example, 125 m5ec) is started, and the five pulses shown in FIG. At the rising edge of the second pulse (time T4), the logic at the second output terminal (2) of the counter 110 becomes 111, and the conversion reference signal Kout becomes '1' via the OR gate 107-3 (the fifth Figure (h
)). The rising edge of this conversion reference signal Kout is the output terminal 1.
13 to the control device [5]. At this time, the first latch data DIo, , Dt8 . P/ exists and read data D at time T1. This is similar to the correspondence between ~D, , P and the rising edge of 1 in the reading reference signal (Fig. 5(a)).
(b), same figure (h) hl)).

次いで、発振パルスの３個目のパルスの立上り（時効Ｔ
ｓ）でカウンタ１１０の第３出力端■の論理が１１′と
なり、このパルスは第２Ｆ／Ｆ１０９の入力となると同
時にＯＲゲート１０７−３に入力される。Next, the third pulse of the oscillation pulse rises (the aging T
At step s), the logic at the third output terminal (2) of the counter 110 becomes 11', and this pulse is input to the second F/F 109 and at the same time is input to the OR gate 107-3.

すると、第２Ｆ／Ｆ１０９のＱ出力すなわち第１出力制
御信号０１は′１　′に転じ、第２出力制御信号０２は
１０′となる（第５図（ｉＨｊ）　）。この第１．第２
出力制御信号０１，０！はラッチＩＣの第２ラッチ回路
１０３に与えられ、２回目のラッチデータＩ）’、−Ｉ
）’、　、　Ｐ′が出力端子１０６より出力され、制御
装置５に送られる。一方、時刻Ｔ、では第３出力端■の
論理は１１′でありＯＲゲート１０７−３の出力は依然
として一１′であるから、変換基準信号Ｋｏｕｔは１１
１のまま保持される（第５図（ｈ））。Then, the Q output of the second F/F 109, that is, the first output control signal 01, changes to '1', and the second output control signal 02 becomes 10' (FIG. 5 (iHj)). This first. Second
Output control signal 01,0! is given to the second latch circuit 103 of the latch IC, and the second latch data I)', -I
)', , P' are outputted from the output terminal 106 and sent to the control device 5. On the other hand, at time T, the logic of the third output terminal (2) is 11', and the output of the OR gate 107-3 is still -1', so the conversion reference signal Kout is 11'.
It is held as 1 (Fig. 5(h)).

次いで、発振パルスの４個目のパルスの立上り（時刻Ｔ
ｓ　　）ではカウンタ１１０の第４出力端■はＯＲゲー
）１０７−３に接続されていないから変換基準信号ＫＯ
ｕｔは％ＱＩに立下ることとなる（第５図（ｈ））。こ
のとき２回目のラッチデータＤ′、〜Ｄ′♂　ｐ／が存
在し、時刻Ｔ２での読取データＤｏ、Ｄ８．Ｐとの対応
関係と相似する（第５図（ａｌ　（ｂ）、同図（ｈｌ（
ｍ　）　、よって、制御装置５はこの時刻Ｔ６でラッチ
データＤ’０　、、、］）／、　Ｉ　Ｐ’を読取る。Next, the rise of the fourth pulse of the oscillation pulse (time T
s), the fourth output terminal (■) of the counter 110 is not connected to the OR game) 107-3, so the conversion reference signal KO is
ut will fall at %QI (Fig. 5 (h)). At this time, second latch data D', ~D'♂ p/ exist, and read data Do, D8 . It is similar to the correspondence relationship with P (Fig. 5 (al (b), the same figure (hl (
m ), therefore, the control device 5 reads the latch data D'0, , ])/, I P' at this time T6.

次いで、時刻Ｔ７で第１Ｆ／Ｆ１０８、第２Ｆ／Ｆ１０
９のリセット入力端Ｒにリセット信号が入力され、第１
　Ｆ／Ｆ　１０　ｓのＱ出力−１、発振回路１１１の入
力−〇（ｆ）、発振パルスは５個目で停止（ｇｌ、第１
出力制御信号０ｌ−０（ｉ）、第２出力制御信号Ｃ）ｚ
−Ｎｊ）、第１ラッチ回路１０２のラッチの停止（ｋ）
、ラッチデータＤ′０〜Ｄ’８．　Ｐ’の出力停止（ホ
）となり、一連の処理を終了する。Next, at time T7, the first F/F 108 and the second F/F 10
A reset signal is input to the reset input terminal R of the first
Q output of F/F 10s -1, input of oscillation circuit 111 -〇(f), oscillation pulse stops at 5th pulse (gl, 1st
Output control signal 0l-0(i), second output control signal C)z
-Nj), stopping the latch of the first latch circuit 102 (k)
, latch data D'0 to D'8. The output of P' is stopped (e), and the series of processing ends.

以上、要約すると、カードリーダ３からの読取基準信号
Ｋｌの立上り（時刻ＴＩ　　）および立下り（時刻Ｔｚ
　）における読取データＤｏ−Ｄ、、Ｐの関係（第５図
（ａ）（ｂｌ）が変換基準信号Ｋｏｕｔの立上り（時刻
Ｔ４　）および立下り（時刻Ｔ８　）におけるラッチデ
ータＤ１０．．．　Ｄｒ、　、　Ｐ／の関係（第５図（
Ｈ）ｈｌ））に対応した状態で、かつ、時間幅を大きく
された状態で制御装置５に与えられることとなる。To summarize the above, the rise (time TI) and fall (time Tz) of the reading reference signal Kl from the card reader 3
) (FIG. 5(a)(bl) shows the relationship between the read data Do-D, , P at the rising edge (time T4) and falling edge (time T8) of the conversion reference signal Kout. P/relationship (Figure 5 (
The signal is provided to the control device 5 in a state corresponding to H)hl)) and in a state in which the time width is increased.

その結果、制御装置５は、カードリーダ３から出力され
る各信号の時間幅が狭く（カードの通過が高速）ても、
変換された基準信号Ｋｏｕｔに従ってラッチデータＤ’
ｏ−Ｄ’８．　Ｐ’を読み取ればよいから、必ず制御装
置５のスキャン信号に従って処理することができること
となる。As a result, even if the time width of each signal output from the card reader 3 is narrow (the card passes quickly), the control device 5 can
Latch data D' according to the converted reference signal Kout
o-D'8. Since it is only necessary to read P', processing can always be performed in accordance with the scan signal of the control device 5.

〔発明の効果〕〔Effect of the invention〕

上記の如く構成された本発明によれば、第１の変換回路
により読取基準信号の時間幅を制御装置におけるスキャ
ン信号の時間幅よりも大なる時間幅に変換し、かつ、こ
の変換された読取基準信号の立上り時および立下り時゛
に対応させてカードリーダからの各読取データをシフト
させることによシ、読取基準信号と各読取データとの対
応関係を維持しつつ制御装置により処理可能な信号形態
に変換することができる。したがって、カードｌ）−ダ
から出力される読取データおよび読取基準信号のパルス
幅が狭くても必ず制御装置の処理能力に整合させること
ができるので正確な生産指示を行うことが可能となる。According to the present invention configured as described above, the time width of the read reference signal is converted by the first conversion circuit into a time width larger than the time width of the scan signal in the control device, and the converted read signal is By shifting each read data from the card reader in accordance with the rising and falling times of the reference signal, the control device can process it while maintaining the correspondence between the read reference signal and each read data. It can be converted into a signal form. Therefore, even if the pulse width of the read data and the read reference signal output from the card l)-der is narrow, it is possible to match the processing capacity of the control device without fail, making it possible to give accurate production instructions.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明の概要を示す斜視図、第２図は本発明に
係る実施例を示すブロック図、第３図は８２図の回路の
各部波形を示すタイミングチャート、第４図は第２図の
実施例の詳細例を示す回路図、第５図は第４図の動作波
形を示すタイムチャート、第６図は従来の生産指示装置
の概要を示す斜視図、第７図はカードリーダにおける生
産指示カードとセンサとの対応関係を示す説明図、第８
図は読取データの例を示すタイミングチャート、第９図
は読取データ、読取基準信号および制御装置のスキャン
信号の相関を示すタイミングチャートでおる。 １・・・生産指示カード、３・・・カードリーダ、５・
・・制御装置、１００・・・信号処理装置、１０１・・
・タイミング回路、１０２・・・第１ラッチ回路、１０
３・・・第２ランチ回路、１０４・・・切替回路、Ｄｏ
−’−Ｄ。 ・・・読取データ、Ｄ′ｏ、　Ｄ／８・・・ラッチデー
タ、Ｌｌ・・・第１ラツチ制御信号、Ｌ２・・・第２ラ
ツチ制御信号、Ｏｌ・・・第１出力制御信号、０２・・
・第２出力制御信号、Ｋ、、に、・・・読取基準信号、
Ｋｏｕｔ・・・変換基準信号、Ｐ、Ｐ’・・・パリティ
チェックビットデータFig. 1 is a perspective view showing an overview of the present invention, Fig. 2 is a block diagram showing an embodiment of the invention, Fig. 3 is a timing chart showing waveforms of each part of the circuit of Fig. 82, and Fig. 4 is a FIG. 5 is a time chart showing the operation waveforms of FIG. 4, FIG. 6 is a perspective view showing an outline of a conventional production instruction device, and FIG. 7 is a diagram showing a detailed example of the embodiment shown in FIG. Explanatory diagram showing the correspondence relationship between production instruction cards and sensors, No. 8
The figure is a timing chart showing an example of read data, and FIG. 9 is a timing chart showing the correlation between the read data, the read reference signal, and the scan signal of the control device. 1... Production instruction card, 3... Card reader, 5...
...Control device, 100...Signal processing device, 101...
-Timing circuit, 102...first latch circuit, 10
3... Second launch circuit, 104... Switching circuit, Do
-'-D. ...read data, D'o, D/8...latch data, Ll...first latch control signal, L2...second latch control signal, Ol...first output control signal, 02・・・
・Second output control signal, K, ...reading reference signal,
Kout... Conversion reference signal, P, P'... Parity check bit data

Claims (1)

【特許請求の範囲】[Claims] （１）移動する生産指示カード上の生産指示情報を読取
基準信号の立上り時および立下り時の各時点においてそ
れぞれ読取るカードリーダと、読取った立上り時データ
および立下り時データを予め定められた時間幅のスキャ
ン信号に従って取込んで処理し当該読取データが指示す
る内容を出力する制御装置とを備えた生産指示装置にお
いて、前記カードリーダと制御装置との間に挿入される
信号処理装置であって、前記読取基準信号の時間幅を前
記スキャン信号の時間幅よりも大なる時間幅に変換する
第１の変換回路と、前記立上り時読取データおよび立下
り時読取データをそれぞれ前記変換された読取基準信号
の立上り時点および立下り時点に対応させてシフトする
第２の変換回路と、を備えたことを特徴とする生産指示
装置におけるカードリーダの信号処理装置。(1) A card reader that reads the production instruction information on the moving production instruction card at each time of the rise and fall of the reference signal, and the read data at the rise and fall of the reference signal at a predetermined time. A signal processing device inserted between the card reader and the control device in a production instruction device equipped with a control device that captures and processes according to a width scan signal and outputs content instructed by the read data. , a first conversion circuit that converts the time width of the read reference signal into a time width larger than the time width of the scan signal; and a first conversion circuit that converts the time width of the read reference signal into a time width larger than the time width of the scan signal; 1. A signal processing device for a card reader in a production instruction device, comprising: a second conversion circuit that shifts in response to rising and falling points of a signal.