JPS6236586A - デイジタル計時装置 - Google Patents
デイジタル計時装置Info
- Publication number
- JPS6236586A JPS6236586A JP17715885A JP17715885A JPS6236586A JP S6236586 A JPS6236586 A JP S6236586A JP 17715885 A JP17715885 A JP 17715885A JP 17715885 A JP17715885 A JP 17715885A JP S6236586 A JPS6236586 A JP S6236586A
- Authority
- JP
- Japan
- Prior art keywords
- oscillator
- output
- signal
- counter
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electromechanical Clocks (AREA)
- Measuring Frequencies, Analyzing Spectra (AREA)
- Control Of Velocity Or Acceleration (AREA)
- Measurement Of Unknown Time Intervals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、パルス信号が到達した時刻を高精度に検出す
るディジタル計時装置に関するもので、この計時装置を
用いることにより、パルス信号により、計測、及び制御
を行なっている装置すべてに適用することができるもの
である。例えば、モーｌ’ｌすつけられたロータリエン
コータノパルス周期を計測し、その値に基づいてモータ
を制御してやれば、極めて高精度なモータの回転速度制
御が可能になるものである。
るディジタル計時装置に関するもので、この計時装置を
用いることにより、パルス信号により、計測、及び制御
を行なっている装置すべてに適用することができるもの
である。例えば、モーｌ’ｌすつけられたロータリエン
コータノパルス周期を計測し、その値に基づいてモータ
を制御してやれば、極めて高精度なモータの回転速度制
御が可能になるものである。
従来の技術
第４図は従来におけるディジタル式計時装置の一例であ
る。発振器１０１の出力パルスは、カウンタ１０２に入
力され、パルス数を繰返し計数する。カウンタ１０２の
出力はラッチ回路１０３に入力されている。一方、被計
時信号は、ラッチ回路１０３に入力し、この信号の立上
がりにより。
る。発振器１０１の出力パルスは、カウンタ１０２に入
力され、パルス数を繰返し計数する。カウンタ１０２の
出力はラッチ回路１０３に入力されている。一方、被計
時信号は、ラッチ回路１０３に入力し、この信号の立上
がりにより。
カウンタ１０２の計数値をラッテする。ラッチ回路１０
３の出力としては、被計時信号の入った時刻に対応する
クロック計数値が得られるので、例えば、前回のラッチ
出力との差を逐次求めていけば、被計時信号の周期を求
めることが容易に実現できる。なお、カウンタは、最大
計数値を超えるとゼロになり、再び計数を始めるが、こ
の場合でも、仮想的に上位桁を想定して、筆算と同じ要
領で差を求めれば周期が得られる。一般にマイクロコン
ピュータなどの演算はこのようになっているため、この
点に関しては、カウンタの計数範囲を超える長い周期で
ない限シ問題はない。
３の出力としては、被計時信号の入った時刻に対応する
クロック計数値が得られるので、例えば、前回のラッチ
出力との差を逐次求めていけば、被計時信号の周期を求
めることが容易に実現できる。なお、カウンタは、最大
計数値を超えるとゼロになり、再び計数を始めるが、こ
の場合でも、仮想的に上位桁を想定して、筆算と同じ要
領で差を求めれば周期が得られる。一般にマイクロコン
ピュータなどの演算はこのようになっているため、この
点に関しては、カウンタの計数範囲を超える長い周期で
ない限シ問題はない。
発明が解決しようとする問題点
さて、従来におい工は、計時精度は、発振器１０１の発
振周波数により制限されてしまう。すなわち発振器１０
１よりの信号周期より短い時間は検出することができな
い。したがって、計時精度を必要とする場合には、発振
器１ｏ１の発振周波数を充分高くしておく必要がある。
振周波数により制限されてしまう。すなわち発振器１０
１よりの信号周期より短い時間は検出することができな
い。したがって、計時精度を必要とする場合には、発振
器１ｏ１の発振周波数を充分高くしておく必要がある。
ところが発振周波数を高くする場合は、使用できる回路
素子が限られてしまったり、電力消費が増加して、極端
な場合は冷却装置が必要になる場合もある。
素子が限られてしまったり、電力消費が増加して、極端
な場合は冷却装置が必要になる場合もある。
問題点を解決するための手段
本発明では、従来における問題点を解決するために、比
較的低周波の第１の発振器、被計時信号により発振を開
始する、前記第１の発振器と近い周波数の第２の発振器
、前記２つの発振器の出方の位相を比較する手段、被計
時信号が入ってから前記位相比較手段により、２つの信
号の位相が一致するまでの期間、前記第２の発振器の出
方を計数する手段を設けている。
較的低周波の第１の発振器、被計時信号により発振を開
始する、前記第１の発振器と近い周波数の第２の発振器
、前記２つの発振器の出方の位相を比較する手段、被計
時信号が入ってから前記位相比較手段により、２つの信
号の位相が一致するまでの期間、前記第２の発振器の出
方を計数する手段を設けている。
作用
常に発振している第１の発振器の出力を計数するカウン
タを有し、被計時信号により、計数値をラッチする。こ
のラッチ出力は、計時値の上位値、すなわち、概略値と
なる。また、被計時信号にょシ、第２の発振器を起動さ
せ、第２の発振器出力を第２のカウンタにより計数する
。さらに第１の発振器出力に対する第２の発振器出力と
の位相を比較する位相比較器を有し、前記第２のカウン
タで被計時信号到達から前記位相が一致又は進み状態に
なるまでの間、第２の発振器出力を計数し、計数結果を
ラッテし、計時値の下位値すなわち精密値とする。
タを有し、被計時信号により、計数値をラッチする。こ
のラッチ出力は、計時値の上位値、すなわち、概略値と
なる。また、被計時信号にょシ、第２の発振器を起動さ
せ、第２の発振器出力を第２のカウンタにより計数する
。さらに第１の発振器出力に対する第２の発振器出力と
の位相を比較する位相比較器を有し、前記第２のカウン
タで被計時信号到達から前記位相が一致又は進み状態に
なるまでの間、第２の発振器出力を計数し、計数結果を
ラッテし、計時値の下位値すなわち精密値とする。
第１の発振器の出力周期をＴＡ％第２の発振器の出力周
期をＴＢ （ＴＢ＜ ＴＡ ）とすれば、２つの信号位
相は１周期につき ＴＡ−ＴＢづつずれていく。したが
っτ第１の発振器出力の途中に入った被計時信号により
第２の発振器を起動されれば両川力信号の位相は、第２
の発振器出力が遅れている状態から、１周期につき Ｔ
Ａ−ＴＢづつ位相が近づき、ついには遅れから一致状態
を経て進み状態となる。位相一致までの第２の発振器出
力パルス数は、（ＴＡＴＢ）の何倍分の時間遅れがあっ
たかに対応する。したがって、計時できる分解能はＴＡ
−ＴＢ となり、ＴＡ〜ＴＢとしておけば、分解能は著
しく向上する。
期をＴＢ （ＴＢ＜ ＴＡ ）とすれば、２つの信号位
相は１周期につき ＴＡ−ＴＢづつずれていく。したが
っτ第１の発振器出力の途中に入った被計時信号により
第２の発振器を起動されれば両川力信号の位相は、第２
の発振器出力が遅れている状態から、１周期につき Ｔ
Ａ−ＴＢづつ位相が近づき、ついには遅れから一致状態
を経て進み状態となる。位相一致までの第２の発振器出
力パルス数は、（ＴＡＴＢ）の何倍分の時間遅れがあっ
たかに対応する。したがって、計時できる分解能はＴＡ
−ＴＢ となり、ＴＡ〜ＴＢとしておけば、分解能は著
しく向上する。
一般に、第１のラッチ値をｎ、第２のラッチ値をｍとし
た場合、被測定信号の入力時刻ｔば、次の式で与えられ
る。
た場合、被測定信号の入力時刻ｔば、次の式で与えられ
る。
ｔ＝ｎ ＴＡ ＋ ｍ （ＴＡ ”Ｂ ）ただし−’
ｒＡ＞ＴＢ なお、ここでｔ＝０とは第１のカウンタがゼロになる瞬
間の時刻に対応している。任意の時刻に計時を開始する
には、開始する時刻をまず読み取り、終了する時刻を同
様に読み取り、その差により時間を求める。
ｒＡ＞ＴＢ なお、ここでｔ＝０とは第１のカウンタがゼロになる瞬
間の時刻に対応している。任意の時刻に計時を開始する
には、開始する時刻をまず読み取り、終了する時刻を同
様に読み取り、その差により時間を求める。
実施例
第１図は本発明の一実施例の構成を示すブロック図であ
り、第２図は、同実施例における動作原理を示すタイミ
ングチャートである。
り、第２図は、同実施例における動作原理を示すタイミ
ングチャートである。
第１の発振器１は常に動作しており、その出力φＡは第
１のカウンタ２及び位相比較器７へそれぞれ入力されて
いる。第１のカウンタ２は第１の発振器１の出力を繰返
し計数する。第１のう、ノテ回路３に入力される。すな
わち、被計時信号により、第１のカウンタ２の計数値を
ラッテする。ここまでは従来例と全く同じである。すな
わち、第１の発振器１の出力周期の分解能を有する計時
装置である。
１のカウンタ２及び位相比較器７へそれぞれ入力されて
いる。第１のカウンタ２は第１の発振器１の出力を繰返
し計数する。第１のう、ノテ回路３に入力される。すな
わち、被計時信号により、第１のカウンタ２の計数値を
ラッテする。ここまでは従来例と全く同じである。すな
わち、第１の発振器１の出力周期の分解能を有する計時
装置である。
一力、被計時信号は、第２の発振器らの発振をスタート
させるとともに、インバータ１０により反転されて第２
のカウンタ８の計数をクリヤする。
させるとともに、インバータ１０により反転されて第２
のカウンタ８の計数をクリヤする。
すなわち、第２の発振器６の発振がスタートされるまで
は、第２のカウンタ９をゼＯＫしておくものである。被
計時信号が入ると第２の発振器６は発振を開始し、その
出力信号φＢを第２のカウンタ８及び位相比較器７へ送
る。したがつ℃第２のカウンタ８は、第２の発振器６の
出力φＢを計数し始める。第２のカウンタ８の出力は第
２のラッチ回路９に入力されている。位相比較器子は、
第１の発振器１の出力 φ人に対する第２の発振器６の
出力φＢの位相を比較する。出力φＡと出力φＢの位相
が等しいか、又は、φＢが進み状態にな−）た時、ラッ
チ回路９ヘラツテ指令を出力する。したがって、ラッチ
回路９には被計時信号が入力されてから、２つの発振出
力の位相が一致するまでの第２の発振器６の出力φＢの
パルス数がラッチされる。このラッチ回路９の出力が、
より精密な計時値を与える。
は、第２のカウンタ９をゼＯＫしておくものである。被
計時信号が入ると第２の発振器６は発振を開始し、その
出力信号φＢを第２のカウンタ８及び位相比較器７へ送
る。したがつ℃第２のカウンタ８は、第２の発振器６の
出力φＢを計数し始める。第２のカウンタ８の出力は第
２のラッチ回路９に入力されている。位相比較器子は、
第１の発振器１の出力 φ人に対する第２の発振器６の
出力φＢの位相を比較する。出力φＡと出力φＢの位相
が等しいか、又は、φＢが進み状態にな−）た時、ラッ
チ回路９ヘラツテ指令を出力する。したがって、ラッチ
回路９には被計時信号が入力されてから、２つの発振出
力の位相が一致するまでの第２の発振器６の出力φＢの
パルス数がラッチされる。このラッチ回路９の出力が、
より精密な計時値を与える。
第２図は、第１図の構成における各タイミングチャート
である。第１の発振器１は常に発振しており、カウンタ
２により、計数をしている。ここでは、周期ＴＡを２０
０ ｎ５ｅｃとした（周波数６ＭＨｚ ）。ここに、被
計時信号が、φＡの計数値（ｎ）の途中で入ってくると
、第１のラッチ回路３では計数値（ｎ）がラッチされる
。同時に第２の発振器６の発振を開始させると共に、第
２のカウンタ８のクリア指令を解除する。第２の発振器
６の周期ＴＢ は１９０ ｎ５ｅｃ とする（したが
って周期は約５．２６３１５８ＭＨｚ となり、また、
最終分解能は１０ ｎ５ｅｃ となる。）。第２のカウ
ンタ８は出力φＢを計数し始める。位相比較器γは、第
１の発振器出力φ人と第２の発振器出力φＢとの位相比
較をする。すなわち、第２のカウンタ８の計数値が（０
）から（５）までは、φＢが遅れτいたが、計数値が（
６）で位相が一致し、計数値が（ア）になれば、φＢが
進んでいる。位相一致信号により、計数値（６）を第２
のラッチ回路９にランチする。
である。第１の発振器１は常に発振しており、カウンタ
２により、計数をしている。ここでは、周期ＴＡを２０
０ ｎ５ｅｃとした（周波数６ＭＨｚ ）。ここに、被
計時信号が、φＡの計数値（ｎ）の途中で入ってくると
、第１のラッチ回路３では計数値（ｎ）がラッチされる
。同時に第２の発振器６の発振を開始させると共に、第
２のカウンタ８のクリア指令を解除する。第２の発振器
６の周期ＴＢ は１９０ ｎ５ｅｃ とする（したが
って周期は約５．２６３１５８ＭＨｚ となり、また、
最終分解能は１０ ｎ５ｅｃ となる。）。第２のカウ
ンタ８は出力φＢを計数し始める。位相比較器γは、第
１の発振器出力φ人と第２の発振器出力φＢとの位相比
較をする。すなわち、第２のカウンタ８の計数値が（０
）から（５）までは、φＢが遅れτいたが、計数値が（
６）で位相が一致し、計数値が（ア）になれば、φＢが
進んでいる。位相一致信号により、計数値（６）を第２
のラッチ回路９にランチする。
この場合の被計時信号の入力時刻は、第１の発振器１で
（ｎ）番目のパルスが入ってから、６Ｘ１０ｎｓ＝ ａ
ｏ ｒｔｓｅｃ後となる。
（ｎ）番目のパルスが入ってから、６Ｘ１０ｎｓ＝ ａ
ｏ ｒｔｓｅｃ後となる。
以上のように、約５ ＭＨｚの発振出力を２つ用いるこ
とにより、分解能１０ｎＳ、すなわち１００ＭＨ２相当
の発振出力を用いたのと同等の精度が得られたことにな
る。
とにより、分解能１０ｎＳ、すなわち１００ＭＨ２相当
の発振出力を用いたのと同等の精度が得られたことにな
る。
この方法により得られた２つの被計時信号の時刻の差を
求めれば、パルス間隔の測定などができる。
求めれば、パルス間隔の測定などができる。
なお、第１図における具体的な回路例とし℃は、位相比
較器７、ラッチ回路３．９は、例えばＤ−フリップフロ
プ、カウンタ２，８は同期式カウンタで構成でき、第２
の発振器６としτは、リンギング型水晶発振器などによ
り、実現することが可能である。
較器７、ラッチ回路３．９は、例えばＤ−フリップフロ
プ、カウンタ２，８は同期式カウンタで構成でき、第２
の発振器６としτは、リンギング型水晶発振器などによ
り、実現することが可能である。
第２図ではＴＡ＞ＴＢの場合を説明したが、第３図では
、ＴＡ＜ＴＢの場合を示している。この場合は、φＡに
対して、φＢの位相は遅れていくので、位相が進み状態
から一致または遅れ状態に変化するタイミングで第２の
カウンタの計数値を第２のラッチ回路に取込めばよい。
、ＴＡ＜ＴＢの場合を示している。この場合は、φＡに
対して、φＢの位相は遅れていくので、位相が進み状態
から一致または遅れ状態に変化するタイミングで第２の
カウンタの計数値を第２のラッチ回路に取込めばよい。
このとき、被計時信号の入力時刻ｔは
ｔ＝（ｎ＋１ ）ＴＡ−ｍ（ＴＢ ＴＡ）で与えられ
る。（前述したようにｔ＝ｏは第１のカウンタがゼロに
なった瞬間に対応している。）なお、第２の発振器は被
計時信号により発振を開始するものとして説明したが、
被計時信号により、発振位相がリセットされる発振器で
あればよい０ 発明の効果 本発明は、以上説明したように、低い周波数の信号を２
種類用いることにより、非常に高い周波数の信号を用い
た場合と同等の精度が得られる計時装置であり、その効
果は非常に太きい。
る。（前述したようにｔ＝ｏは第１のカウンタがゼロに
なった瞬間に対応している。）なお、第２の発振器は被
計時信号により発振を開始するものとして説明したが、
被計時信号により、発振位相がリセットされる発振器で
あればよい０ 発明の効果 本発明は、以上説明したように、低い周波数の信号を２
種類用いることにより、非常に高い周波数の信号を用い
た場合と同等の精度が得られる計時装置であり、その効
果は非常に太きい。
特に、０ＭＯ５などの論理回路素子を用いる場合、消費
電力は論理が反転する周波数に対応し℃増加するが、本
発明は実際に論理が反転する周波数が低いため、複雑な
半導体製造プロセスを用いることもなく、極めて低消費
電力で構成できる点など、実施も容易である。
電力は論理が反転する周波数に対応し℃増加するが、本
発明は実際に論理が反転する周波数が低いため、複雑な
半導体製造プロセスを用いることもなく、極めて低消費
電力で構成できる点など、実施も容易である。
【図面の簡単な説明】
第１図は本発明の一実施例の構成を示すプロ。
り図、第２図及び第３図は同実施例における動作を示す
タイミングチャート、第４図は従来例の構成を示すブロ
ック図である。 １．６・・・・・・発振器、２，８・・・・・・カウン
タ、３゜９・・・・・・ラッテ、７・・・・・・位相比
較器。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第４図
タイミングチャート、第４図は従来例の構成を示すブロ
ック図である。 １．６・・・・・・発振器、２，８・・・・・・カウン
タ、３゜９・・・・・・ラッテ、７・・・・・・位相比
較器。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第４図
Claims (4)
- （１）周期Ｔ＿Ａなる信号を発生する第１の発振器、こ
の第１の発振器出力を計数する第１のカウンタ、この第
１のカウンタの計数値ｎを、被計時信号により取り込む
第１のラッチ手段、前記被計時信号により周期Ｔ＿Ｂ（
Ｔ＿Ｂ＜Ｔ＿Ａ、かつ互いに非整数倍）なる信号の発振
を開始する第２の発振器、この第２の発振器出力を計数
する第２のカウンタ、前記第１の発振器出力信号に対す
る前記第２の発振器出力信号の位相を検出する手段、こ
の位相検出手段により、第１の発振器出力に対する第２
の発振器出力の位相が、遅れ状態から、一致状態、又は
進み状態に変化した時、前記第２のカウンタの計数値ｍ
を取り込む第２のラッチ手段を有し、被計時信号の入力
時刻をを ｔ＝ｎＴ＿Ａ＋ｍ（Ｔ＿Ａ−Ｔ＿Ｂ） なる演算式により求めることを特徴とするディジタル計
時装置。 - （２）被計時信号により第２の発振器の発振出力の発振
位相がリセットされる特許請求の範囲第１項記載のディ
ジタル計時装置。 - （３）周期Ｔ＿Ａなる信号を発生する第１の発振器、こ
の第１の発振器出力を計数する第１のカウンタ、この第
１のカウンタの計数値ｎを、被計時信号により取り込む
第１のラッチ手段、前記被計時信号により周期Ｔ＿Ｂ（
Ｔ＿Ａ＜Ｔ＿Ｂ、かつ互いに非整数倍）なる信号の発振
を開始する第２の発振器、この第２の発振器出力を計数
する第２のカウンタ、前記第１の発振器出力信号に対す
る前記第２の発振器出力信号の位相を検出する手段、こ
の位相検出手段により、第１の発振器出力に対する第２
の発振器出力信号の位相が進み状態から、一致状態、又
は遅れ状態に変化した時、前記第２のカウンタの計数値
ｍを取り込む第２のラッチ手段を有し、被計時信号の入
力時刻ｔを ｔ＝（ｎ＋１）Ｔ＿Ａ＋ｍ（Ｔ＿Ａ−Ｔ＿Ｂ）なる演算
式により求めることを特徴とするディジタル計時装置。 - （４）被計時信号により第２の発振器の発振出力の発振
位相がリセットされる特許請求の範囲第３項記載のディ
ジタル計時装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17715885A JPS6236586A (ja) | 1985-08-12 | 1985-08-12 | デイジタル計時装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17715885A JPS6236586A (ja) | 1985-08-12 | 1985-08-12 | デイジタル計時装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6236586A true JPS6236586A (ja) | 1987-02-17 |
Family
ID=16026192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17715885A Pending JPS6236586A (ja) | 1985-08-12 | 1985-08-12 | デイジタル計時装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6236586A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63309888A (ja) * | 1987-06-11 | 1988-12-16 | Yokogawa Electric Corp | 時間計測装置 |
| JPH0881108A (ja) * | 1994-09-09 | 1996-03-26 | Nec Corp | スタッカおよび該スタッカを用いた文字読取装置 |
| JP2001141853A (ja) * | 1999-11-11 | 2001-05-25 | Communication Research Laboratory Mpt | タイムインターバルカウンタ装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6017389A (ja) * | 1983-07-08 | 1985-01-29 | Mitsubishi Heavy Ind Ltd | パルス計数装置 |
-
1985
- 1985-08-12 JP JP17715885A patent/JPS6236586A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6017389A (ja) * | 1983-07-08 | 1985-01-29 | Mitsubishi Heavy Ind Ltd | パルス計数装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63309888A (ja) * | 1987-06-11 | 1988-12-16 | Yokogawa Electric Corp | 時間計測装置 |
| JPH0881108A (ja) * | 1994-09-09 | 1996-03-26 | Nec Corp | スタッカおよび該スタッカを用いた文字読取装置 |
| JP2001141853A (ja) * | 1999-11-11 | 2001-05-25 | Communication Research Laboratory Mpt | タイムインターバルカウンタ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0244537B1 (en) | Equivalent time pseudorandom sampling system | |
| JP2539600B2 (ja) | タイミング発生装置 | |
| KR100704349B1 (ko) | 신호 에지 사이의 간격을 측정하는 장치 | |
| US4870664A (en) | Continuous counting device | |
| US6771726B2 (en) | Device for the regeneration of a clock signal from at least two synchronization bits | |
| JPS6236586A (ja) | デイジタル計時装置 | |
| US4722094A (en) | Digital rate detection circuit | |
| US7649969B2 (en) | Timing device with coarse-duration and fine-phase measurement | |
| JPS61207973A (ja) | 相関式時間差計 | |
| US20010020857A1 (en) | Device for the regeneration of a clock signal | |
| KR100285313B1 (ko) | 디지털 주파수 검출장치 | |
| JP3251316B2 (ja) | 同期信号生成回路及びこれを用いたａ／ｄコンバータ | |
| SU1647510A1 (ru) | Устройство дл измерени интервалов времени | |
| JPH10255489A (ja) | マイクロコンピュータ | |
| JP2908080B2 (ja) | 可変分周回路 | |
| US5511047A (en) | High resolution timer using low resolution counter | |
| SU1211821A1 (ru) | Программное реле времени | |
| SU1238194A1 (ru) | Умножитель частоты | |
| JP2003075479A (ja) | クロック源、時間測定装置、試験装置、発振器 | |
| SU788026A1 (ru) | Цифровой фазометр дл измерени среднего значени сдвига фаз | |
| JPH0395484A (ja) | 電子時計の歩度計測装置 | |
| JPS63133066A (ja) | 速度検出方法 | |
| SU543969A1 (ru) | Устройство дл преобразовани скорости вращени в цифровой код | |
| SU1679399A1 (ru) | Измеритель амплитуды гармонического сигнала | |
| US3383498A (en) | Digital circuit |