JPS6235971A - Processing device for picture information of graphic display - Google Patents
Processing device for picture information of graphic displayInfo
- Publication number
- JPS6235971A JPS6235971A JP17419085A JP17419085A JPS6235971A JP S6235971 A JPS6235971 A JP S6235971A JP 17419085 A JP17419085 A JP 17419085A JP 17419085 A JP17419085 A JP 17419085A JP S6235971 A JPS6235971 A JP S6235971A
- Authority
- JP
- Japan
- Prior art keywords
- image information
- address
- frame buffer
- picture
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Image Generation (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野1
本発明は、表現すべき画像をビットマツプ形式に展開し
た画像情報を記憶するフレームバッファを多重化して設
け、画像情報を現在読出し中でないフレームバッファに
選択的に他の画像情報を書込む形式としたグラフィック
ディスプレイの画像情報処理装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field 1] The present invention provides multiplexed frame buffers for storing image information obtained by developing an image to be expressed in a bitmap format. The present invention relates to an image information processing device for a graphic display in which other image information is selectively written into the image information.
[従来の技術]
従来、この種のグラフィックディスプレイ装置としては
、第4図に示すような基本構成を有している。[Prior Art] Conventionally, this type of graphic display device has a basic configuration as shown in FIG.
このグラフィックディスプレイ装置は、表現すべき画像
のデータをセグメント単位で保持するセグメントバッフ
ァ10と、該画像データをビットマツプ上の画像情報に
展開処理する画像情報展開装置12と、上記展開された
画像情報を格納するフレームバッファ14と、該フレー
ムバッファ14から読出された画像情報なり/A変換す
るビデオインタフェース18と、アナログ信号に変換さ
れた画像情報を画像として表示するCRTディスプレイ
18と、]−記各部を制御するディスプレイプロセッサ
20とを備えて構成される。This graphic display device includes a segment buffer 10 that holds data of an image to be expressed in units of segments, an image information development device 12 that develops the image data into image information on a bitmap, and an image information development device 12 that develops the image data into image information on a bitmap. A frame buffer 14 for storing the image information, a video interface 18 for converting the image information read from the frame buffer 14, and a CRT display 18 for displaying the image information converted to an analog signal as an image. and a display processor 20 for controlling the display processor 20.
この従来のディスプレイ装置は、セグメントバッファ1
0からの情報を、ディスプレイプロセッサ20のコマン
ドに従って画像情報展開装置12において解析、展開し
て、フレームバッファ14に送る。This conventional display device has segment buffer 1
The information from 0 is analyzed and expanded in the image information expansion device 12 according to commands from the display processor 20 and sent to the frame buffer 14.
このフレームバッファ144−J:、−11uに、複数
個のD/A変換器入力に対応するブレーンを持つ画像情
報記憶部であり、一定周期で画像情報をビデオインタフ
ェース1Bに送り、CRTディスプレイ18にて表示ぎ
せる。This frame buffer 144-J:, -11u is an image information storage unit having brains corresponding to inputs of a plurality of D/A converters, and sends image information to the video interface 1B at a constant cycle and displays it on the CRT display 18. The display is garish.
ところで、画像処理の効率は、このフレームバッファの
情報の変更を、表示のための操作を避けながら、いかに
高速に行なうかによるところが大きい。Incidentally, the efficiency of image processing largely depends on how quickly the information in the frame buffer can be changed while avoiding display operations.
この場合、記憶素子の応答速度に限度があるため、これ
に対する手段の一つとして、第5図に示すものがある。In this case, since there is a limit to the response speed of the memory element, one of the measures for this problem is shown in FIG.
即ち、この手段は、フレームバッファ14を、現在読出
し中のバッファ14aと、待機中のバッファ14bとの
複数群(ここでは2群)に分け、待機中のものに対して
変更画像の画像情報を書込み、その後に、両者を切換え
ることにより、変更画像の表示を行なうものである。That is, this means divides the frame buffer 14 into a plurality of groups (here, 2 groups), including the buffer 14a currently being read and the buffer 14b on standby, and transmits the image information of the changed image to the buffer 14b on standby. After writing, the changed image is displayed by switching between the two.
さて1画像処理の内、移動、縮小等の画面りの2次元的
な処理は、一度フレームバッファに展開した情報を、画
面に対してアドレスを変更して送り出すことで処理が行
なえる。これを、上述した第5図に示す従来のグラフィ
ックディスプレイで実行するには、次のような方法が考
えられる。Now, in one image processing, two-dimensional processing such as movement and reduction of the screen can be performed by changing the address of the information once developed in the frame buffer and sending it to the screen. The following method can be considered to perform this on the conventional graphic display shown in FIG. 5 mentioned above.
(a)セグメントバッファの情報を展開し直し、待機中
ノフレームバッファに書込む。(a) Re-expand the information in the segment buffer and write it to the waiting frame buffer.
(b)表示中のフレームバッファから1表示のためのメ
モリアクセスを避けながら、画像情報展開装置を通じて
待機中のバッファに、アドレスを更新しつつデータを書
込む。(b) While avoiding memory access for one display from the frame buffer being displayed, data is written to the buffer on standby through the image information development device while updating the address.
(C)表示のために一定周期でフレームバッファから情
報をビデオインタフェースに送る部分に、ソフトウェア
で変更を加え、新たな画面上のアドレスへデータを送り
出す。(C) A software change is made to the part that sends information from the frame buffer to the video interface at regular intervals for display, and the data is sent to a new on-screen address.
[発明が解決しようとする問題点]
しかしながら、従来のものでは、上記3手段を実行する
について、各々次のような問題点があった。[Problems to be Solved by the Invention] However, the conventional methods have the following problems when implementing the above three means.
(a)については、情報の展開し直しを行なうため、時
間がかかる。Regarding (a), it takes time to redeploy the information.
(b)については、表示中のブレーンからデータを読出
すため、表示期間を避けねば成らず、時間がかかる。Regarding (b), since data is read from the brain being displayed, it is necessary to avoid the display period, which takes time.
(C)については、ディスプレイプロセッサ、画像情報
展開装置等を、既存のLSIを用いて構成するのが普通
であるため、ソフトウェアの変更は困難である。Regarding (C), it is difficult to change the software because the display processor, image information development device, etc. are usually constructed using existing LSI.
本発明は、上記問題点を解決すべくなされたもので、表
示中のフレームバッファからビデオインタフェースに送
出される画像情報をサンプリングし、画面上に対応する
アドレスを与えなおして、待機中のフレームバッファに
格納することにより、CRTディスプレイの1〜2垂直
時間で、移動、縮小の各処理を行なうことができて、情
報の再展開を要せず、また、CRTの表示期間の回避を
要せず、しかも、変更が簡単にできるグラフィックディ
スプレイの画像情報処理装置を提供することを目的とす
る。The present invention was made in order to solve the above problems, and it samples the image information sent from the frame buffer being displayed to the video interface, reassigns the corresponding address on the screen, and transfers the image information to the waiting frame buffer. By storing the information in the CRT display, each movement and reduction process can be performed within 1 to 2 vertical hours of the CRT display, and there is no need to redeploy the information or avoid the CRT display period. Moreover, it is an object of the present invention to provide an image information processing device for a graphic display that can be easily changed.
[問題点を解決するための手段]
本発明は、表現すべき画像をビットマツプ形式に展開し
た画像情報を記憶するフレームバッファを多重化して設
け、画像情報を現在読出し中でないフレームバッファに
選択的に他の画像情報を書込む形式としたグラフィック
ディスプレイの画像情報処理装置であって、第1図に示
すように、画像情報を現在読出し中のフレームバッファ
から、変更すべき画像情報をサンプリングするサンプリ
ング手段と。[Means for Solving the Problems] The present invention provides multiple frame buffers for storing image information obtained by developing an image in bitmap format, and selectively transfers image information to frame buffers that are not currently being read. An image information processing device for a graphic display in which other image information is written, as shown in FIG. 1, sampling means for sampling image information to be changed from a frame buffer from which image information is currently being read. and.
上記サンプリングした画像情報の新たな書込アドレスを
設定する書込アドレス設定手段と、画像情報を現在読出
し中でないフレームバッファに、上記書込アドレスおよ
びサンプリングした画像情報を転送する帰還制御手段と
を備えて構成される。write address setting means for setting a new write address for the sampled image information; and feedback control means for transferring the write address and the sampled image information to a frame buffer from which image information is not currently being read. It consists of
[作用]
上記構成において、サンプリング手段は、画像情報を現
在読出し中のフレームバッファから、変更すべき画像情
報の位置を検出して、これをサンプリングする。[Operation] In the above configuration, the sampling means detects the position of the image information to be changed from the frame buffer from which the image information is currently being read, and samples this.
書込アドレス設定手段は、上記サンプリングした画像情
報の新たな書込アドレスを設定する。この設定は、例え
ば、画面の移動の場合は、移動距離に相当するドツト数
を、現在のアドレスに加算または減算して、新たに書込
むべきアドレスを設定する。The write address setting means sets a new write address for the sampled image information. For example, in the case of screen movement, this setting is performed by adding or subtracting the number of dots corresponding to the movement distance from the current address to set a new address for writing.
帰還制御手段は、画像情報を現在読出し中でないフレー
ムバッファ、即ち、待機中のバッファに、上記新たに書
込むべきアドレスおよびサンプリングした画像情報を転
送する。The feedback control means transfers the address to be newly written and the sampled image information to a frame buffer from which image information is not currently being read, ie, a buffer on standby.
この結果、待機中のバッファに、変更した画像情報が書
込まれることになる。そして、画像情報の読出しを、現
在読出し中のバッファから待機中のバッファに切換える
ことにより、CRTの画面には、変更した新たな画像が
表示される。As a result, the changed image information will be written into the waiting buffer. Then, by switching the reading of image information from the buffer currently being read to the buffer on standby, a new, changed image is displayed on the CRT screen.
なお、フレームバッファを複数のプレーンで構成し、各
プレーンに独立に画像を書込むことにすれば、特定プレ
ーンの画像のみ変更を加え、他のプレーンと重ね合せる
ことにより、動画等を容易に形成できる。Note that if you configure the frame buffer with multiple planes and write images independently to each plane, you can easily create videos, etc. by changing only the image of a specific plane and overlapping it with other planes. can.
[実施例1 本発明の実施例について図面を参照して説明する。[Example 1 Embodiments of the present invention will be described with reference to the drawings.
〈実施例の構成〉
第2図に本発明の画像情報処理装置の一実施例を備えた
グラフィックディプレイについて示す。<Configuration of Embodiment> FIG. 2 shows a graphic display equipped with an embodiment of the image information processing apparatus of the present invention.
第2図に示すグラフィックディプレイは1表現すべき画
像のデータをセグメント単位で保持するセグメントバッ
ファlOと、該画像データをビットマツプ上の画像情報
に展開処理する画像情報展開装置12と、上記展開され
た画像情報を格納するフレームバッファ14a 、 1
4bと、該フレームバッファ14a 、 14bから読
出された画像情報をD/A変換するビデオインタフェー
ス16と、アナログ信号に変換された画像情報を画像と
して表示するCRTディスプレイ18と、上記各部を制
御するディスプレイプロセッサ20とを備えて構成され
る。なお、これらの構成は、」−2第4図および第5図
に示したものと同じであるから、説明を繰り返さない。The graphic display shown in FIG. 2 includes a segment buffer lO that holds data of an image to be expressed in units of segments, an image information development device 12 that develops the image data into image information on a bitmap, and an image information development device 12 that develops the image data into image information on a bitmap. Frame buffer 14a, 1 stores image information
4b, a video interface 16 for D/A converting the image information read from the frame buffers 14a and 14b, a CRT display 18 for displaying the image information converted into an analog signal as an image, and a display for controlling each of the above parts. and a processor 20. Note that these configurations are the same as those shown in FIGS. 4 and 5 of "-2", so the explanation will not be repeated.
また、このグラフィックディプレイは、本実施例の画像
情報処理装置22との接続を行なうためのセレクタ32
と、L記2系統のフレームバッファ14a 、 14b
の切換を行なう表示プレーン選択装置34とを備えてい
る。セレクタ32は、上記画像情報展開装置12からの
アドレスおよびデータと、画像情報処理装置22からの
アドレスおよびデータとを選択する。この選択指令は、
画像情報処理装置22から送られるコマンドによる。表
示プレーン選択装’1134ハ、 フレームバッファ1
4a 、 14bについて、読出し系とするか、書込(
待機)系とするかの切換を行なう。この切換指令は、画
像情報処理装置22から送られるコマンドによる。Further, this graphic display is connected to a selector 32 for connection with the image information processing device 22 of this embodiment.
and two frame buffers 14a and 14b in L.
and a display plane selection device 34 that performs switching. The selector 32 selects the address and data from the image information development device 12 and the address and data from the image information processing device 22. This selection command is
Based on the command sent from the image information processing device 22. Display plane selection device '1134, frame buffer 1
For 4a and 14b, either read or write (
(standby) system. This switching command is based on a command sent from the image information processing device 22.
画像情報処理装置22は、ビデオインタフェース16か
らの同期信号により、現在表示中の画面のアドレスを検
出すると共に、それを指示する画面アドレス指示装置2
4と、ディスプレイプロセッサ20からのコマンド、画
面変更の変数、プレーンの指示等を受取り、これらを解
釈して、その実行を図るコマンド解釈装置26と、画面
アドレス指示装置24に指示されるアドレスがコマンド
解釈装置2Bの指定するサンプリング位置であるか否か
比較して、一致している時にサンプリング指示信号を出
力するコンパレータ28と、該コンパレータ28からの
サンプリング指示信号を受けると、そのときフレームバ
ッファ14a 、 14bのいずれか読出し中のもの(
第2図では目a)からの画像情報を保持するラッチ回路
30とを備えて構成される。The image information processing device 22 detects the address of the currently displayed screen based on the synchronization signal from the video interface 16, and also includes a screen address instruction device 2 that instructs the address of the screen currently being displayed.
4, a command interpretation device 26 that receives commands, screen change variables, plane instructions, etc. from the display processor 20, interprets these, and executes them; and an address specified to the screen address instruction device 24 is a command A comparator 28 compares whether or not the sampling position is specified by the interpretation device 2B and outputs a sampling instruction signal when they match, and when receiving the sampling instruction signal from the comparator 28, the frame buffer 14a, 14b that is being read (
In FIG. 2, it is configured to include a latch circuit 30 that holds image information from the eye a).
コマンド解釈装置26は、第3図に示すように、ディス
プレイプロセッサ20からのコマンドを解釈して、各種
指示信号を出力するコマンド解釈部36と、該コマンド
解釈部3Bからの指示信号に基いてセレクタ32の切換
信号を発生するセレクタ切換信号発生部38と、ディス
プレイプロセッサ20からのプレーン指定信号および該
コマンド解釈部3Bからの切換信号に基いて表示ブレー
ン選択装置34に対し切換指令を送る表示ブレーン指定
部40と、ディスプレイプロセッサ20からの画像変更
位置指定信号および該コマンド解釈部38からの変更指
令信号に基いてコンパレータ28に対しサンプリングア
ドレスを送るサンプルアドレス発生部42と、変更した
画像を新たに書込むべき書込みアドレス発生部44とを
備えて構成される。As shown in FIG. 3, the command interpreter 26 includes a command interpreter 36 that interprets commands from the display processor 20 and outputs various instruction signals, and a selector based on the instruction signals from the command interpreter 3B. a selector switching signal generator 38 that generates a switching signal of 32, and a display brain designator that sends a switching command to the display brain selection device 34 based on the plane designation signal from the display processor 20 and the switching signal from the command interpreter 3B. section 40, a sample address generation section 42 that sends a sampling address to the comparator 28 based on the image change position designation signal from the display processor 20 and the change command signal from the command interpretation section 38, and a sample address generation section 42 that newly writes the changed image. and a write address generation section 44 to be written.
サンプルアドレス発生部42は、ディスプレイプロセッ
サ20から、サンプリングすべき範囲とサンプリング密
度とを受ける。このサンプリング密度は、サンプリング
すべき画像を構成する画面のドツトに対するサンプリン
グの割合、例えば、移動の場合にはl、縮小の場合には
、その縮小率1/nに設定される。サンプルアドレス発
生部42は、この密度と、サンプリングすべき範囲とか
らサンプルアドレスを形成する。The sample address generator 42 receives the range to be sampled and the sampling density from the display processor 20. The sampling density is set to the sampling rate for the dots on the screen constituting the image to be sampled, for example, 1 in the case of movement, and the reduction rate 1/n in the case of reduction. The sample address generator 42 forms a sample address from this density and the range to be sampled.
書込みアドレス発生部44は、ディスプレイプロセッサ
20から、画像の変更、例えば、位置変更を行なうため
の変数を受け、これとサンプルアドレl
スまたはディスプレイプロセッサ20の指定するアドレ
スとの演算を行ない、変更した画像を新たに書込むべき
位置を指定する書込みアドレスを発生する。The write address generation unit 44 receives a variable for changing the image, for example, changing the position, from the display processor 20, performs an operation on this and a sample address or an address designated by the display processor 20, and performs a calculation to change the image. Generates a write address that specifies the location where the new image should be written.
上記画面アドレス指示装置24、コンパレータ28、ラ
ッチ回路30およびサンプルアドレス発生部42は、フ
レームバッファから、変更すべき画像情報をサンプリン
グするサンプリング手段を構成する。また、サンプルア
ドレス発生部42および書込みアドレス発生部44は、
サンプリングした画像情報の新たな書込アドレスを設定
する書込アドレス設定手段を構成する。さらに、セレク
タ切換信号発生部38および表示ブレーン指定部40は
、待機中のフレームバッファに、上記書込アドレスおよ
びサンプリングした画像情報を転送する帰還制御手段を
構成する。The screen address instruction device 24, the comparator 28, the latch circuit 30, and the sample address generator 42 constitute sampling means for sampling image information to be changed from the frame buffer. Further, the sample address generation section 42 and the write address generation section 44 are
A write address setting means is configured to set a new write address for the sampled image information. Further, the selector switching signal generating section 38 and the display brain specifying section 40 constitute feedback control means for transferring the write address and sampled image information to the standby frame buffer.
〈実施例の作用〉
本実施例の動作について、L記者図を参照して説明する
。<Operation of the embodiment> The operation of the embodiment will be explained with reference to the L-graph.
本実施例の画像情報処理装置を備えたグラフィツクディ
スプレイにおける通常の動作としての画像情報の書込み
は、先ず、セグメントバッファ10に格納されている画
像情報を、ディスプレイプロセッサ20がコマンドと共
に、画像情報展開装置12に送り、ここでビ・ントマッ
プ状に展開処理する。To write image information as a normal operation in a graphic display equipped with the image information processing device of this embodiment, first, the display processor 20 converts the image information stored in the segment buffer 10 together with a command. The data is sent to the device 12, where it is expanded into a bin map.
ついで、該情報を、セレクタ32を介して、その時、読
出し中でない、即ち、待機中のフレームバッファ14b
に書込む。この間、CRTディスプレイ18には、他の
フレームバッファ14aから画像情報が読出され、ビデ
オインタフェース18を介して供給され、画像として表
示ごれる。The information is then passed through the selector 32 to the frame buffer 14b that is not being read at that time, that is, is on standby.
write to. During this time, image information is read out from the other frame buffer 14a, supplied to the CRT display 18 via the video interface 18, and displayed as an image.
次に、現在表示されている画面の一部を他の部分に移動
させる場合について説明する。Next, a case will be described in which a part of the currently displayed screen is moved to another part.
この場合には、ディスプレイプロセッサ20からの画像
変更位置指定信号および該コマンド解釈部38からの変
更指令信号に基いて、サンプルアドレス発生部42は、
コンパレータ28に対しサンプリングアドレスを送る。In this case, based on the image change position designation signal from the display processor 20 and the change command signal from the command interpreter 38, the sample address generator 42:
A sampling address is sent to the comparator 28.
このアドレスは、画面上においてサンプリングすべき全
てのドツトについて、順次出力する。This address is sequentially output for all dots to be sampled on the screen.
一方、画面アドレス指示装置24は、ビデオインタフェ
ース1Bからの同期信号により、現在表示中の画面のア
ドレスを検出すると共に、それをコンパレータ38に指
示する。On the other hand, the screen address instruction device 24 detects the address of the currently displayed screen based on the synchronization signal from the video interface 1B, and instructs the comparator 38 to detect the address of the screen currently being displayed.
コンパレータ38は、画面アドレス指示装置24かも逐
次送られる現在表示中の画面の位置を示すアドレスを受
け、これと、サンプリングアドレスとを比較する。両者
が一致すると、コンパレータ38は、フレームバッファ
14aから現在読出される画像情報を取込んでラッチす
るようサンプリング指示信号をラッチ回路30に送る。The comparator 38 receives an address indicating the position of the screen currently being displayed, which is sequentially sent from the screen address indicating device 24, and compares this with the sampling address. When the two match, the comparator 38 sends a sampling instruction signal to the latch circuit 30 to capture and latch the image information currently being read from the frame buffer 14a.
ラッチ回路30は、該コンパレータ28からのサンプリ
ング指示信号を受けると、フレームバッファ14a 、
14hのいずれか読出し中のもの(第2図では14a
)からの画像情報を取込んで保持する。When the latch circuit 30 receives the sampling instruction signal from the comparator 28, the frame buffer 14a,
14h being read (14a in Figure 2)
) and retains the image information.
ここで、書込みアドレス発生部44は、画像の位置変更
を行なうための変数を、ディスプレイプロセッサ20か
ら受ける。この変数は、移動量(例えば、画面上のドツ
トマトリクスのアドレス差)として与えられる。書込み
アドレス発生部44は、画面のアドレスと変数であるア
ドレス差とを加算し、この結果を占込みアドレスとして
セレクタ32に送る。これと同時に、ラッチ回路30に
保持されている画像情報を書込みデータとしてセレクタ
32に送る。Here, the write address generation unit 44 receives variables for changing the position of the image from the display processor 20. This variable is given as the amount of movement (for example, the address difference of the dot matrix on the screen). The write address generation unit 44 adds the screen address and the address difference, which is a variable, and sends this result to the selector 32 as a write address. At the same time, the image information held in the latch circuit 30 is sent to the selector 32 as write data.
セレクタ32では、該コマンド解釈部36からの指示信
号に基いてセレクタ切換信号発生部38から送られる切
換信号により、」二記アドレスおよびデータが、画像情
報展開装置12かケを一部に代って書込み可能となる。In the selector 32, a switching signal sent from the selector switching signal generating section 38 based on the instruction signal from the command interpreting section 36 causes the address and data described in "2" to be partially replaced by the image information development device 12. It becomes writable.
また、この時、表示プレーン選択装置34は、表示プレ
ーン指定部40の指令によす、フレームバッファ14a
ヲ読出し系とし、フレームバッファ+4b t−書込(
待機)系としているので、上記アドレスおよびデータは
、後者に書込まれる。Also, at this time, the display plane selection device 34 selects the frame buffer 14a based on the command from the display plane specifying unit 40.
Read system, frame buffer + 4b t-write (
Since this is a standby (standby) system, the above address and data are written to the latter.
この後、表示プレーン選択装置34は、表示プレーン指
定部40の指令により、フレームバッファ14aを書込
(待機)系とし、フレームバッファ+4bを読出し系と
して、変更して書込まれた画像情報の出力を可能とする
。Thereafter, the display plane selection device 34 outputs the changed and written image information by setting the frame buffer 14a as a writing (standby) system and setting the frame buffer +4b as a reading system according to a command from the display plane specifying unit 40. is possible.
次に、現在表示されている画面の一部を縮小して表示す
る場合について説明する。Next, a case will be described in which a part of the currently displayed screen is reduced and displayed.
サンプルアドレス発生部42は、画像の縮小を行なうた
めの1/nの縮小率をサンプリング密度として、ディス
プレイプロセッサ20から受ける。そして、データサン
プルアドレスを水平および垂直の両方向にnずつ増加さ
せて順次形成し、これをコンパレータ28に送る。The sample address generation unit 42 receives from the display processor 20 a reduction rate of 1/n for image reduction as a sampling density. Data sample addresses are then sequentially formed in increments of n in both the horizontal and vertical directions and sent to the comparator 28.
コンパレータ28では、順次送られてくるデータサンプ
ルアドレスと、画面アドレス指示装置24から逐次送ら
れる現在表示中の画面の位置を示すアドレスとを比較し
、一致した場合に、そのアドレスのデータをラッチ回路
30に取込んで保持させる。The comparator 28 compares the sequentially sent data sample addresses with the address indicating the position of the currently displayed screen that is sequentially sent from the screen address instruction device 24, and if they match, the data at that address is transferred to the latch circuit. 30 and hold it.
書込みアドレス発生部44は、画像の縮小を行なうため
の1/nの縮小率を画像変更の変数として。The write address generation unit 44 uses a reduction rate of 1/n for image reduction as a variable for changing the image.
ディスプレイプロセッサ20から受は取る。書込みアド
レス発生部44は、画面中心を原点とし、それに対する
画面アドレスを(X、Y)とした時、(X/n。The information is received from the display processor 20. The write address generation unit 44 uses the center of the screen as the origin, and when the screen address for that point is (X, Y), (X/n).
Y/n)なるアドレスを発生させる。そして、この7ド
レスを、書込むべき画像情報と共にセレクタ32に送り
、」二足移動の場合と同様に、待機中のフレームバッフ
ァ14bに書込む。Y/n) is generated. Then, this 7-dress is sent to the selector 32 together with the image information to be written, and is written into the standby frame buffer 14b as in the case of two-legged movement.
この後は、上記画像の移動の場合と同じである。After this, the process is the same as in the case of moving the image above.
〈実施例の変形〉
」−記実施例では、フレームバッファを2系統用いる場
合を示したが、3系統以上であってもよい。<Modification of Embodiment> In the embodiment described above, a case is shown in which two systems of frame buffers are used, but three or more systems may be used.
[発明の効果]
以ト説明したように本発明は、表示中のフレームバッフ
ァからビデオインタフェースに送出される画像情報をサ
ンプリングし、画面上に対応するアドレスを午え直して
、待機中のフレームバッファに格納することにより、C
RTディスプレイの1〜2垂直時間で、移動、縮小の各
処理を行なうことができて、情報の再展開を要せず、ま
た、CRTの表示期間の回避を要せず、しかも、変更が
簡単にできる効果がある。[Effects of the Invention] As explained above, the present invention samples the image information sent from the frame buffer currently being displayed to the video interface, resets the corresponding address on the screen, and transfers the image information to the waiting frame buffer. By storing C
Each movement and reduction process can be performed in 1 to 2 vertical hours of the RT display, and there is no need to redeploy information or avoid the CRT display period, and it is easy to change. It has the effect of
第1図は本発明画像情報処理装置の構成を示すブロック
図、第2図は本発明画像情報処理装置の一実施例を示す
ブロック図、第3図は上記実施例に使用されるコマンド
解釈装置の構成を示すプロ方法を示すブロック図である
。
10・・・セグメントバッファ
12・・・画像情報展開装置
14.14a、14b = 7 +y −ムバ−/
7716・・・ビデオインタフェース
18・・・CRTディスプレイ
20・・・ディスプレイプロセッサ
22・・・画像情報処理装置
24・・・画面アドレス指示装置
26・・・コマンド解釈装置
28・・・コンパレータ
30・・・ラッチ回路
32・・・セレクタFIG. 1 is a block diagram showing the configuration of an image information processing device of the present invention, FIG. 2 is a block diagram showing an embodiment of the image information processing device of the present invention, and FIG. 3 is a command interpretation device used in the above embodiment. FIG. 2 is a block diagram illustrating the configuration of a professional method. 10...Segment buffer 12...Image information expansion device 14.14a, 14b = 7 +y-mbar-/
7716...Video interface 18...CRT display 20...Display processor 22...Image information processing device 24...Screen address instruction device 26...Command interpretation device 28...Comparator 30... Latch circuit 32...Selector
Claims (1)
報を記憶するフレームバッファを多重化して設け、画像
情報を現在読出し中でないフレームバッファに選択的に
他の画像情報を書込む形式としたグラフィックディスプ
レイの画像情報処理装置であつて、 画像情報を現在読出し中のフレームバッファから、変更
すべき画像情報をサンプリングするサンプリング手段と
、 上記サンプリングした画像情報の新たな書込アドレスを
設定する書込アドレス設定手段と、画像情報を現在読出
し中でないフレームバッファに、上記書込アドレスおよ
びサンプリングした画像情報を転送する帰還制御手段と
を備えて構成されることを特徴とするグラフィックディ
スプレイの画像情報処理装置。[Claims] Multiplexed frame buffers are provided to store image information obtained by developing the image to be expressed in bitmap format, and other image information is selectively written to the frame buffers from which image information is not currently being read. An image information processing device for a graphic display in the form of a sampling means for sampling image information to be changed from a frame buffer from which image information is currently being read, and setting a new write address for the sampled image information. and feedback control means for transferring the write address and sampled image information to a frame buffer from which image information is not currently being read. Information processing device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17419085A JPS6235971A (en) | 1985-08-09 | 1985-08-09 | Processing device for picture information of graphic display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17419085A JPS6235971A (en) | 1985-08-09 | 1985-08-09 | Processing device for picture information of graphic display |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6235971A true JPS6235971A (en) | 1987-02-16 |
Family
ID=15974293
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17419085A Pending JPS6235971A (en) | 1985-08-09 | 1985-08-09 | Processing device for picture information of graphic display |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6235971A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04277343A (en) * | 1991-03-04 | 1992-10-02 | Tokai Rubber Ind Ltd | Fluid-filled type mount device |
-
1985
- 1985-08-09 JP JP17419085A patent/JPS6235971A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04277343A (en) * | 1991-03-04 | 1992-10-02 | Tokai Rubber Ind Ltd | Fluid-filled type mount device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5091721A (en) | Acoustic display generator | |
JPS61279982A (en) | Video image generation method and apparatus | |
KR100328424B1 (en) | Method and apparatus for constructing a frame buffer with a fast copy means | |
EP0499462A2 (en) | Method and apparatus for controlling image display | |
JPH01245363A (en) | Data processor | |
JPS59114632A (en) | Display unit | |
JPH07111618B2 (en) | Scroll screen display method and device | |
JPS6235971A (en) | Processing device for picture information of graphic display | |
JPS6235972A (en) | Processing device for picture image information of graphic display | |
JPH06149533A (en) | Segment quick plotting system for reducing plotting processing for segment outside display area | |
US6775421B2 (en) | Method and apparatus of image processing while inputting image data | |
KR100382956B1 (en) | Image Processor and Image Display | |
JPS6228474B2 (en) | ||
US5239626A (en) | Display and drawing control system | |
JPH0443594B2 (en) | ||
JPS6235393A (en) | General-purpose graphic display unit | |
JP3431925B2 (en) | Image display control apparatus and method | |
JPH06187405A (en) | Picture data processor and system using this processor | |
JPH0443595B2 (en) | ||
JPS6252676A (en) | Image processor | |
JPS5818681A (en) | Full dot type graphic display unit | |
JPS6140110B2 (en) | ||
JPS61875A (en) | Method and device for graphic processing | |
JPS622373A (en) | Automate color varying device | |
JPS61109094A (en) | Cursor display unit |