JPS6234239A - Logic constant setting system - Google Patents

Abstract

PURPOSE:To attain the processing at a high speed with the titled system by setting the genuine/false value of a logic constant to a memory or a register with a single machine cycle, a signal microinstruction or a single machine instruction in response to the success/failure of conditions. CONSTITUTION:The arithmetic result, the genuine data T and the false value data NIL are supplied to a multiplexer 1 from an arithmetic and logic unit 4 and one of these three factors is outputted to be set to a designated register 2. Thus the unit 4 calculates the operand of the register 2 in a designated mode. The data T or the data NIL is set when a conditional flag 5 is turned on or off respectively. A decoder 9 controls the output signal according to the instruction received and the value of the flag 5. Thus a logic constant can be set in two steps.

Description

【発明の詳細な説明】 〔概要〕 条件の成立／不成立に応じてメモリ又はレジスタに論理
定数を分岐命令を使用することなく設定するものである
。[Detailed Description of the Invention] [Summary] A logical constant is set in a memory or a register according to whether a condition is met or not, without using a branch instruction.

〔産業上の利用分野〕[Industrial application field]

本発明は、論理定数を有する言語の処理装置に係わり、
特に論理定数のメモリ又はレジスタへの設定を高速に実
行できる論理定数設定方式に関するものである。The present invention relates to a processing device for a language having logical constants,
In particular, the present invention relates to a logic constant setting method that can quickly set logic constants in memory or registers.

〔従来技術と問題点〕[Prior art and problems]

例えばＬｉ５ｐ言語では論理定数を取り扱うことが出来
る。論理定数は真値及び偽値を取ることが出来る。論理
定数を取り扱うＬｉ５ｐプログラムは例えば下記のよう
なものである。For example, the Li5p language can handle logical constants. Logical constants can take true and false values. An example of a Li5p program that handles logical constants is as follows.

（ＳＥＴＱ　　Ａ　（＞＝ＸＹ）） このＬｉ５ｐプログラムはＸが７以上のときには変数／
ｌこ真値（ＴＲＵＥ）を代入し、それ以外の場合には偽
値（ＮＩＬ）を代入すべきことを意味している。第３図
は上述のＬｉ５ｐプログラムを実行するための従来の処
理の流れを示す図である。(SETQ A (>=XY)) This Li5p program sets the variable / when X is 7 or more.
This means that a true value (TRUE) should be substituted in each case, and a false value (NIL) should be substituted in other cases. FIG. 3 is a diagram showing a conventional process flow for executing the above-mentioned Li5p program.

第３図の処理はマイクロプログラム又は機械語プログラ
ムの実行によりなされる。第３図に示すような従来の方
法では、■で条件を計算して条件フラグを立て、■でそ
の条件フラグを見て分析する。The processing shown in FIG. 3 is performed by executing a microprogram or a machine language program. In the conventional method as shown in FIG. 3, the condition is calculated in step 2 and a condition flag is set, and the condition flag is viewed and analyzed in step 2.

条件フラグがｏｆｆのときは■でＮＩＬ　（偽値）をＤ
ｅｓｔｉｎａｔｉｏｎに設定し、■で次処理へ分岐する
。When the condition flag is off, press ■ to set NIL (false value) to D.
estination, and branch to the next process at ■.

条件フラグがｏｎのときは■で分岐し■でＴ（真値）を
Ｄｅｓｔｉｎａｔｉｏｎに設定し、次処理に進む。When the condition flag is on, the process branches at ■, sets T (true value) as Destination at ■, and proceeds to the next process.

条件の成立／不成立に応じて論理定数をメモリ又はレジ
スタに設定するために、条件による分岐命令を用い、条
件の成立／不成立に応じて分岐命令の飛び先き又は次命
令で論理定数を設定する従来方法は、分岐命令を含んで
いるので、処理時間が長くなると言う欠点を有しでいる
。Use a conditional branch instruction to set a logical constant in memory or a register depending on whether a condition is met or not, and set the logical constant at the destination of the branch instruction or the next instruction depending on whether the condition is met or not. The conventional method has the disadvantage that the processing time is long because it includes a branch instruction.

〔発明の目的〕[Purpose of the invention]

本発明は、上記の考察に岱づくものであって、従来技術
で述べた分岐命令をなくし、論理定数の設定を行うこと
を目的としている。The present invention is based on the above considerations, and aims to eliminate the branch instructions described in the prior art and to set logical constants.

〔目的を達成するための手段〕[Means to achieve the purpose]

そしてそのため本発明の論理定数設定方式は、論理定数
を有する言語の処理装置における論理定数設定方式であ
って、真値データ、偽値データ及び一般値が人力される
と共に選択信号の値に応じてこれらのデータの中の１個
を出力するマルチプレクサと、該マルチプレクサの出力
を記憶する手段と、条件フラグと、該条件フラグの値を
定める手段と、命令レジスタと、該命令レジスタ内の命
令及び上記条件フラグの値が入力されるデコーダとを具
備し、上記デコーダは、上記条件フラグの値が所定値で
あり且つ所定の命令が入力されたとき真値データを出力
すべきことを指示するマルチプレクサ選択信号を出力し
、上記条件フラグの値が他の所定値であり且つ所定の命
令が入力されたとき偽値データを出力すべきことを指示
するマルチプレクサ選択信号を出力するように構成され
ていることを特徴とするものである。Therefore, the logical constant setting method of the present invention is a logical constant setting method in a language processing device having logical constants, in which true value data, false value data, and general values are input manually and are also set according to the value of a selection signal. a multiplexer for outputting one of these data, a means for storing the output of the multiplexer, a condition flag, a means for determining the value of the condition flag, an instruction register, an instruction in the instruction register and the above. a decoder to which the value of the condition flag is input; the decoder includes a multiplexer selector for instructing that true value data should be output when the value of the condition flag is a predetermined value and a predetermined instruction is input; and is configured to output a multiplexer selection signal instructing that false value data should be output when the value of the condition flag is another predetermined value and a predetermined command is input. It is characterized by:

〔発明の実施例〕[Embodiments of the invention]

以下、本発明を図面を参照しつつ説明する。第１図は本
発明の１実施例のブロック図、第２図は本発明における
論理定数を設定するだめの処理の流れを示す図である。Hereinafter, the present invention will be explained with reference to the drawings. FIG. 1 is a block diagram of one embodiment of the present invention, and FIG. 2 is a diagram showing the flow of processing for setting logical constants in the present invention.

第１図において、■はマルチプレクサ、２はレジスタ、
３はメモリ、４は演算論理ユニット、５は条件フラグ、
６はプログラム・カウンタ、７はメモリ、８は命令レジ
スタ、９はデコーダをそれぞれ示している。マルチプレ
クサ１には、演算論理ユニット４がらの演算結果（一般
値）、Ｔ（真値）データ、Ｎ　Ｉ　Ｌ　（偽値）データ
が入力され、選択信号の値に応じてその中の１個が出力
され、指定されたレジスタ２にセットされる。なお、レ
ジスタ２は１個しか図示されていないが、実際には複数
個存在するものである。演算論理ユニット４は指定され
たレジスタ２の演算数を指定された態様で演算する。条
件フラグ５は、例えばＸからＹを減算したとき結果が０
以上であればｏｎ（論理１）にセットされ、０より小で
あればｏｒｆされる。メモリ７にはマイクロプログラム
又は機械語プログラムが格納されている。プログラム・
カウンタ６で指定された番地の命令がメモリ７から読み
出され、この命令は命令レジスタ８にセットされる。命
令レジスタ８の命令はデコーダ９に送られ、デコーダ９
は受は取った命令及び条件フラグ５の値に従って出力信
号を制御する。In Figure 1, ■ is a multiplexer, 2 is a register,
3 is a memory, 4 is an arithmetic logic unit, 5 is a condition flag,
6 is a program counter, 7 is a memory, 8 is an instruction register, and 9 is a decoder. The multiplexer 1 receives the operation results (general value), T (true value) data, and N I L (false value) data from the arithmetic logic unit 4, and selects one of them according to the value of the selection signal. It is output and set in the designated register 2. Although only one register 2 is shown in the figure, there are actually a plurality of registers. The arithmetic logic unit 4 calculates the arithmetic number in the specified register 2 in a specified manner. Condition flag 5 indicates that, for example, when Y is subtracted from X, the result is 0.
If it is greater than or equal to 0, it is set to on (logical 1), and if it is less than 0, it is orfed. The memory 7 stores microprograms or machine language programs. program·
The instruction at the address specified by the counter 6 is read from the memory 7, and this instruction is set in the instruction register 8. The instruction in the instruction register 8 is sent to the decoder 9.
The receiver controls the output signal according to the received command and the value of condition flag 5.

第２図は本発明における論理定数を設定するだめの処理
の流れを示す図である。この処理はメモリ７に格納され
ているプログラムを実行することによりなされる。第２
図に示すように、■で条件を計算し、■でその条件フラ
グを見てｏｎならＴが、ｏｆｆならＮ　Ｉ　Ｌ−／Ｊ＜
Ｄｅｓｔｉｎａｔｉｏｎに設定され、次処理に進む。こ
のように、本発明においては論理定数を設定するための
処理は２ｓｔｅｐで終了するが、第３図に示したような
従来方法では真値設定に３ｓｔｅｐ、偽値設定に４ｓｔ
ｅｐを要する。FIG. 2 is a diagram showing the flow of processing for setting logical constants in the present invention. This process is performed by executing a program stored in the memory 7. Second
As shown in the figure, the condition is calculated in ■, and the condition flag is checked in ■. If it is on, it is T, and if it is off, it is N I L-/J<
It is set as Destination and proceeds to the next process. In this way, in the present invention, the process for setting a logical constant is completed in 2 steps, but in the conventional method shown in FIG.
It requires an ep.

第１図において、条件フラグ５の値がｏｎで且つ命令レ
ジスタ８の命令が第２図の■の処理を行う命令である場
合、マルチプレクサ選択信号はＴ（真値）を出力すべき
ことを指令する値となり、また条件フラグ５の値がｏｆ
ｆで且つ命令レジスタ８の命令が第２図の■の処理を行
う命令である場合、マルチプレクサ選択信号はＮＩＬ　
（偽値）を出力すべきことを指令する値となる。なお、
論理定数の書き込み先をメモリとすることが出来ること
は当然である。In FIG. 1, if the value of condition flag 5 is on and the instruction in instruction register 8 is an instruction to perform the process (■) in FIG. 2, the multiplexer selection signal instructs that T (true value) should be output. and the value of condition flag 5 is off.
f and the instruction in the instruction register 8 is an instruction that performs the process (■) in FIG. 2, the multiplexer selection signal is NIL.
This is a value that instructs that a (false value) should be output. In addition,
It goes without saying that the logical constants can be written to memory.

〔発明Φ効果〕[Invention Φ effect]

以上の説明から明らかなように、本発明によれば、条件
の成立／不成立に応じてメモリ又はレジスタに論理定数
の真値／偽値を１マシン・サイクル、１マイクロ命令又
はｌマシン命令で設定できるため、高速処理が可能とな
る。As is clear from the above description, according to the present invention, a true value/false value of a logical constant is set in a memory or register in one machine cycle, one microinstruction, or one machine instruction depending on whether a condition is met or not. This enables high-speed processing.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明の１実施例のブロック図、第２図は論理
定数を設定するための本発明の詳細な説明する図、第３
図は論理定数を設定するための従来方法を説明する図で
ある。 ｌ・・・マルチプレクサ、２・・・レジスタ、３°゛メ
モリ、４・・・演算論理ユニット、５・・・条件フラグ
、６・・・プログラム・カウンタ、７・・・メモリ、８
・・・命令レジスタ、９・・・デコーダ。FIG. 1 is a block diagram of one embodiment of the present invention, FIG. 2 is a detailed diagram of the present invention for setting logical constants, and FIG.
The figure is a diagram illustrating a conventional method for setting logical constants. l...Multiplexer, 2...Register, 3°゛memory, 4...Arithmetic logic unit, 5...Condition flag, 6...Program counter, 7...Memory, 8
...Instruction register, 9...Decoder.

Claims (1)

【特許請求の範囲】[Claims] 論理定数を有する言語の処理装置における論理定数設定
方式であって、真値データ、偽値データ及び一般値が入
力されると共に選択信号の値に応じてこれらのデータの
中の１個を出力するマルチプレクサと、該マルチプレク
サの出力を記憶する手段と、条件フラグと、該条件フラ
グの値を定める手段と、命令レジスタと、該命令レジス
タ内の命令及び上記条件フラグの値が入力されるデコー
ダとを具備し、上記デコーダは、上記条件フラグの値が
所定値であり且つ所定の命令が入力されたとき真値デー
タを出力すべきことを指示するマルチプレクサ選択信号
を出力し、上記条件フラグの値が他の所定値であり且つ
所定の命令が入力されたとき偽値データを出力すべきこ
とを指示するマルチプレクサ選択信号を出力するように
構成されていることを特徴とする論理定数設定方式。A logical constant setting method in a language processing device having logical constants, in which true value data, false value data, and general values are input, and one of these data is output according to the value of a selection signal. A multiplexer, means for storing the output of the multiplexer, a condition flag, means for determining the value of the condition flag, an instruction register, and a decoder into which the instructions in the instruction register and the value of the condition flag are input. The decoder outputs a multiplexer selection signal instructing that true value data should be output when the value of the condition flag is a predetermined value and a predetermined command is input; 1. A logic constant setting method, characterized in that the logic constant setting method is configured to output a multiplexer selection signal instructing that false value data should be output when the other predetermined value and a predetermined command are input.