JPS623331A - Control system for software of external storage device - Google Patents

Control system for software of external storage device

Info

Publication number
JPS623331A
JPS623331A JP60143026A JP14302685A JPS623331A JP S623331 A JPS623331 A JP S623331A JP 60143026 A JP60143026 A JP 60143026A JP 14302685 A JP14302685 A JP 14302685A JP S623331 A JPS623331 A JP S623331A
Authority
JP
Japan
Prior art keywords
processing
program
processing means
semiconductor memory
main body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60143026A
Other languages
Japanese (ja)
Other versions
JPH0760412B2 (en
Inventor
Katsuya Nakagawa
克也 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nintendo Co Ltd
Original Assignee
Nintendo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nintendo Co Ltd filed Critical Nintendo Co Ltd
Priority to JP60143026A priority Critical patent/JPH0760412B2/en
Priority to CA000497868A priority patent/CA1270339A/en
Priority to US06/812,929 priority patent/US4799635A/en
Priority to EP86304592A priority patent/EP0206704B1/en
Priority to DE3689574T priority patent/DE3689574T2/en
Priority to AU58816/86A priority patent/AU599317B2/en
Priority to FI862598A priority patent/FI92767C/en
Priority to NO862523A priority patent/NO177548C/en
Publication of JPS623331A publication Critical patent/JPS623331A/en
Priority to US07/297,105 priority patent/US5070479A/en
Priority to AU64834/90A priority patent/AU636401B2/en
Priority to US08/043,745 priority patent/US5426762A/en
Priority to SG49494A priority patent/SG49494G/en
Priority to HK195A priority patent/HK195A/en
Publication of JPH0760412B2 publication Critical patent/JPH0760412B2/en
Priority to HK98104258A priority patent/HK1005196A1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63F—CARD, BOARD, OR ROULETTE GAMES; INDOOR GAMES USING SMALL MOVING PLAYING BODIES; VIDEO GAMES; GAMES NOT OTHERWISE PROVIDED FOR
    • A63F13/00—Video games, i.e. games using an electronically generated display having two or more dimensions
    • A63F13/70—Game security or game management aspects
    • A63F13/73—Authorising game programs or game devices, e.g. checking authenticity
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63F—CARD, BOARD, OR ROULETTE GAMES; INDOOR GAMES USING SMALL MOVING PLAYING BODIES; VIDEO GAMES; GAMES NOT OTHERWISE PROVIDED FOR
    • A63F13/00—Video games, i.e. games using an electronically generated display having two or more dimensions
    • A63F13/90—Constructional details or arrangements of video game devices not provided for in groups A63F13/20 or A63F13/25, e.g. housing, wiring, connections or cabinets
    • A63F13/95—Storage media specially adapted for storing game information, e.g. video game cartridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/10—Protecting distributed programs or content, e.g. vending or licensing of copyrighted material ; Digital rights management [DRM]
    • G06F21/12—Protecting executable software
    • G06F21/121—Restricting unauthorised execution of programs
    • G06F21/123—Restricting unauthorised execution of programs by using dedicated hardware, e.g. dongles, smart cards, cryptographic processors, global positioning systems [GPS] devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/02—Details
    • H05K5/0256—Details of interchangeable modules or receptacles therefor, e.g. cartridge mechanisms
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63F—CARD, BOARD, OR ROULETTE GAMES; INDOOR GAMES USING SMALL MOVING PLAYING BODIES; VIDEO GAMES; GAMES NOT OTHERWISE PROVIDED FOR
    • A63F2300/00—Features of games using an electronically generated display having two or more dimensions, e.g. on a television screen, showing representations related to the game
    • A63F2300/20—Features of games using an electronically generated display having two or more dimensions, e.g. on a television screen, showing representations related to the game characterised by details of the game platform
    • A63F2300/201—Playing authorisation given at platform level
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63F—CARD, BOARD, OR ROULETTE GAMES; INDOOR GAMES USING SMALL MOVING PLAYING BODIES; VIDEO GAMES; GAMES NOT OTHERWISE PROVIDED FOR
    • A63F2300/00—Features of games using an electronically generated display having two or more dimensions, e.g. on a television screen, showing representations related to the game
    • A63F2300/20—Features of games using an electronically generated display having two or more dimensions, e.g. on a television screen, showing representations related to the game characterised by details of the game platform
    • A63F2300/206—Game information storage, e.g. cartridges, CD ROM's, DVD's, smart cards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2109—Game systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2121—Chip on media, e.g. a disk or tape with a chip embedded in its case

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Multimedia (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Business, Economics & Management (AREA)
  • General Business, Economics & Management (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Technology Law (AREA)
  • Storage Device Security (AREA)

Abstract

PURPOSE:To activate a CPU of the main body only when the 1st and 2nd processing means have the prescribed relation between both working states after executing programs through said 1st processing means of an external storage device and 2nd processing means of the main body. CONSTITUTION:An operation is started when the power supply of a main body 1 is turned on after a ROM cartridge 2 is attached to the main body 1. Then a locking IC 14 resets various devices of the body 1 such as CPU 12, a VDC 13, etc. and holds these states. The synchronization is secured between the IC 14 and a key IC 24. Under such conditions, both IC 14 and IC 24 perform the prescribed arithmetic processes and the results of these processes are transferred between both IC 14 and IC 24. Then these IC 14 and IC 24 collate their results of operations with each other and checks the coincidence of this collation. This coincidence should be secured as long as the cartridge 2 is normal. Thus no coincidence is obtained when the cartridge 2 is not normal.

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、外部記憶装置のソフトウェア管理システム
に関し、特に、外部記憶装置に記憶されたソフトウェア
の真偽を管理するシステムに関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a software management system for an external storage device, and particularly to a system for managing the authenticity of software stored in an external storage device.

［先行技術の説明］ 従来、情報処理装置本体に対して外ａＢ記憶装置を装着
し、この外部記憶装置に記憶されたソフトウェアを情報
処理装置本体で実行させるような情報処理システムが種
々提案されている。本願出願人もこのような情報処理シ
ス乎ムとして、情報処理装置本体を家庭用テレビジョン
受像機と接続することによりテレビジョン受像機の画面
上で種々のゲームを楽しむことができ、また、はそのイ
也の目的にも使用できるような家庭用ビデオゲーム装置
を開発し製品化している（商品名ファミリーコンピュー
タ）。[Description of Prior Art] Conventionally, various information processing systems have been proposed in which an external AB storage device is attached to the main body of an information processing device and software stored in the external storage device is executed on the main body of the information processing device. There is. The applicant of the present application also developed an information processing system that allows users to enjoy various games on the screen of a home television receiver by connecting the main body of the information processing device to a home television receiver. We have developed and commercialized a home video game device that can be used for this purpose as well (product name: Family Computer).

ところで、上記のような情報処理システムでは、ユーザ
が市販されている複数種類のソフトウェアの中から所望
のものを購入して情報処理装置本体に装着することによ
り、種々のソフトウェアが利用できるような構成となっ
ている。しかしながら、市販されているソフトウェアの
中には、品質が劣悪なものもあり、そのような粗悪品が
人聞に販売されると、情報処理システム自体の商品イメ
ージが低下してしまい市場性が失われてしまうことにな
る。そのため、優れた情報処理システムをｍ４Ｒした者
は、それに使用されるソフトウェアの品質について管理
する必要があった。By the way, the above-mentioned information processing system has a configuration in which the user can use various software by purchasing desired software from among multiple types of software on the market and installing it on the main body of the information processing device. It becomes. However, some commercially available software is of poor quality, and when such inferior products are sold to people, the product image of the information processing system itself deteriorates and marketability is lost. You will end up getting lost. Therefore, those who have created an excellent information processing system (m4R) have had to manage the quality of the software used therein.

［発明が解決しようとする問題点］ しかしながら、従来は、上記のようなソフトウェアの品
質を管理するための有効な手段はなく、他人によるソフ
トウェアの販売は全く野放しの状態であった。そのため
、多大な経費と労力をかけて優れた情報処理システムを
開発しても、他人によって粗悪なソフトウェアが乱売さ
れれば、商品価値の低下により大きな損害を被ることと
なるという問題があった。このことは、逆に、消費者に
対して品質の低いソフトウェアが提供されるのを訂会す
ることになり、社会的見地からも好ましくない。[Problems to be Solved by the Invention] However, in the past, there was no effective means for controlling the quality of software as described above, and sales of software by others were completely unchecked. Therefore, even if a great amount of money and effort is spent to develop an excellent information processing system, if poor quality software is sold by someone else, there is a problem in that the product value will decline, resulting in great losses. . This, on the other hand, results in the provision of low-quality software to consumers, which is undesirable from a social standpoint.

この発明は、上記のような問題点を解消するためになさ
れたもので、情報処理装置本体に装着される外部記憶装
置の真偽を高精度に判別でき、それによって使用される
ソフトウェアの管理をほぼ完全に行なうことができるよ
うな外部記憶装置のソフトウェア管理システムを提供す
ることを目的とする。This invention was made to solve the above-mentioned problems, and it is possible to determine with high precision whether an external storage device attached to an information processing device is genuine or not, and thereby to manage the software used. It is an object of the present invention to provide a software management system for external storage devices that can be almost completely implemented.

［問題点を解決するための手段］ この発明は、要約すれば、情報処理装置本体と、この情
報処理装置本体に対して着脱自在に構成された外部記憶
装置とを含む。上記外部記憶装置は、所望の情報処理の
ためのプログラムを記憶する記憶手段と、当該外部記憶
装置の真偽を判別するためのプログラムを記憶する第１
の半導体メモリと、この第１の半導体メモリに記憶され
ているプログラムを実行する第１の処理手段とを含む。[Means for Solving the Problems] In summary, the present invention includes an information processing device main body and an external storage device configured to be detachably attached to the information processing device main body. The external storage device includes a storage means for storing a program for desired information processing, and a first storage device for storing a program for determining authenticity of the external storage device.
and a first processing means for executing a program stored in the first semiconductor memory.

上記情報処理装置本体は、外部記憶装置の記憶手段に記
憶されているプログラムに基づいて所望の情報処理を実
行する中央処理手段と、外部記憶装置の第１の半導体メ
モリに記憶されているプログラムに関連するプログラム
でありかつ外部記憶装置の真偽判別のためのプログラム
を記憶する第２の半導体メモリと、外部記憶装置の第１
の処理手段と同じ性能を有しかつ第２の半導体メモリに
記憶されているプログラムを実行する第２の処理手段と
を含む。ざらに、この発明は、判断手段と、能動化手段
とを備える。上記判断手段は、中央処理手段の動作に先
立って第１の処理手段が第１の半導体メモリに記憶され
ているプログラムを実行しかつ第２の処理手段が第２の
半導体メモリに記憶されているプログラムを実行すると
き、第１の処理手段の動作状態と第２の処理手段の動作
状態とが所定の関係であることを判断するものである。The information processing device main body includes a central processing means that executes desired information processing based on a program stored in a storage means of an external storage device, and a central processing means that executes desired information processing based on a program stored in a first semiconductor memory of the external storage device. a second semiconductor memory that stores a related program and a program for determining authenticity of the external storage device; and a first semiconductor memory of the external storage device.
and second processing means that has the same performance as the processing means and executes a program stored in the second semiconductor memory. Broadly speaking, the present invention includes a determining means and an activating means. The determining means is configured such that, prior to the operation of the central processing means, the first processing means executes a program stored in the first semiconductor memory, and the second processing means is stored in the second semiconductor memory. When a program is executed, it is determined that the operating state of the first processing means and the operating state of the second processing means have a predetermined relationship.

上記能動化手段は、判断手段が所定の関係を判断したこ
とに基づいて中央処理手段の動作を能動化させるもので
ある。The activation means activates the operation of the central processing means based on the determination of a predetermined relationship by the determination means.

［作用］ 中央処理手段が外部の記憶手段のプログラムに基づいて
本来の動作を開始するのに先立って、外部記憶装置の第
１の処理手段は第１の半導体メモリに記憶された真偽判
別のためのプログラムを実行する。情報処理装置本体の
第２の処理手段は第２の半導体メモリに記憶された真偽
判別のためのプログラムを実行する。判断手段は第１お
よび第２の処理手段が上記プログラムを実行するとき、
第１の処理手段の動作状態と第２の処理手段の動作状態
とが所定の関係であることを判断する。能動化手段は判
断手段が所定の関係を判断したことに基づいて中央処理
手段の動作を能動化させる。[Operation] Before the central processing means starts its original operation based on the program of the external storage means, the first processing means of the external storage device reads the authenticity discrimination information stored in the first semiconductor memory. Run the program for. The second processing means of the main body of the information processing apparatus executes a program for determining authenticity stored in the second semiconductor memory. The determining means determines when the first and second processing means execute the program;
It is determined that the operating state of the first processing means and the operating state of the second processing means have a predetermined relationship. The activation means activates the operation of the central processing means based on the determination of the predetermined relationship by the determination means.

それによって、正規または真性の外部記憶装置のみを使
用可能とする。This allows only regular or genuine external storage devices to be used.

［実施例］ ：・ 第２図はビデオゲーム装置に適用、されたこの発　　　
　：１゜・（ 明の一実施例を示す外観斜視図である。図におＩＩＮ　
　　　　、ｊｌ、１ て、情報処理装置本体（以下、単に「本体」と称　　　
　、。[Example]:- Figure 2 shows an example of this development applied to a video game device.
:1゜・( It is an external perspective view showing one embodiment of the light.IIN is shown in the figure.
, jl, 1, the main body of the information processing device (hereinafter simply referred to as the "main body")
,.

、ン１゜ す）１には、外部機器としてのゲームコントロー　　　
　：゛）１゛ル ラ３ａおよび３ｂと、ＣＲＴ表示器４とが接続さ　　　
　９゛昂 れる。また、本体１は外部記憶装置としてのＲＯ。, n1゜) 1 includes a game controller as an external device.
:゛)1゛The lars 3a and 3b and the CRT display 4 are connected.
9. Excited. Further, the main body 1 is an RO as an external storage device.

、１ Ｍカートリッジ（またはＲＯＭカセット）２が看　　　
　１、脱自在な精成とされる。ＲＯＭカートリッジ２に
　　　、：：゛、′・ は、ゲーム構成のために必要なソフトウェアない　　　
、；しプログラムが格納されている。　　　　　　　　
　　　・；□”□５；ｊ 第３図は第２図に示す実施例の電気回路部分を　　　１
、。, 1 M cartridge (or ROM cassette) 2 is being viewed.
1. It is said to be a refining that can be done at will. ROM cartridge 2 does not contain the software necessary for configuring the game.
, ;The program is stored.
・;□”□5;j Figure 3 shows the electric circuit part of the embodiment shown in Figure 2.
,.

；−９憚 示す概略ブロック図である。まず、本体１の構成　　　
“、ピ・Ｉｔ について説明する。接続コネクター１には、中央　　　
＋１ 処理手段としてのＣＰＬ１１２と、ＶＤＣ（ビデオ　　
　　。;-9 is a schematic block diagram illustrating. First, the configuration of main body 1
", P.It will be explained. Connector 1 has a center
+1 CPL112 as a processing means and VDC (video
.

ディスプレイコントローラ）１３と、ディジタルＩＣ１
４と、クロック発振器（以下、単に発振器と称す）１５
とが接続される。接続コネクタ１１は、本体１にＲＯＭ
カートリッジ２が装着されたとき、ＲＯＭカートリッジ
２の接続コネクタ２１と結合きれ、それによって本体１
の内部回路とＲＯＭカートリッジ２の内部回路との電気
的接続を図る。ＣＰＬ１１２は、本体１の動作を制御す
るためのものである。ＶＤＣ１３は、ＣＲＴ表示器４の
表示動作を制御するためのものである。ディジタルＩＣ
１４は、後述するＲＯＭカートリッジ２のディジタル１
Ｇ２４と協働して、本体１に装着されたＲＯＭカートリ
ッジ２の真偽を判別するためのものである。発振器１５
の発振出力はりＯツク信号としてディジタルＩＣ１４に
与えられる。Display controller) 13 and digital IC 1
4, and a clock oscillator (hereinafter simply referred to as an oscillator) 15
are connected. The connection connector 11 connects the ROM to the main body 1.
When the cartridge 2 is installed, it is fully connected to the connector 21 of the ROM cartridge 2, thereby connecting the main body 1.
The internal circuit of the ROM cartridge 2 is electrically connected to the internal circuit of the ROM cartridge 2. The CPL 112 is for controlling the operation of the main body 1. VDC 13 is for controlling the display operation of CRT display 4. digital IC
14 is the digital 1 of the ROM cartridge 2 which will be described later.
This is for cooperating with G24 to determine the authenticity of the ROM cartridge 2 installed in the main body 1. Oscillator 15
The oscillation output is given to the digital IC 14 as an output signal.

また、発振器１５の発振出力は、本体１にＲＯＭカート
リッジ２が装着されたとき、接続コネクタ１１および２
１を介してディジタルＩＣ２４にクロック信号として与
えられる。ＣＰＬ１１２には、Ｉ１０インターフェイス
１６が接続される。この実施例では、外部機器としてゲ
ームコントローラ３ａおよび３ｂと、ＣＲＴ表示器４と
がＩ１０インターフェイス１６に接続される。なお、Ｉ
１０インターフェイス１６に接続される外部機器は第３
図のものに限らず種々のものが接続可能である。Furthermore, when the ROM cartridge 2 is installed in the main body 1, the oscillation output of the oscillator 15 is
1 to the digital IC 24 as a clock signal. An I10 interface 16 is connected to the CPL 112. In this embodiment, game controllers 3a and 3b and a CRT display 4 are connected to the I10 interface 16 as external devices. In addition, I
10 The external device connected to the interface 16 is the third
Various types of connections are possible, not only those shown in the figure.

次に、ＲＯＭカートリッジ２の構成について説明する。Next, the configuration of the ROM cartridge 2 will be explained.

接続コネクタ２１には、プログラムＲＯＭ２２と、キャ
ラクタＲＯＭ２３と、ディジタルＩＣ２４とが接続され
る。プログラムＲＯＭ２２は、本体１で実行されるプロ
グラムすなわちソフトウェアが格納される。この実施例
は、ビデオゲーム装置に適用されているため、プログラ
ムＲＯＭ２２には、ゲームのだめのソフトウェアが格納
されている。キャラクタＲＯＭ２３は、ＣＲＴ表示器４
に表示させる種々のキャラクタに関する情報が格納され
ている。ディジタルＩＣ２４は、ＲＯＭカートリッジ２
が本体１に装着されたとき、本体側のディジタルＩＣ１
４と協働してＲＯＭカートリッジ２の真偽の判別を行な
う。A program ROM 22 , a character ROM 23 , and a digital IC 24 are connected to the connector 21 . The program ROM 22 stores programs that are executed by the main body 1, that is, software. Since this embodiment is applied to a video game device, the program ROM 22 stores game software. The character ROM 23 is connected to the CRT display 4
Information regarding various characters to be displayed is stored. Digital IC24 is ROM cartridge 2
is attached to the main body 1, the digital IC1 on the main body side
4 to determine whether the ROM cartridge 2 is genuine or not.

ここで、上記ディジタルＩＣ１４ｉよび２４についてさ
らに詳しく説明する。前述のように、ディジタルＩＣ１
４および２４はそれぞれが協働してＲＯＭカートリッジ
２の真偽を判別するが、これら２つのディジタルＩＣ１
４および２４のそれぞれの機能はいわゆる錠と鍵の関係
に譬えることができる。したがって、以下の説明では、
ディジタルＩＣ１４をロック用ＩＣと称し、ディジタル
ＩＣ２４をキー用ＩＣと称する。ロック用ＩＣ１４は成
る端子が接地され、キー用ＩＣ２４は成る端子が電源ラ
インに接続される。これによって、ロック用ＩＣ１４お
よびキー用ＩＣ２４は同一の例えば４ピツトマイコンか
ら構成されるものであっても自己がロックの役目または
キーの役目のいずれであるかを判別することができる。Here, the digital ICs 14i and 24 will be explained in more detail. As mentioned above, digital IC1
4 and 24 work together to determine the authenticity of the ROM cartridge 2, but these two digital ICs 1
The respective functions of 4 and 24 can be compared to the relationship between a so-called lock and a key. Therefore, in the following explanation,
The digital IC 14 is referred to as a lock IC, and the digital IC 24 is referred to as a key IC. A terminal of the lock IC 14 is grounded, and a terminal of the key IC 24 is connected to a power supply line. Thereby, even if the lock IC 14 and the key IC 24 are composed of the same 4-pit microcomputer, for example, they can determine whether they are serving as a lock or a key.

ロック用ＩＣ１４およびキー用ＩＣ２４はデータの入出
力を行なうために、゛一方側のデータ出力端子が他方側
のデータ入力端子に接続される。また、ロック用ＴＣ１
４からはキー用ＩＣ２４にリセット信号が与えられる。In order to input and output data, the lock IC 14 and the key IC 24 have a data output terminal on one side connected to a data input terminal on the other side. In addition, TC1 for lock
4, a reset signal is given to the key IC 24.

また、ロック用ＩＣ１４およびキー用ＩＣ２４には、前
述の発ノ辰器１５がらクロック信号ＣＬＫが与えられる
。したがって、ロック用ｌ０１４およびキー用ＩＣ２４
はそれぞれの動作周期および位相が完全に同期して動作
を行なうように構成されている。また、ロック用ＩＣ１
４には、リセットスイッチＲ８が接続される。ロック用
［Ｃ１４は、このリセットスイッチＲ８のオンにより動
作を開始するように構成されている。Further, the lock IC 14 and the key IC 24 are supplied with a clock signal CLK from the generator 15 described above. Therefore, the lock l014 and the key IC24
are constructed so that their respective operating periods and phases operate in complete synchronization. In addition, lock IC1
4 is connected to a reset switch R8. The lock C14 is configured to start operating when this reset switch R8 is turned on.

さらに、ロック用ｔｃｉ４には、リセットスイッチＲ８
と並列にリセット用コンデンサＣＲが接続される。この
リセット用コンデンサＣＲは、本体１の電源（図示せず
）をオンするときに充電されて所定時間ロック用ｒｃ１
４をリセット状態に保つ（パワーオンクリア）。ロック
用ＩＣ１４は、このリセット用コンデンサＣＲによるリ
セットによっても初期リセットされるように構成されて
いる。さらに、ロック用ＩＣ１４からは、ＣＰＵ　１２
およびＶＤＣ１３にリセット信号が与えられる。Furthermore, the lock tci4 includes a reset switch R8.
A reset capacitor CR is connected in parallel with . This reset capacitor CR is charged when the power supply (not shown) of the main body 1 is turned on, and is used for locking rc1 for a predetermined period of time.
4 in the reset state (power-on clear). The lock IC 14 is configured to be initially reset also by the reset by the reset capacitor CR. Furthermore, from the lock IC 14, the CPU 12
A reset signal is applied to VDC13.

第４図は第３図に示すロック用ｒｃ１４の詳細を示すブ
ロック図である。図において、ロック用ＩＣ１４は、た
とえば４ビツトのマイクロコンビュータによって構成さ
れる。すなわち、ロック用ｒｃ１４は、第２の処理手段
の一例のＣＰｔＪ１４１と、第２の半導体メモリの一例
のＲＯＭ１４２と、ＣＰＵ　１４１のデータ処理に必要
な種々のデータを記憶するＲＡＭ１４３とを含む。ここ
で、ＲＯＭ１４２はＣＰ（Ｊ　１４１の動作プログラム
を格納するが、この動作プログラムには第１の演算処理
用プログラムと第２の演算処理用プログラムとが含まれ
ている。第２の演算処理用プログラムには、複数種類の
演算式および演算のための乱数データが含まれている。FIG. 4 is a block diagram showing details of the locking rc 14 shown in FIG. 3. In the figure, the locking IC 14 is composed of, for example, a 4-bit microcomputer. That is, the lock rc 14 includes a CPtJ 141 that is an example of a second processing means, a ROM 142 that is an example of a second semiconductor memory, and a RAM 143 that stores various data necessary for data processing by the CPU 141. Here, the ROM 142 stores an operation program for the CP (J 141), and this operation program includes a first arithmetic processing program and a second arithmetic processing program. The program includes multiple types of arithmetic expressions and random number data for the arithmetic operations.

また、上記動作プログラムには、第１の演算処理用プロ
グラムの演算結果をキー用ＩＣ２４の演算結果と比較照
合する判断プログラムおよび第２の演算処理用プログラ
ムの演算結果をキー用ＩＣ２４の演算結果と照合するだ
めの判断プログラムが含まれる。この判断プログラムが
実行されるとき、ＣＰＵ　１４１は判断手段として機能
する。さらに、上記動作プログラムには、上記判断プロ
グラムの判断結果に基づいて本体１のリセットもしくは
りセット解除を制御するだめの制御プログラムが含まれ
ている。この制御プログラムが実行されるとき、ＣＰＵ
　１４１は能動化手段として機能する。In addition, the operation program includes a determination program that compares the calculation result of the first calculation processing program with the calculation result of the key IC 24, and a judgment program that compares the calculation result of the second calculation processing program with the calculation result of the key IC 24. Includes a program to determine whether or not to collate. When this judgment program is executed, the CPU 141 functions as a judgment means. Further, the operation program includes a control program for controlling the reset or release of the main body 1 based on the determination result of the determination program. When this control program is executed, the CPU
141 functions as an activation means.

また、ＣＰＵ　１４１にはアキュムレータ１４４が接続
される。一方、ＲＯＭ１４２にはレジスタ１４５が接続
される。このレジスタ１４５は、ＲＯＭ１４２から読出
されたプログラムデータを一時格納しておくためのもの
である。ＣＰＵ　１４１と、アキュムレータ１４４と、
レジスタ１４５は、データバスＤＢによって接続される
。このデータバスＤＢは、■１０ボート１４７に接続さ
れる。Further, an accumulator 144 is connected to the CPU 141. On the other hand, a register 145 is connected to the ROM 142. This register 145 is for temporarily storing program data read from the ROM 142. CPU 141, accumulator 144,
Register 145 is connected by data bus DB. This data bus DB is connected to the 10 port 147.

このｉ１０ボート１４７からは、−１−−用［ｃ２４に
向けてデータが出力され、またキー用ＩＣ２４からのデ
ータを受ける。また、ＣＰＵ１４１からは、Ｉ１０ボー
ト１４７を介して２つのリセット信号が出力される。一
方のリセット信号は、キー用ＩＣ２４に与えられる。他
方のリセット信号はＣＰＵ１４１およびＶＤＣｌ　３に
与えられる。なお、キー用ＩＣ２４も同様のリセット信
号を出力する端子を有しているが、これらの端子はいず
れの回路にも接続されていない。さらに、ロック用ＩＣ
１４には、前述の発振器１５から与えられるクロック信
号ＣＬＫを分周するための分周器１４６が設けられる。This i10 boat 147 outputs data to the -1--[c24] and also receives data from the key IC24. Further, two reset signals are output from the CPU 141 via the I10 port 147. One reset signal is given to the key IC 24. The other reset signal is given to CPU 141 and VDC13. Note that the key IC 24 also has terminals that output similar reset signals, but these terminals are not connected to any circuit. Furthermore, the lock IC
14 is provided with a frequency divider 146 for dividing the frequency of the clock signal CLK provided from the oscillator 15 described above.

この分周器１４６の分周比は、たとえば１／４に選ばれ
ている。The frequency division ratio of this frequency divider 146 is selected to be, for example, 1/4.

なお、キー用ＩＣ２４もロック用ＩＣ１４と全く同様に
構成されるので、その詳細を省略するが、以下の説明で
はロック用ＩＣ１４の各部と対応する部分は第５図の括
弧磨きに示す符号を付けて説明する。Note that the key IC 24 is configured in exactly the same way as the lock IC 14, so the details will be omitted, but in the following explanation, the parts corresponding to the lock IC 14 will be designated by the reference numerals shown in parentheses in FIG. I will explain.

次に、第５図のタイムチャートを参照して、分周器１４
６の動作について簡単に説明する。上述のように、分周
器１４６は発振器１５からのクロック信号ＣＬＫを１／
４の分周比で分周するが、その結果位相の異なる４つの
クロック信号Φ１゜Φ２．Φ３およびΦ４を発生する。Next, referring to the time chart in FIG. 5, the frequency divider 14
The operation of step 6 will be briefly explained. As mentioned above, the frequency divider 146 divides the clock signal CLK from the oscillator 15 by 1/
The frequency is divided by a frequency division ratio of 4, resulting in four clock signals Φ1゜Φ2 . Φ3 and Φ4 are generated.

これらクロック信号Φ１〜Φ４は、ＣＰＩＪ　１４１に
与えられる。These clock signals Φ1 to Φ4 are given to CPIJ 141.

ＣＰｔＪ１４１は、これら４つのクロック信号Φ１〜Φ
４に同期して、順次所定の動作を行なう。たとえば、ク
ロック信号Φ１でデータの読込みを行ない、Φ２および
Φ３で所定の演算処理等を行なう。そして、クロック信
号Φ４でデータの出力等を行なう。キー用ｒＧ２４のＣ
ＰＵ１４１にも上述と同様のクロック信号Φ１〜Φ４が
与えられており、ロック用ＩＣ１４のＣＰＵ　１４１と
完全に同期して動作を実行する。すなわら、ロック用■
Ｃ１４とキー用ＩＣ２４は、動作プログラムのステップ
数およびアーキテクチャが同一であり、しかもハード回
路もクロック信号も全く同様であるため、それぞれのマ
シンサイクルも完全に一致しでいる。CPtJ141 receives these four clock signals Φ1 to Φ
4, predetermined operations are performed sequentially. For example, data is read using the clock signal Φ1, and predetermined arithmetic processing is performed using the clock signal Φ2 and Φ3. Then, data is outputted using the clock signal Φ4. rG24 C for key
The PU 141 is also supplied with clock signals Φ1 to Φ4 similar to those described above, and executes operations in complete synchronization with the CPU 141 of the locking IC 14. In other words, for lock ■
Since the C14 and the key IC 24 have the same number of operating program steps and the same architecture, and have exactly the same hardware circuitry and clock signals, their respective machine cycles also completely match.

第１図は上記実施例におけるロック用ＩＣ１４およびキ
ー用ＩＣ２４の基本的な動作を示す７０　　　　　′−
チャートである。以下、この第１図を参照してよ。□。FIG. 1 shows the basic operation of the lock IC 14 and key IC 24 in the above embodiment.
It is a chart. Please refer to Figure 1 below. □.

。。□ヤ□□６□お、４　　　］・体的な動作の説明に
ついては、第６図を参照して後に述べる。まず、ＲＯＭ
カートリッジ２が本体１に装着されて本体１の電源（図
示せず）がオンされると、動作を開始する（ステップ８
１）。続　　　　　゛いて、ロック用ＩＣ１４が本体１
の種々の機器（ＣＰＵＩ　２．ＶＤｏｌ　３等）をリセ
ットし、その状態を保持する（ステップ８２）。これに
よって、本体１はゲームの実行が行なえない状態となっ
ている。次に、ロック用１０１４とキー用ＩＣ２４との
同期がとられる（ステップ８３）。このときの同期のと
り方について第５図を参照して説明する。ロック用ＩＣ
１４からキー用ＩＣ２４に与えられるリセット信号は、
クロック信号ＣＬＫの成る周期のクロック信号Φ４と次
の周期のクロック信号Φ１との間で出力されるようにロ
ック用ＩＣ１４のマシンサイクルが設定されている。そ
のため、キー用ＩＣ２４には、必ずクロック信号Φ１か
ら動作を開始することになる。したがって、キー用ＩＣ
２４はロック用ｒｃ１４と全く同一のマシンサイクルか
ら動作を開始することになる。. . □Ya□□6□Oh, 4] - An explanation of the physical movement will be given later with reference to FIG. First, ROM
When the cartridge 2 is attached to the main body 1 and the power of the main body 1 (not shown) is turned on, the operation starts (step 8).
1). Next, the locking IC 14 is inserted into the main body 1.
various devices (CPUI 2, VDol 3, etc.) are reset and their states are maintained (step 82). As a result, the main body 1 is in a state where it cannot execute the game. Next, the lock 1014 and key IC 24 are synchronized (step 83). How to achieve synchronization at this time will be explained with reference to FIG. IC for lock
The reset signal given from 14 to the key IC 24 is
The machine cycle of the locking IC 14 is set so that the clock signal Φ4 of the cycle of the clock signal CLK is outputted between the clock signal Φ1 of the next cycle. Therefore, the key IC 24 always starts its operation from the clock signal Φ1. Therefore, the key IC
24 starts its operation from exactly the same machine cycle as the locking rc14.

これによって、ロック用ＩＣ１４とキー用ＩＣ２４との
同期が取られ、以後完全に同期した状態でそれぞれが動
作を行なう。As a result, the lock IC 14 and the key IC 24 are synchronized, and thereafter they each operate in a completely synchronized state.

次に、ロック用ＩＣ１４およびキー用ＩＣ２４は、それ
ぞれが完全に同期した状態で所定の演算処理を行なう（
ステップ８４．８４”）。このとき、ロック用ＩＣ１４
で行なわれる演算処理とキー用ＩＣ２４で行なわれる演
算処理とは同じものである。したがって、もしＲＯＭカ
ートリッジ２が正規のものであれば、ステップＳ４およ
びステップＳ４＝で行なわれる演算の結果も同じものと
なる。次に、ロック用ＩＣ１４とキー用ＩＣ２４との間
で演算結果の授受が行なわれる（ステップ３５）。続い
て、ロック用ＩＣ１４およびキー用ＩＣ２４は、自己が
行なった演算の結果と、相手方が行なった演算の結果と
を比較照合し、それぞれが一致するか否かを判断する（
ステップ３６）。Next, the lock IC 14 and the key IC 24 each perform predetermined calculation processing in a completely synchronized state (
Step 84.84"). At this time, the locking IC 14
The arithmetic processing performed by the key IC 24 and the arithmetic processing performed by the key IC 24 are the same. Therefore, if the ROM cartridge 2 is a regular one, the results of the calculations performed in step S4 and step S4= will also be the same. Next, the calculation results are exchanged between the lock IC 14 and the key IC 24 (step 35). Next, the lock IC 14 and the key IC 24 compare and match the results of the calculations performed by themselves and the results of the calculations performed by the other party, and determine whether or not they match (
Step 36).

上述のように、ＲＯＭカートリッジ２が正規のものであ
れば、この演算結果は一致する筈であるから、一致しな
い場合はＲＯＭカートリッジ２が正規のものでないと判
断され、本体１のリセット状態が解除されない（ステッ
プＳ７）。したがって、本体１ではゲームの実行が行な
われない。一方、ロック用ＩＣ１４の演算結果とキー用
Ｉ　Ｃ２４の演算結果とが一致した場合は、本体１のＣ
Ｐ、Ｕ１２やＶＤＣｌ３等のリセット状態が解除される
（ステップ８８）。これによって、本体１のＣＰＵ１２
はＲＯＭカートリッジ２のプログラムＲＯＭ２２に記憶
されたゲームプログラムの実行を開始する。As mentioned above, if the ROM cartridge 2 is a genuine one, the results of this calculation should match, so if they do not match, it is determined that the ROM cartridge 2 is not a genuine one, and the reset state of the main body 1 is released. No (step S7). Therefore, the game is not executed on the main body 1. On the other hand, if the calculation result of the lock IC 14 and the calculation result of the key IC 24 match, then
The reset states of P, U12, VDCl3, etc. are released (step 88). As a result, the CPU 12 of main body 1
starts executing the game program stored in the program ROM 22 of the ROM cartridge 2.

第６図は上記実施例のさらに詳しい動作を説明するため
のフローチャートである。以下、この第６図を参照して
、上記実施例の詳細な動作を説明する。ＲＯＭカートリ
ッジ２が本体１に装着されて、本体１の電源（図示せず
）がオンされるがまたはリセットスイッチＲ８がオンさ
れると、ロック用ＩＣ１４のリセット動作が行なわれ、
ロック用ＩＣ１４は動作を開始する（ステップ５１０）
。FIG. 6 is a flowchart for explaining more detailed operation of the above embodiment. The detailed operation of the above embodiment will be explained below with reference to FIG. When the ROM cartridge 2 is attached to the main body 1 and the power of the main body 1 (not shown) is turned on, or when the reset switch R8 is turned on, the locking IC 14 is reset.
The locking IC 14 starts operating (step 510)
.

続いて、ステップＳ１１に進み、ロック用ＩＣ１４は自
己がロック用ＩＣか゛キー用ＩＣかを判断する。この判
断は、第３図で説明したように、成る端子が接地されて
いるかあるいは電源ラインに接続されているかを判別す
ることによって行なわれる。この場合、ロック用ＩＣと
判断される筈であるが、たとえば配線ミスや動作不良等
によってキー用ＩＣと判断された場合は、不安定な状態
となり何の動作も行なわれない。ロック用ＩＣと判断さ
れた場合は、ステップ８１２に進み、本体１がゲームプ
ログラムを実行しないように各回路にリセットをかけ、
このリセット状態を続ける。すなわち、ＣＰＵ１２やＶ
ＤＣｌ　３は、後述ノステップ８２１においてリセット
解除されるまでリセット状態に強制されて不能動化され
ることになる。Next, the process proceeds to step S11, and the lock IC 14 determines whether it is a lock IC or a key IC. This determination is made by determining whether the terminal is grounded or connected to the power supply line, as explained in FIG. In this case, it is supposed to be determined to be a lock IC, but if it is determined to be a key IC due to a wiring error or malfunction, for example, the IC becomes unstable and no operation is performed. If it is determined to be a locking IC, the process proceeds to step 812, where each circuit is reset so that the main body 1 does not execute the game program.
Continue this reset state. In other words, CPU12 and V
DCl 3 will be forced into the reset state and disabled until it is released from reset in step 821, described below.

また、このステップ８１２では、キー用ＩＣ２４をリセ
ットする。次に、ステップ８１３に進み、ロック用ＩＣ
１４はキー用ＩＣ２４のリセットを解除し、ロック用ｒ
ｃ１４との同期をとる。このステップ３１３の動作は、
第１図のステップＳ３に対応し、その詳細な動作は第１
図において説明したのでここでは省略する。Further, in this step 812, the key IC 24 is reset. Next, the process proceeds to step 813, where the lock IC
14 releases the reset of the key IC 24, and the lock r
Synchronize with c14. The operation of this step 313 is as follows:
Corresponds to step S3 in FIG. 1, and its detailed operation is described in
Since it has been explained in the figure, it will be omitted here.

ステップ８１３でキー用Ｉ　Ｃ２４のリセットが解除さ
れると、キー用ＩＣ２４は、自己がロック用ｒＣかキー
用ＩＣかを判断する（ステップ８１１−）。このステッ
プ８１１−の判断は、前述のステップ８１１と同様に、
キー用ＩＣ２４の成る端子が接地されているか電源ライ
ンに接続されているかを判別することによって行なわれ
る。このステップ５１１−ではキー用ＩＣと判断される
筈であるが、配線ミスや動作不良等によりロック用ＩＣ
と判断された場合は、不安定な状態となり何の動作も行
なわれない。一方、キー用ＩＣと判断された場合は、ス
テップ８１４−以下の動作が実行される。これに対し、
ロック用ＩＣ１４では、ステップ８１３の動作の後、ス
テップ８１４以下の動作が実行される。以後、ロック用
ＩＣ１４およびキー用ＩＣ２４では、全く同様の動作が
同期して（時間軸が一致して）行なわれる。When the reset of the key IC 24 is released in step 813, the key IC 24 determines whether it is a lock RC or a key IC (step 811-). The determination at step 811- is similar to step 811 described above.
This is done by determining whether the terminal of the key IC 24 is grounded or connected to the power supply line. In this step 511-, it should be determined that it is a key IC, but due to a wiring error or malfunction, it may be determined that it is a lock IC.
If it is determined that this is the case, the system will be in an unstable state and no action will be taken. On the other hand, if it is determined that it is a key IC, the operations from step 814 onwards are executed. On the other hand,
After the operation of step 813, the lock IC 14 executes the operations of step 814 and subsequent steps. Thereafter, the lock IC 14 and key IC 24 perform exactly the same operations synchronously (with the same time axes).

まず、ロック用ｒｃ１４およびキー用ＩＣ・２４は、乱
数的に暗号符号を出力する（ステップＳ１４および８１
４Ｍ。この暗号符号の出力は全く同じランダム関数を用
いて行なわれる。そして。First, the lock rc 14 and the key IC 24 randomly output cryptographic codes (steps S14 and 81
4M. The output of this cryptographic code is performed using exactly the same random function. and.

ランダム関数に与えられる条件もロック用ｆｃ１４とキ
ー用ＩＣ２４とで同じである。したがって、ＲＯＭカー
トリッジ２が正規のものである場合は、ロック用Ｉ　Ｃ
１’４で発生される暗号符号とキー用ｒｃ２４で発生さ
れる暗号符号とは全く同一のものとなる。次に、ロック
用ＩＣ１４およびキー用ＩＣ２４はデータの交信を行な
い、それぞれ相手方の発生した暗号符号を入力する（ス
テップ＄１５および８１５Ｍ。続いて、相手方から入力
した暗号符号に基づいて、所定の演算処理を行なう（ス
テップ８１６およびＳ　１６−　＞、。この演算処理に
用いられる演算式は、ロック用ＩＣ１４とキー用ＩＣ２
４とで全く同一のため、入力される暗号符号が同一の場
合はこの演算結果も同一となる。The conditions given to the random function are also the same for the lock fc 14 and the key IC 24. Therefore, if the ROM cartridge 2 is a genuine one, the lock IC
The cipher code generated by 1'4 and the cipher code generated by the key rc24 are completely the same. Next, the lock IC 14 and the key IC 24 exchange data, and each inputs the code code generated by the other party (steps $15 and 815M. Then, based on the code code input from the other party, a predetermined calculation is performed. Processing is performed (steps 816 and S16->). The calculation formula used for this calculation process is based on the lock IC 14 and key IC 2.
4 are exactly the same, so if the input cryptographic codes are the same, the results of this calculation will also be the same.

次に、ロック用１０１４およびキー用ＩＣ２４は演算の
結果をそれぞれ相手方のＩＣに出力する（ステップ８１
７および８１７Ｍ。応じて、ロック用１０１４およびキ
ー用Ｉ　Ｃ２４は相手方から出力された演算結果を入力
する（ステップ８１８および８１８Ｍ。ここで、ロック
用ＩＣ１４およびキー用ＩＣ２４は全く同じ動作を同期
して行なっているため、相手方のＩＣから入力される演
算結果も同一のタイミングで入力されることになる。し
たがって、この実施例では、演算結果の一致のみならず
、時間軸方向（すなわち実行しているステップ番号）の
一致も真偽判別のために考慮していることになる。Next, the lock IC 1014 and the key IC 24 each output the result of the calculation to the other IC (step 81
7 and 817M. Accordingly, the lock IC 1014 and the key IC 24 input the calculation results output from the other party (steps 818 and 818M. Here, since the lock IC 14 and the key IC 24 are performing the exact same operation synchronously, , the calculation results input from the other party's IC are also input at the same timing.Therefore, in this embodiment, not only the calculation results match, but also the calculation results in the time axis direction (that is, the step number being executed) Matching is also taken into consideration for determining authenticity.

次に、ロック用ＩＣ１４は、キー用ＩＣ２４から入力し
た演算結果と、自己が行なった演算結果とを比較照合し
、一致するか否かを判断する。この照合の結果一致しな
いと判断された場合は、本体１の各回路（ＣＰＵ１２や
ＶＤＣＩ　３１）（７）！Ｊセット状態を保持する（ス
テップ８２０＞。これによって、本体１はゲームプログ
ラムの実行が禁止される。なお、このようなりセラ１〜
状態の保持動作に代えて警報を発生させるようにしても
よいし、または初期状態すなわちステップ８１１の動作
に戻るように制御してもよい。Next, the lock IC 14 compares and collates the calculation result input from the key IC 24 with the calculation result performed by itself, and determines whether or not they match. If it is determined that they do not match as a result of this comparison, each circuit of the main body 1 (CPU 12 and VDCI 31) (7)! The J set state is maintained (step 820>. As a result, the main unit 1 is prohibited from executing the game program.
Instead of the state holding operation, an alarm may be generated, or control may be performed to return to the initial state, that is, the operation of step 811.

一方、照合の結Ｗｓの演算結果が一致したと判断された
場合は、ＣＰＵ１２やＶＤＣ１３等のリセット状態を解
除する（ステップ５２１）。続いて、ロック用ＩＣ１４
は所定のランダム関数に基づいて第１および第２の乱数
データを発生する（ステップ５２２）。次に、ロック用
ＩＣ１４は、上述の第２の乱数データで演算式の種類を
選択し、第１および第２の乱数データをその選択された
演算式に代入する代入値としてセットする（ステップ５
２３）。すなわち、この実施例では、第２の演算処理と
してｎ　（正の整数）種類の′／１４算式が予め設定さ
れており、その中から第２の乱数データに対応する演算
式が選択されるのである。次に、選択された演算式に第
１および第２の乱数データが代入されてその演算が実行
される（ステップ５２４）。以上のステップ８１９〜８
２４の動作は、　　　　・キー用ＩＣ２４においても全
く同じタイミングで行なわれている。そして、第１およ
び第２の乱数データを発生させるためのランダム間数も
ロック用ＩＣ１４で用いられるものと同じものが用いら
れる。さらに、第１および第２の乱数データを発生させ
るとき、ランダム関数に与えられる条件は、ロック用Ｉ
Ｃ１４とキー用ＩＣ２４とで全く同一である。したがっ
て、演算式も全く同じものが選択され、その結果も同一
となる。次に、ロック用ＩＣ１４はステップ＄２４の演
算結果をキー用■Ｃ２４に与えるとともに、キー用ＩＣ
２４で演算された結果を受取る（ステップ５２５）。同
様の動作がキー用ＩＣ２４でも行なわれる。次に、ロッ
ク用ＩＣ１４はキー用ＩＣ２４から受取った演算結果と
、自己の演算結果とを比較照合し一致しているか否かを
判断する。On the other hand, if it is determined that the calculation result of the verification result Ws matches, the CPU 12, VDC 13, etc. are released from the reset state (step 521). Next, lock IC14
generates first and second random number data based on a predetermined random function (step 522). Next, the locking IC 14 selects the type of arithmetic expression using the second random number data, and sets the first and second random number data as substitution values to be substituted into the selected arithmetic expression (step 5).
23). That is, in this embodiment, n (positive integer) types of '/14 formulas are preset as the second calculation process, and the calculation formula corresponding to the second random number data is selected from among them. be. Next, the first and second random number data are substituted into the selected arithmetic expression and the arithmetic operation is executed (step 524). Above steps 819-8
The operations of 24 are performed at exactly the same timing in the key IC 24 as well. The same random number as that used in the locking IC 14 is also used for generating the first and second random number data. Furthermore, when generating the first and second random number data, the conditions given to the random function are as follows:
The C14 and the key IC24 are completely the same. Therefore, the exact same arithmetic expressions are selected, and the results are also the same. Next, the lock IC 14 gives the calculation result of step $24 to the key IC 24, and also sends the key IC 14 to the key IC 24.
24 is received (step 525). A similar operation is performed on the key IC 24 as well. Next, the lock IC 14 compares the calculation result received from the key IC 24 with its own calculation result and determines whether or not they match.

もし、本体１に装着されたＲＯＭカートリッジ２が正規
のものでない場合は、演算結果に不一致が生じるため、
そのときはＣＰＵ１２やＶＤＣＩ３等を強制的にリセッ
ト状態にして、以後の動作を停止させる（ステップ５２
７）。If the ROM cartridge 2 installed in the main body 1 is not a genuine one, there will be a discrepancy in the calculation results.
In that case, the CPU 12, VDCI 3, etc. are forcibly reset and the subsequent operations are stopped (step 52).
7).

一方、キー用ＩＣ２４から受取った演算結果と自己の演
算結果とが一致した場合は、再びステップＳ２２の動作
に戻り、以後ステップ８２２〜８２６の動作を繰返す。On the other hand, if the calculation result received from the key IC 24 matches the own calculation result, the operation returns to step S22 again, and thereafter the operations of steps 822 to 826 are repeated.

すなわち、この実施例では、本体１が動作している限り
第２の演算処理用プログラムを実行し、１回でも演算結
果の不一致が生じた場合は、ステップ３２７でＣＰＵ１
２やＶＤＣ１３の動作が停止される。これによって、本
体１でのゲームプログラムの実行が禁止される。なお、
ステップ８２６および８２７と同様の動作もキー用ＩＣ
２４で行なわれている。但し、キー用ＩＣ２４では、本
体１の各回路のリセット、リセット状態の解除の動作に
ついては、リセット信号の出力光がないので、本体１の
各回路には何ら影響を与えない。That is, in this embodiment, the second calculation processing program is executed as long as the main body 1 is operating, and if a discrepancy in the calculation results occurs even once, the CPU 1 is executed in step 327.
2 and VDC 13 are stopped. As a result, execution of the game program on the main body 1 is prohibited. In addition,
The same operation as steps 826 and 827 is also performed on the key IC.
It is held on the 24th. However, in the key IC 24, since there is no output light of the reset signal regarding the operation of resetting each circuit of the main body 1 and canceling the reset state, each circuit of the main body 1 is not affected at all.

上述の実施例では、ステップ８１．９における第１の演
算処理の演算結果の照合動作だけでも十分な真偽判別が
行なえるが、本体１が動作している限り常時ステップ８
２２〜８２６で第２の演算処理およびその演算結果の比
較照合を行なっているため、はぼ完全な真偽判別が行な
える。したがって、ＲＯＭ２２およびＲＯＭ２３のプロ
グラム内容をコピーしたもの、またはこれに類似のプロ
グラムを記憶したＲＯＭを含むＲＯＭカートリッジ２を
不正販売しようとする場合は、キー用ＩＣ２４と全く同
一のハード回路を入手しない限り上記実施例のプロテク
トを破ることは不可能である。In the above-mentioned embodiment, it is possible to perform a sufficient authenticity determination just by comparing the calculation results of the first calculation process in step 81.9, but as long as the main body 1 is operating, step 8 is always performed.
Since the second arithmetic processing and the comparison and verification of the arithmetic results are carried out in steps 22 to 826, it is possible to perform almost complete authenticity determination. Therefore, if you try to illegally sell a ROM cartridge 2 containing a copy of the program contents of the ROM 22 and ROM 23, or a ROM that stores a similar program, unless you obtain a hardware circuit that is exactly the same as the key IC 24. It is impossible to break the protection of the above embodiment.

また、キー用ＩＣ２４に通常の規格とは異なるカスタム
メイドのものを用いれば、コストの面でこの実施例のプ
ロテクトを破ることはほぼ完全に不可能となる。Furthermore, if a custom-made key IC 24 different from the usual standard is used, it becomes almost completely impossible to break the protection of this embodiment in terms of cost.

第７図はこの発明の他の実施例の動作を説明するための
′フローチャートである。なお、この実施例では、ハー
ド回路は上記実施例とほぼ同様のものが用いられるが、
ロック用ＩＣ１４のＲＡＭ１４３およびキー用ＩＣ２４
のＲＡＭ２４３にはカウンタエリア（以下、単にカウン
タと称す）ＣＴが設けられる。また、ロック用ＩＣ１４
のＲＯＭ１４２およびキー用ＩＣ２４のＲＯＭ２４２に
は、上記実施例と同様に、第１および第２の演算処理用
プログラム、演算結果の比較照合のための判断プログラ
ムおよび本体１の制御プログラムが含まれる。第２の演
算処理用プログラムはカラ２９０丁で計数される所定回
数分繰返して行なわれ、判断プログラムは第２の演算処
理用プログラムが終了するごとに演算結果の比較照合を
行ない、制御プログラムは判断プログラムの比較照合結
果が複数回分すべて一致したときに以後本体１を連続的
に能動化させる。FIG. 7 is a flowchart for explaining the operation of another embodiment of the present invention. In this example, the hardware circuit used is almost the same as that of the above example.
RAM143 of lock IC14 and key IC24
The RAM 243 is provided with a counter area (hereinafter simply referred to as a counter) CT. Also, lock IC14
The ROM 142 of the key IC 24 and the ROM 242 of the key IC 24 include first and second arithmetic processing programs, a judgment program for comparing and collating the arithmetic results, and a control program for the main body 1, as in the above embodiment. The second arithmetic processing program is repeated for a predetermined number of times counted by 290 Karachi, the judgment program compares and verifies the arithmetic results every time the second arithmetic processing program ends, and the control program makes a judgment. When the results of comparison and verification of the program match all the times, the main body 1 is subsequently activated continuously.

次に、第７図を参照してこの発明の他の実施例の動作を
説明する。なお、この第７図のフローチャートは以下の
点を除いて第６図のフローチャートと同様であり、相当
する部分には同一のステップ番号を付しその説明を省略
する。図において、この実施例では、第６図のステップ
８２１に対応する部分でステップ５２１ａの動作が行な
われる。Next, the operation of another embodiment of the present invention will be explained with reference to FIG. The flowchart in FIG. 7 is similar to the flowchart in FIG. 6 except for the following points, and corresponding parts are given the same step numbers and their explanations will be omitted. In the figure, in this embodiment, the operation of step 521a is performed in a portion corresponding to step 821 in FIG.

すなわち、このステップ５２１ａでは、ＲＡＭ　１４３
のカウンタＣＴがリセットされる。その後、ステップ８
２２〜８２４で第２の演算処理が実行され、その後ロッ
ク用ＩＣ１４とキー用ＩＣ２４との間で演算結果の授受
が行なわれる（ステップ５２５）。次に、ステップＳ２
６で自己の演算結果とキー用ｒｃ２４の演算結果との比
較照合が行なわれ、不一致の場合はステップ５２７ａで
本体１のリセット状態が保持される。一方、演算結果が
一致した場合はステップ８２８でカウンタＣＴが歩進さ
れ、カウンタＣＴの計数値が所定値になったか否かがス
テップ８２９で判断される。カウンタＣＴの計数値が所
定値に達していない場合は、再びステップＳ２２の動作
に戻り、第２の演算処理が実行される。この動作はカウ
ンタＣＴの計数値が所定値に達するまで繰返して行なわ
れる。この動作の繰り返しの中で、１回でも演算結果の
不一致が生じた場合は、ステップ５２７ａに進み本体１
のリセット状態が保持される。これによって、ゲームプ
ログラムの実行が禁止される。一方、カウンタＣＴの計
数値が所定値に達するまですべて演算結果の一致が判断
された場合は、ステップ８３０ｋｍｍみ、ＣＰＵ１２や
ＶＤＣＩ　３等（７）　’Ｊ　セｙト状態が解除される
。これによって、ゲームプログラムの実行が開始される
。なお、キー用ＩＣ２４でも上記のロック用ＩＣ１４の
動作と全く同様の動作が行なわれている。That is, in this step 521a, the RAM 143
counter CT is reset. Then step 8
The second calculation process is executed in steps 22 to 824, and then the calculation results are exchanged between the lock IC 14 and the key IC 24 (step 525). Next, step S2
At step 6, the calculation result of the main body 1 is compared with the calculation result of the key rc 24, and if they do not match, the reset state of the main body 1 is maintained at step 527a. On the other hand, if the calculation results match, the counter CT is incremented in step 828, and it is determined in step 829 whether the counted value of the counter CT has reached a predetermined value. If the count value of the counter CT has not reached the predetermined value, the process returns to step S22 and the second calculation process is executed. This operation is repeated until the count value of the counter CT reaches a predetermined value. During the repetition of this operation, if a discrepancy in the calculation results occurs even once, the process proceeds to step 527a and the main body 1
The reset state of is maintained. This prohibits execution of the game program. On the other hand, if it is determined that all the calculation results match until the count value of the counter CT reaches a predetermined value, the CPU 12, VDCI 3, etc. (7)'J set state is released after step 830 km. As a result, execution of the game program is started. Note that the key IC 24 also operates in exactly the same manner as the lock IC 14 described above.

なお、第７図の実施例では、第２の演算処理を複数回繰
返して行なうようにしているが、第２の演算処理を１回
だけ実行してその演算結果の比較照合を行ない、その照
合結果に基づいて本体１のリセット、リセット解除の制
御を行なうようにしてもよい。In the embodiment shown in FIG. 7, the second arithmetic process is repeated multiple times, but the second arithmetic process is executed only once and the results of the arithmetic operation are compared and verified. Based on the results, the reset and reset cancellation of the main body 1 may be controlled.

また、第１の演算処理用プログラムの演算結果が一致し
たことによって本体１を能動化し、その後筒２の演算処
理用プログラムを複数回行ない、その間に演算結果の不
一致があれば本体１を不能動化し、複数回実行しても演
算結果に不一致がなければ以後は本体１を電源がオフさ
れるまで本体１を能動化し続けるようにしてもよい。In addition, when the calculation results of the first calculation processing program match, the main body 1 is activated, and then the calculation processing program of the cylinder 2 is executed multiple times, and if there is a discrepancy in the calculation results during that time, the main body 1 is disabled. If there is no discrepancy in the calculation results even if the calculation results are executed multiple times, the main body 1 may continue to be activated until the main body 1 is powered off.

なお、以上説明した実施例では、外部記憶装置として、
ＲＯＭカートリッジを用いているが、このようなＲＯＭ
カートリッジに代えて、ＩＣカードやフロッピィディス
クや光メモリまたは光カード等を用いてもよい。In addition, in the embodiment described above, the external storage device is
A ROM cartridge is used, but such a ROM
Instead of the cartridge, an IC card, floppy disk, optical memory, optical card, or the like may be used.

第８図は外部記憶装置としてフロッピィディスクを用い
た場合を示す平面図である。図において、フロッピィデ
ィスク５は、周知のごとくケース５１とこのケース５１
内に回転自在に収納される円盤状磁気シート５２とを含
む。そして、ケース５１には、キー用ＩＣ２４と、この
キー用ＩＣ２４と外部装置との接続を図るためにケース
５１の表面に露出して形成されている電極５３とが設け
られる。このようなフロッピィディスク５を受入れる本
体１の内部には、第９図に示すように、フ０ツビイディ
スクドライバＦＤと、電極５３と内部回路との接続を図
るためのコンタクトビン１７とが設けられる。FIG. 8 is a plan view showing a case where a floppy disk is used as an external storage device. In the figure, the floppy disk 5 has a case 51 and a case 51, as is well known.
It includes a disc-shaped magnetic sheet 52 rotatably housed inside. The case 51 is provided with a key IC 24 and an electrode 53 formed exposed on the surface of the case 51 in order to connect the key IC 24 to an external device. Inside the main body 1 that receives such a floppy disk 5, as shown in FIG. 9, a floppy disk driver FD and a contact pin 17 for connecting the electrode 53 and the internal circuit are provided. It will be done.

なお、第２図の実施例では、本体１はフロッピィディス
ク５を直接装着し得るようには構成されていないので、
第１０図に示すような構成としてもよい。すなわち、Ｒ
ＯＭカートリッジ２と同形状を有し、本体１に対して着
脱自在に構成された接続アダプタ２−を設け、この接続
アダプタ２−にフロッピィディスク読取装置６を接続す
る。そして、このフロッピィディスク読取装置６に第８
図に示すようなフロッピィディスク５を装着するように
すればよい。この場合、フロッピィディスク読取装置６
内には、本体１内に設けられたロック用ＩＣ１４と全く
同様のロック用ＩＣを設け、ＲＯＭカートリッジ２に代
えてフロッピィディスク５を用いる場合はフロッピィデ
ィスク読取装置６内のロック用ＩＣで本体１の内部回路
のりセットまたはリセット解除を制ｉするようにすれば
よい。また、フロッピィディスク読取装置６内にロック
用ＩＣを設けずに、本体１に内蔵された０ツク用１０１
４とフロッピィディスク５に設けられたキー用ＩＣ２４
とで真偽判別を行なうようにすることもできる。In the embodiment shown in FIG. 2, the main body 1 is not configured so that the floppy disk 5 can be directly attached.
A configuration as shown in FIG. 10 may also be used. That is, R
A connection adapter 2- having the same shape as the OM cartridge 2 and configured to be detachably attached to the main body 1 is provided, and a floppy disk reading device 6 is connected to this connection adapter 2-. Then, this floppy disk reading device 6 has an eighth
A floppy disk 5 as shown in the figure may be installed. In this case, the floppy disk reader 6
A locking IC that is exactly the same as the locking IC 14 provided in the main body 1 is provided inside the main body 1, and when a floppy disk 5 is used instead of the ROM cartridge 2, the locking IC in the floppy disk reader 6 is used to lock the main body 1. What is necessary is to control the internal circuit setting or reset cancellation. In addition, without providing a locking IC in the floppy disk reading device 6, the floppy disk reading device 6 has a built-in 0-tock 101
4 and the key IC 24 provided on the floppy disk 5
Authenticity can also be determined by .

なお、第１０図において、接続アダプタ２−に接続され
る装置自身に記憶手段を含むような場合（たとえばシン
セサイザ用ＲＯＭを含む音源装置等を接続した場合）に
おいては、接続アダプタ２−内にキー用Ｉ　Ｃ２４を設
け、このキー用ＩＣ２４と本体１に内蔵されたロック用
ＩＣ１４とで協働して外部記憶装置の真偽判別を行なう
ようにすればよい。In addition, in FIG. 10, if the device connected to the connection adapter 2- includes a storage means (for example, when a sound source device including a ROM for a synthesizer is connected), there is a key in the connection adapter 2-. The key IC 24 and the lock IC 14 built into the main body 1 may cooperate to determine the authenticity of the external storage device.

なお、以上説明した実施例では、この発明を家　　　　
゛す庭用ビデオゲーム装置に適用したものについて示　
　　　　′したが、この発明は家庭用ビデオゲーム装置
に限らず業務用ビデオゲーム装置あるいはその他種々の
用途で利用されるコンピュータシステム等にも　　　　
゛適用することができる。Note that in the embodiments described above, this invention is
We will show you how it is applied to a garden video game device.
However, this invention is applicable not only to home video game devices but also to arcade video game devices and computer systems used for various other purposes.
``Can be applied.

［発明の効果］ 以上のように、この発明によれば、外部記憶装置側と本
体側でそれぞれ関連性を有する真偽判別のためのプログ
ラムを記憶しておき、外部記憶装置が本体に接続された
とき、外部記憶装置の第１の処理手段および本体の第２
の処理手段にそれぞれのプログラムを実行させ、これら
第１の処理手段および第２の処理手段の動作状態が所定
の関係になったときのみ本体の中央処理手段の動作を能
動化させるようにしたので、正規でない外部記憶装置が
装着されたときは本体の動作を確実に禁止することがで
きる。また、第１および第２の処理手段は同じ性能を有
しているため、単に真偽判別のためのプログラムをコピ
ーしただけでは本体を作動させることができず、全く同
一の性能を有するハード回路を入手しない限りこの発明
のプロテクトを破ることができない。これによって、正
規でない外部記憶装置の使用をほぼ完全に排除すること
ができる。したがって、粗悪なソフトウェアが市場に氾
濫するのを未然に防止することができ、情報処理装置本
体の商品価値が損われることがない。また、消費者に対
しても品質の粗悪なソフトウェアが提供されることを間
接的に防止することができる。[Effects of the Invention] As described above, according to the present invention, programs for determining authenticity that are related to each other are stored on the external storage device side and the main body side, and the external storage device is connected to the main body. When the first processing means of the external storage device and the second processing means of the main body
The processing means of the main body are made to execute respective programs, and the operation of the central processing means of the main body is activated only when the operating states of the first processing means and the second processing means reach a predetermined relationship. , it is possible to reliably prohibit the operation of the main body when an unauthorized external storage device is installed. In addition, since the first and second processing means have the same performance, it is not possible to operate the main body simply by copying the program for determining authenticity; You cannot break the protection of this invention unless you obtain the . This makes it possible to almost completely eliminate the use of unauthorized external storage devices. Therefore, it is possible to prevent inferior software from flooding the market, and the commercial value of the information processing device itself is not impaired. Furthermore, it is possible to indirectly prevent poor quality software from being provided to consumers.

【図面の簡単な説明】[Brief explanation of drawings]

第１図はこの発明の一実施例の基本的な動作を示すフロ
ーチャートである。第２図はビデオゲーム装置に適用さ
れたこの発明の一実施例を示す外観斜視図である。第３
図は第２図に示す実施例の電気回路部分を示す概略ブロ
ック図である。第４図は第３図に示すロック用ＩＣ１４
の詳細を示すブロック図である。第５図は第４図に示す
分周器１４６の動作を説明するためのタイムチャートで
ある。第６図はこの発明の一実施例の詳細な動作を示す
フローチャートである。第７図はこの発明の他の実施例
の詳細な動作を示すフローチャートである。第８図は外
部記憶装置として用いられるフロッピィディスクを示す
平面図である。第９図は第８図に示すフロッピィディス
クを受入れる本体の内部構造を簡単に示す図である。第
１０図はフロッピィディスクを外部記憶装置として用い
る場合の一例を示す外観斜視図である。 図において、１は本体、２はＲＯＭカートリッジ、５は
フロッピィディスク、６はフロッピィディスク読取装置
、２−は接続アダプタ、１２はＣｐｕ、１３はＶＤｃ、
１４Ｇ、ｔＯｙり用ＩＣ１１５は発振器、２２はプログ
ラムＲＯＭ、２３はキャラクタＲＯＭ、２４はキー用Ｉ
Ｃを示す。 第１図 第２図 第３図 第５図 リセット信号 ２４．・ １７　　　５　　トＤFIG. 1 is a flowchart showing the basic operation of an embodiment of the present invention. FIG. 2 is an external perspective view showing an embodiment of the present invention applied to a video game device. Third
This figure is a schematic block diagram showing the electric circuit portion of the embodiment shown in FIG. 2. Figure 4 shows the locking IC 14 shown in Figure 3.
FIG. 2 is a block diagram showing details of the FIG. FIG. 5 is a time chart for explaining the operation of frequency divider 146 shown in FIG. FIG. 6 is a flowchart showing the detailed operation of one embodiment of the present invention. FIG. 7 is a flowchart showing the detailed operation of another embodiment of the present invention. FIG. 8 is a plan view showing a floppy disk used as an external storage device. FIG. 9 is a diagram briefly showing the internal structure of the main body that receives the floppy disk shown in FIG. 8. FIG. 10 is an external perspective view showing an example of using a floppy disk as an external storage device. In the figure, 1 is the main body, 2 is a ROM cartridge, 5 is a floppy disk, 6 is a floppy disk reader, 2- is a connection adapter, 12 is a CPU, 13 is a VDC,
14G, tOy IC 115 is an oscillator, 22 is a program ROM, 23 is a character ROM, 24 is an I for keys.
Indicates C. Figure 1 Figure 2 Figure 3 Figure 5 Reset signal 24.・17 5 D

Claims (5)

【特許請求の範囲】[Claims] （１）情報処理装置本体と、この情報処理装置本体に対
して着脱自在に構成された外部記憶装置とからなる情報
処理システムにおいて、前記外部記憶装置のソフトウェ
アの真偽を管理するシステムであつて、 前記外部記憶装置は、所望の情報処理のためのプログラ
ムを記憶する記憶手段、 当該外部記憶装置の真偽を判別するためのプログラムを
記憶する第１の半導体メモリ、および前記第１の半導体
メモリに記憶されているプログラムを実行する第１の処
理手段を含み、前記情報処理装置本体は、前記記憶手段
に記憶されているプログラムに基づいて所望の情報処理
を実行する中央処理手段、前記第１の半導体メモリに記
憶されているプログラムに関連するプログラムであり、
かつ前記外部記憶装置の真偽判別のためのプログラムを
記憶する第２の半導体メモリ、および 前記第１の処理手段と同じ性能を有し、かつ前記第２の
半導体メモリに記憶されているプログラムを実行する第
２の処理手段を含み、 さらに、前記中央処理手段の動作に先立つて、前記第１
の処理手段が前記第１の半導体メモリに記憶されている
プログラムを実行しかつ前記第２の処理手段が前記第２
の半導体メモリに記憶されているプログラムを実行する
とき、第１の処理手段の動作状態と第２の処理手段の動
作状態とが所定の関係であることを判断する判断手段、
および前記判断手段が所定の関係を判断したことに基づ
いて、前記中央処理手段の動作を能動化させる能動化手
段を備える、外部記憶装置のソフトウェア管理システム
。(1) In an information processing system consisting of an information processing device main body and an external storage device configured to be detachably attached to the information processing device main body, a system for managing the authenticity of software in the external storage device, , the external storage device includes a storage means for storing a program for desired information processing, a first semiconductor memory for storing a program for determining authenticity of the external storage device, and the first semiconductor memory. The information processing apparatus main body includes a first processing means for executing a program stored in the storage means, a central processing means for executing desired information processing based on the program stored in the storage means; A program related to the program stored in the semiconductor memory of
and a second semiconductor memory storing a program for determining authenticity of the external storage device, and a program having the same performance as the first processing means and stored in the second semiconductor memory. further comprising a second processing means for executing the first processing means prior to operation of the central processing means;
The processing means executes the program stored in the first semiconductor memory, and the second processing means executes the program stored in the first semiconductor memory.
determining means for determining that the operating state of the first processing means and the operating state of the second processing means have a predetermined relationship when executing the program stored in the semiconductor memory of the second processing means;
and an activation means for activating the operation of the central processing means based on the determination of a predetermined relationship by the determination means. （２）前記第１の半導体メモリおよび前記第２の半導体
メモリは、同一のプログラム配列のプログラムを記憶し
、 前記第１の処理手段と前記第２の処理手段は、同一のハ
ードウェアで構成され、 前記判断手段は、前記第１の処理手段の動作状態と前記
第２の処理手段の動作状態とが一致していることを判断
することを特徴とする、特許請求の範囲第１項記載の外
部記憶装置のソフトウェア管理システム。(2) The first semiconductor memory and the second semiconductor memory store programs with the same program arrangement, and the first processing means and the second processing means are configured with the same hardware. , wherein the determining means determines whether the operating state of the first processing means and the operating state of the second processing means match. Software management system for external storage devices. （３）前記第１および第２の半導体メモリは、それぞれ
が第１の演算処理用プログラムと第２の演算処理用プロ
グラムの両方を記憶し、 前記第１および第２の処理手段は、対応する半導体メモ
リに記憶されている前記第１および第２の演算処理用プ
ログラムを順次実行し、 前記判断手段は、前記第１および第２の処理手段でそれ
ぞれ実行された前記第１の演算処理用プログラムの演算
結果が一致し、かつ前記第１および第２の処理手段でそ
れぞれ実行された前記第２の演算処理用プログラムの演
算結果が一致したことを判断することを特徴とする、特
許請求の範囲第２項記載の外部記憶装置のソフトウェア
管理システム。(3) The first and second semiconductor memories each store both a first arithmetic processing program and a second arithmetic processing program, and the first and second processing means store a corresponding one. The first and second arithmetic processing programs stored in a semiconductor memory are sequentially executed, and the determining means executes the first arithmetic processing programs respectively executed by the first and second processing means. Claims characterized in that it is determined that the calculation results of the second calculation processing program that are executed by the first and second processing means match. 3. The software management system for an external storage device according to item 2. （４）前記第１および第２の半導体メモリは、前記第２
の演算処理用プログラムとして複数回分の演算処理用プ
ログラムを記憶し、 前記第１および第２の処理手段は、前記第１の演算処理
用プログラムを実行した後、前記第２の演算処理用プロ
グラムを所定回数実行し、 前記能動化手段は、前記第１および第２の処理手段でそ
れぞれ実行された前記第１の演算処理用プログラムの演
算結果が一致し、かつ前記第１および第２の処理手段で
それぞれ所定回数実行された前記第２の演算処理用プロ
グラムの演算結果がすべて一致したことを前記判断手段
が判断したことに基づいて、前記中央処理手段の動作を
能動化させることを特徴とする、特許請求の範囲第３項
記載の外部記憶装置のソフトウェア管理システム。(4) The first and second semiconductor memories are connected to the second semiconductor memory.
A plurality of arithmetic processing programs are stored as arithmetic processing programs, and the first and second processing means execute the second arithmetic processing program after executing the first arithmetic processing program. is executed a predetermined number of times, and the activating means is configured to perform the activation means when the calculation results of the first calculation processing program executed by the first processing means and the second processing means match, and when the first processing means and the second processing means The operation of the central processing means is activated based on the judgment means determining that all the calculation results of the second calculation processing program executed a predetermined number of times match each other. , a software management system for an external storage device according to claim 3. （５）前記第１および第２の半導体メモリは、前記第２
の演算処理用プログラムとして複数回分の演算処理用プ
ログラムを記憶し、 前記第１および第２の処理手段は、前記第１の演算処理
用プログラムを実行した後、前記第２の演算処理用プロ
グラムを順次繰返して実行し、前記能動化手段は、前記
第１および第２の処理手段でそれぞれ実行された前記第
１の演算処理用プログラムの演算結果が一致し、かつ前
記第１および第２の処理手段でそれぞれ順次繰返して実
行されている前記第１および第２の演算処理用プログラ
ムの演算結果が一致していることを前記判断手段が判断
している限り、前記中央処理手段の動作を能動化させる
ことを特徴とする、特許請求の範囲第３項記載の外部記
憶装置のソフトウェア管理システム。(5) The first and second semiconductor memories are connected to the second semiconductor memory.
A plurality of arithmetic processing programs are stored as arithmetic processing programs, and the first and second processing means execute the second arithmetic processing program after executing the first arithmetic processing program. The activation means executes the execution repeatedly in sequence, and the activation means determines that the calculation results of the first calculation processing program executed by the first and second processing means match, and that the first and second processing Activating the operation of the central processing means as long as the determining means determines that the calculation results of the first and second calculation processing programs, which are repeatedly executed by the means, match each other. 4. A software management system for an external storage device according to claim 3, characterized in that:
JP60143026A 1985-06-24 1985-06-28 Authenticity discriminating element and external storage device using the same Expired - Lifetime JPH0760412B2 (en)

Priority Applications (14)

Application Number Priority Date Filing Date Title
JP60143026A JPH0760412B2 (en) 1985-06-28 1985-06-28 Authenticity discriminating element and external storage device using the same
CA000497868A CA1270339A (en) 1985-06-24 1985-12-17 System for determining a truth of software in an information processing apparatus
US06/812,929 US4799635A (en) 1985-06-24 1985-12-23 System for determining authenticity of an external memory used in an information processing apparatus
EP86304592A EP0206704B1 (en) 1985-06-24 1986-06-16 System for determining the authenticity of software in an information processing apparatus
DE3689574T DE3689574T2 (en) 1985-06-24 1986-06-16 System for determining the authenticity of software in an information processing system.
AU58816/86A AU599317B2 (en) 1985-06-24 1986-06-18 A system for determining a truth of software in an information processing apparatus
FI862598A FI92767C (en) 1985-06-24 1986-06-18 System for determining the authenticity of software in an information processing apparatus
NO862523A NO177548C (en) 1985-06-24 1986-06-23 System for determining the correctness of a software in a data processing device
US07/297,105 US5070479A (en) 1985-06-24 1989-01-13 External memory having an authenticating processor and method of operating same
AU64834/90A AU636401B2 (en) 1985-06-24 1990-10-19 An external memory unit for connection to a main data processing unit
US08/043,745 US5426762A (en) 1985-06-24 1993-04-07 System for determining a truth of software in an information processing apparatus
SG49494A SG49494G (en) 1985-06-24 1994-04-12 System for determining the authenticity of software in an information processing apparatus
HK195A HK195A (en) 1985-06-24 1995-01-05 System for determining the authenticity of software in an information processing apparatus
HK98104258A HK1005196A1 (en) 1985-06-24 1998-05-18 System for determining the authenticity of software in an information processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60143026A JPH0760412B2 (en) 1985-06-28 1985-06-28 Authenticity discriminating element and external storage device using the same

Publications (2)

Publication Number Publication Date
JPS623331A true JPS623331A (en) 1987-01-09
JPH0760412B2 JPH0760412B2 (en) 1995-06-28

Family

ID=15329181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60143026A Expired - Lifetime JPH0760412B2 (en) 1985-06-24 1985-06-28 Authenticity discriminating element and external storage device using the same

Country Status (1)

Country Link
JP (1) JPH0760412B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5155768A (en) * 1990-03-16 1992-10-13 Sega Enterprises, Ltd. Security system for software
JPH10512072A (en) * 1994-12-30 1998-11-17 エックステック，インコーポレイテッド Method and apparatus for protecting data stored in a semiconductor memory cell
DE4294540C2 (en) * 1991-12-27 2002-11-07 Nintendo Co Ltd Data processing system
JP2007188520A (en) * 2005-06-28 2007-07-26 Matsushita Electric Ind Co Ltd Verification method, information processor, recording medium, verification system, authentication program, and verification program
JP4559623B2 (en) * 1998-06-04 2010-10-13 株式会社バンダイナムコゲームス Security device, key device, program protection system, and method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58101349A (en) * 1981-11-25 1983-06-16 ザ・マグナボツクス・コンパニ− Program memory identification and data processing system
US4471216A (en) * 1979-11-09 1984-09-11 Compagnie Internationale Pour L'informatique Cii-Honeywell Bull (Societe Anonyme System and process for identification of persons requesting access to particular facilities
JPS60138699A (en) * 1983-12-27 1985-07-23 株式会社田村電機製作所 Coin selector

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4471216A (en) * 1979-11-09 1984-09-11 Compagnie Internationale Pour L'informatique Cii-Honeywell Bull (Societe Anonyme System and process for identification of persons requesting access to particular facilities
JPS58101349A (en) * 1981-11-25 1983-06-16 ザ・マグナボツクス・コンパニ− Program memory identification and data processing system
JPS60138699A (en) * 1983-12-27 1985-07-23 株式会社田村電機製作所 Coin selector

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5155768A (en) * 1990-03-16 1992-10-13 Sega Enterprises, Ltd. Security system for software
DE4294540C2 (en) * 1991-12-27 2002-11-07 Nintendo Co Ltd Data processing system
JPH10512072A (en) * 1994-12-30 1998-11-17 エックステック，インコーポレイテッド Method and apparatus for protecting data stored in a semiconductor memory cell
JP4559623B2 (en) * 1998-06-04 2010-10-13 株式会社バンダイナムコゲームス Security device, key device, program protection system, and method
JP2007188520A (en) * 2005-06-28 2007-07-26 Matsushita Electric Ind Co Ltd Verification method, information processor, recording medium, verification system, authentication program, and verification program

Also Published As

Publication number Publication date
JPH0760412B2 (en) 1995-06-28

Similar Documents

Publication Publication Date Title
EP0206704B1 (en) System for determining the authenticity of software in an information processing apparatus
US5004232A (en) Computer game cartridge security circuit
US4959861A (en) Security system for computer software
US6240517B1 (en) Integrated circuit card, integrated circuit card processing system, and integrated circuit card authentication method
US9350728B2 (en) Method and system for generating and authorizing dynamic password
JPH03172986A (en) Personal identification method using card
TW202016789A (en) Transaction processing method and device based on block chain and electronic equipment
JPH11506560A (en) How to safely put commands on a smart card
CA2240862A1 (en) An electronic anti-theft apparatus and related method
JPS623331A (en) Control system for software of external storage device
JP3125070B2 (en) IC card
US6959391B1 (en) Protection of the core part of computer against external manipulation
JPS61296433A (en) Software control system in external storage device
US5936543A (en) Secret information identification system
JPS627251A (en) Multifunctional telephone set
JP2820938B2 (en) External memory and information processing device using it
EP1214639A1 (en) Security system involving creation and auto-burning of a digital signature in an electronic device and intelligent token device
JP4254977B2 (en) Game system with execution program selection function
JPS60181887A (en) Inhibiting device of illegal access of ic card
JP2006018545A (en) Usb module
CN1142068A (en) Method for limiting use-time of TV computer-game and apparatus thereof
CN114021091A (en) Authorization method and device based on encryption lock, electronic device and storage medium
JPH1015201A (en) Game control device
GB2243701A (en) Controlling access to computer system features
JPS62251833A (en) Computer system

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term