JPS6232508B2

JPS6232508B2 -

Info

Publication number: JPS6232508B2
Application number: JP57031309A
Authority: JP
Inventors: Kazushi Sakamoto
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1982-02-27
Filing date: 1982-02-27
Publication date: 1987-07-15
Also published as: JPS58161043A

Description

【発明の詳細な説明】発明の技術分野本発明は、情報処理装置のための命令制御装置
に関し、特に、命令およびオペランド・データを
プリフエツチ（先取り）するバツフア・レジスタ
を有するシステムにおいて、先行する書き込み命
令の実行によりデータが更新された場合に、先取
りしたデータが更新されたデータとコンフリクト
（衝突）して古いデータとなつているか否かを調
べ、コンフリクトしているときには、先取りデー
タの代りに書き込みデータ・レジスタ中にあるコ
ンフリクトした書き込みデータを使用して、デー
タの更新性を確保するようにした命令制御装置に
関する。

技術の背景第１図は、本発明が適用される一般的な情報処
理装置の概略構成図である。図において、１は主
記憶装置、２は主記憶制御装置、３は命令制御装
置、４は命令レジスタ、５は読み出しデータ・レ
ジスタ、６は書き込みデータ・レジスタ、７は演
算実行装置を示す。

第２図は、第１図の装置において使用される命
令情報の一般形を示す。図において、OPはオペ
レーシヨン・コード、Ｒ１は書き込みオペランド
のデータ・アドレス、Ｒ２およびＲ３は、読み出
しオペランドのデータ・アドレスを示している。

命令レジスタ４には、主記憶装置１から、複数
個の命令が予め先取り、すなわちプリフエツチさ
れている。読み出しデータ・レジスタには、命令
レジスタ４中の命令が実行時に使用するオペラン
ド・データが、同様に予めプリフエツチされてい
る。

動作において、命令制御装置３は、命令レジス
タ４中の命令を順次取り出し、読み出しデータ・
レジスタ５中の対応するオペランド・データとと
もに、演算実行装置７に送り、命令を実行させ
る。

このように、命令およびデータをプリフエツチ
しておけば、命令およびデータを主記憶装置から
取り出すために必要なオーバーヘツド・タイムは
命令実行において考慮せずに済み、処理の高速化
を図ることができる。

しかし、このプリフエツチされたデータを格納
する読み出しデータ・レジスタは、主記憶装置中
にある対応データが更新されたときに、その一致
性が崩れて、誤処理を招くという問題をもつてい
る。書き込み命令によりあるアドレスにデータを
書き込んだ直後に、その同一アドレスからデータ
を読み出す場合は、比較的頻繁に生じるので、読
み出しデータ・レジスタ中のデータについて、更
新性の正否すなわちコンフリクトの有無をチエツ
クし、コンフリクト時には正しい最新データを使
用できるようにする動作を高速で行なうことが可
能な命令制御システムが必要とされる。

発明の目的および構成本発明は、上述した問題を解決する一つの有効
な手段を提供することを目的とするものであり、
命令レジスタ中の命令について、コンフリクト・
チエツクが必要なものを弁別し、コンフリクトが
検出されたときには、読み出しデータ・レジスタ
中のコンフリクトしたデータを、主メモリ中の正
しい更新データで置き換えることをせずに、書き
込みデータ・レジスタに残してある更新データを
バイパスして使することにより、効率的な制御を
可能にする。

そのため、本発明の構成は、先取りした命令を
格納する命令レジスタと、先取りした読み出しオ
ペランド・データを格納する読み出しデータ・レ
ジスタと、書き込みオペランド・データを格納す
る書き込みデータ・レジスタと、上記命令レジス
タ中に命令毎に設けられて、命令先取り時点で待
機中あるいは実行中の先行する書き込み命令があ
るときONされるコンフリクト・チエツク・フラ
グ手段と、先行する書き込み命令の書き込みオペ
ランド・アドレスを保持する手段と、実行すべき
命令が読み出し命令であり、かつ上記コンフリク
ト・チエツク・フラグがONであることを検出す
る手段と、該検出手段によりコンフリクト・チエ
ツク・フラグがONである読み出し命令が検出さ
れた場合に、額読み出し命令の読み出しオペラン
ド・アドレスと、上記保持手段中の書き込みオペ
ランド・アドレスとを比較し、一致したときにコ
ンフリクト信号を出力する手段と、該コンフリク
ト信号が出力されたときに、実行データとして上
記読み出しデータ・レジスタ中の読み出しオペラ
ンド・データに代えて、上記書き込みデータ・レ
ジスタ中のコンフリクトした書き込みオペラン
ド・データを選択するデータ・セレクトとからな
ることを特徴とする。

発明の実施例以下に、本発明を実施例にしたがつて説明す
る。

第３図は、本発明実施例の基本構成を説明する
ための機能ブロツク図である。図において、８は
命令レジスタであり、コンフリクト・チエツクを
指示するチエツク・フラグＣ欄を有するもの、９
は読み出しデータ・レジスタ、１０は書き込みデ
ータ・レジスタ、１１はデータ・セレクタ、１２
は演算実行装置、１３は読み出し命令Ｒと書き込
み命令Ｗとの識別部、１４はチエツク・フラグＣ
＝“１”（ON）の識別部、１５は先行する書き込
み命令Ｗの書き込みオペランド・アドレスＲ１を
保持するレジスタ、１６は読み出し命令Ｒの読み
出しオペランド・アドレスＲ２／Ｒ３と、先行書
き込み命令のオペランド・アドレスＲ１とのコン
フリクトを調べるコンフリクト・チエツク部、１
７および１８はANDゲート、１９乃至２１は信
号線を示す。

命令レジスタ８のコンフリクト・チエツク・フ
ラグＣは、命令を主記憶装置から取り込んだと
き、待機中あるいは実行中の書き込み命令が存在
していれば、ON（＝“１”）にセツトされる。そ
して、先行する命令が読み出し命令ばかりである
ときは、OFF（＝“０”）のままである。これ
は、先行する命令が書き込み命令Ｗであつて、そ
の書き込みオペランド・アドレスＲ１へのデータ
書き込みが終了する以前に、読み出しデータ・レ
ジスタ９に先取りされていたオペランド・アドレ
スＲ２，Ｒ３のデータは、更新を必要とする古い
データである可能性があり、コンフリクト・チエ
ツクが必要であることを指示するためのものであ
る。

読み出し命令Ｒ識別部１３とチエツク・フラグ
識別部１４との出力がYesのとき、すなわち、実
行命令がＲでありかつチエツク・フラグＣが
“１”のとき、コンフリクト・チエツク制御動作
を起動するため、ANDゲート１７の出力は
“１”となる。

他方、コンフリクト・チエツク部１６は、実行
命令Ｒのオペランド・アドレスＲ２／Ｒ３と、Ｒ
１レジスタ１５内の先行書き込み命令Ｗの書き込
みオペランド・アドレスＲ１とを比較する。一致
（コンフリクト）すれば、ANDゲート１８におけ
るANDゲート１７の出力との論理積により、デ
ータ・セレクタ１１を切替える信号が発生され
る。

演算実行装置１２は、命令とデータとを受信す
ることにより、命令実行を開始する。データは、
コンフリクトがない場合、読み出しデータ・レジ
スタ９から信号線１９、データ・セレクタ１１の
上側接続、信号線２１を経て入力される。しか
し、コンフリクトがある場合には、データ・セレ
クタは下側に接続され、書き込みデータ・レジス
タ１０内に保持されている先行書き込み命令Ｗの
書き込みデータ、すなわちコンフリクトした更新
データが、信号線２０のバイパス・ルートを通し
て選択される。

このようにして、コンフリクト・チエツク・フ
ラグＣが“１”の読み出し命令Ｒは、全てコンフ
リクト・チエツクされ、コンフリクトが検出され
れば、読み出しデータ・レジスタ９内のデータの
代りに、書き込みデータ・レジスタ１０の中の対
応する最新のデータを、読み出しオペランド・ゲ
ータとして、命令実行装置に供給することができ
る。

第４図は、第３図に示した実施例装置の細部回
路図である。図において、９乃至１２および１５
は、第３図に示した同一参照番号の要素に対応し
ている。

２１は命令取り出し制御部であり、主記憶制御
装置を介して、主記憶装置から命令をプリフエツ
チする動作を制御する。２２は書き込み命令検出
用デコーダ、２３は書き込み命令カウンタであ
り、書き込み命令Ｗをプリフエツチする度にカウ
ント・アツプし、書き込み命令の実行が終了する
ときカウント・ダウンすることにより、命令レジ
スタ８中の待機あるいは実行中の書き込み命令Ｗ
の数を表示する。２４はANDゲートであり、カ
ウンタ２３が値“１”を保持しているとき、更に
命令取り出し制御部２１が次の書き込み命令をプ
リフエツチした場合に、それ以上、他の命令をプ
リフエツチしないように、命令取り出し制御部２
１に対して、取り出し禁止信号を与える。カウン
タ２３は、命令レジスタ８中に格納される書き込
み命令の数を、常に２以下に制限して、コンフリ
クト・チエツクが複雑化しないようにする。

２５はORゲートであり、カウンタ２３が
“１”あるいは“２”の値を保持している限り、
すなわち待機中あるいは実行中の書き込み命令Ｗ
が存在している限り、新たにプリフエツチされる
命令のコンフリクト・チエツク・フラグＣをON
（＝“１”）にセツトする働きをもつ。

２６はデコーダであり、実行命令がＷかあるい
はＲかを識別し、Ｗの場合には、その書き込みオ
ペランド・アドレスＲ１を、Ｒ１レジスタに格納
する。他方、Ｒの場合には、コンフリクト・チエ
ツク・フラグＣとの論理積をANDゲート２７で
とり、コンフリクト・チエツク回路の出力を能動
化する制御を行なう。

２８および２９は、それぞれオペランド・アド
レスＲ２，Ｒ３を、Ｒ１レジスタ１５中のオペラ
ンド・アドレスＲ１と比較するコンフリクト・チ
エツク回路、３０および３１はコンフリクト・チ
エツク回路の出力を能動化するANDゲート、３
２および３３は選択信号生成用インバータであ
る。

データ・セレクタ１１は、コンフリクト信号
が、ゲート３０乃至３３から与えられない限り、
読み出しデータ・レジスタ９のオペランド・デー
タＲ２，Ｒ３を選択して、演算実行装置１２に供
給する。しかし、Ｒ２あるいはＲ３のいずれかに
コンフリクトが検出されると、書き込みデータ・
レジスタ１０内の更新データを選択し、コンフリ
クトしたＲ２あるいはＲ３の代りに、演算実行装
置１２に供給する。

３４は命令発信制御部、３５は書き込み制御部
である。書き込み制御部３５は、書き込みを終了
したとき、カウンタ２３をカウント・ダウンする
とともに、命令発信制御部３４に次の命令発信を
許可する信号を出力する。

Ｒ１レジスタ１５の内容は、書き込み命令Ｗが
実行されるたびに、そのオペランド・アドレスＲ
１で更新される。したがつて、次の書き込み命令
が実行されるまで、先行する書き込み命令のオペ
ランド・アドレスＲ１が、コンフリクト・チエツ
クの比較源として使用される。他方、書き込みデ
ータ・レジスタ１０中のデータは、次の書き込み
命令が実行されるまで保持され、その間の読み出
し命令においてコンフリクトが生じたとき、直ち
に使用可能にする。

発明の効果以上述べたように、本発明によれば、命令制御
装置内の回路の工夫のみにより、プリフエツチさ
れたデータの更新制御を、簡単に実現することが
でき、情報処理装置の性能向上に大きく貢献する
ものである。

【図面の簡単な説明】

第１図は一般の情報処理装置の概略構成図、第
２図は命令の構成図、第３図は実施例の機能説明
図、第４図は実施例の細部構成図である。図中、８は命令レジスタ、９は読み出しデー
タ・レジスタ、１０は書き込みデータ・レジス
タ、１１はデータ・セレクタ、１２は演算実行装
置、１５は書き込み命令のオペランド・アドレス
Ｒ１を保持するレジスタ、１６はコンフリクト・
チエツク回路、１７および１８はANDゲートを
示す。

Claims

【特許請求の範囲】

１先取りした命令を格納する命令レジスタと、
先取りした読み出しオペランド・データを格納す
る読み出しデータ・レジスタと、書き込みオペラ
ンド・データを格納する書き込みデータ・レジス
タと、上記命令レジスタ中に命令毎に設けられ
て、命令先取り時点で待機中あるいは実行中の先
行する書き込み命令があるときONにされるコン
フリクト・チエツク・フラグ手段と、先行する書
き込み命令の書き込みオペランド・アドレスを保
持する手段と、実行すべき命令が読み出し命令で
あり、かつ上記コンフリクト・チエツク・フラグ
がONであることを検出する手段と、該検出手段
によりコンフリクト・チエツク・フラグがONで
ある読出し命令が検出された場合に、該読み出し
命令の読み出しオペランド・アドレスと、上記保
持手段中の書き込みオペランド・アドレスとを比
較し、一致したときにコンフリクト信号を出力す
る手段と、該コンフリクト信号が出力されたとき
に、実行データとして上記読み出しデータ・レジ
スタ中の読み出しオペランド・データに代えて、
上記書き込みデータ・レジスタ中のコンフリクト
した書き込みオペランド・データを選択するデー
タ・セレクタとからなることを特徴とする命令制
御装置。