JPS6232508B2 - - Google Patents
Info
- Publication number
- JPS6232508B2 JPS6232508B2 JP57031309A JP3130982A JPS6232508B2 JP S6232508 B2 JPS6232508 B2 JP S6232508B2 JP 57031309 A JP57031309 A JP 57031309A JP 3130982 A JP3130982 A JP 3130982A JP S6232508 B2 JPS6232508 B2 JP S6232508B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- data
- write
- register
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 7
- 230000010365 information processing Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3824—Operand accessing
- G06F9/3826—Bypassing or forwarding of data results, e.g. locally between pipeline stages or within a pipeline stage
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
Description
【発明の詳細な説明】
発明の技術分野
本発明は、情報処理装置のための命令制御装置
に関し、特に、命令およびオペランド・データを
プリフエツチ(先取り)するバツフア・レジスタ
を有するシステムにおいて、先行する書き込み命
令の実行によりデータが更新された場合に、先取
りしたデータが更新されたデータとコンフリクト
(衝突)して古いデータとなつているか否かを調
べ、コンフリクトしているときには、先取りデー
タの代りに書き込みデータ・レジスタ中にあるコ
ンフリクトした書き込みデータを使用して、デー
タの更新性を確保するようにした命令制御装置に
関する。
に関し、特に、命令およびオペランド・データを
プリフエツチ(先取り)するバツフア・レジスタ
を有するシステムにおいて、先行する書き込み命
令の実行によりデータが更新された場合に、先取
りしたデータが更新されたデータとコンフリクト
(衝突)して古いデータとなつているか否かを調
べ、コンフリクトしているときには、先取りデー
タの代りに書き込みデータ・レジスタ中にあるコ
ンフリクトした書き込みデータを使用して、デー
タの更新性を確保するようにした命令制御装置に
関する。
技術の背景
第1図は、本発明が適用される一般的な情報処
理装置の概略構成図である。図において、1は主
記憶装置、2は主記憶制御装置、3は命令制御装
置、4は命令レジスタ、5は読み出しデータ・レ
ジスタ、6は書き込みデータ・レジスタ、7は演
算実行装置を示す。
理装置の概略構成図である。図において、1は主
記憶装置、2は主記憶制御装置、3は命令制御装
置、4は命令レジスタ、5は読み出しデータ・レ
ジスタ、6は書き込みデータ・レジスタ、7は演
算実行装置を示す。
第2図は、第1図の装置において使用される命
令情報の一般形を示す。図において、OPはオペ
レーシヨン・コード、R1は書き込みオペランド
のデータ・アドレス、R2およびR3は、読み出
しオペランドのデータ・アドレスを示している。
令情報の一般形を示す。図において、OPはオペ
レーシヨン・コード、R1は書き込みオペランド
のデータ・アドレス、R2およびR3は、読み出
しオペランドのデータ・アドレスを示している。
命令レジスタ4には、主記憶装置1から、複数
個の命令が予め先取り、すなわちプリフエツチさ
れている。読み出しデータ・レジスタには、命令
レジスタ4中の命令が実行時に使用するオペラン
ド・データが、同様に予めプリフエツチされてい
る。
個の命令が予め先取り、すなわちプリフエツチさ
れている。読み出しデータ・レジスタには、命令
レジスタ4中の命令が実行時に使用するオペラン
ド・データが、同様に予めプリフエツチされてい
る。
動作において、命令制御装置3は、命令レジス
タ4中の命令を順次取り出し、読み出しデータ・
レジスタ5中の対応するオペランド・データとと
もに、演算実行装置7に送り、命令を実行させ
る。
タ4中の命令を順次取り出し、読み出しデータ・
レジスタ5中の対応するオペランド・データとと
もに、演算実行装置7に送り、命令を実行させ
る。
このように、命令およびデータをプリフエツチ
しておけば、命令およびデータを主記憶装置から
取り出すために必要なオーバーヘツド・タイムは
命令実行において考慮せずに済み、処理の高速化
を図ることができる。
しておけば、命令およびデータを主記憶装置から
取り出すために必要なオーバーヘツド・タイムは
命令実行において考慮せずに済み、処理の高速化
を図ることができる。
しかし、このプリフエツチされたデータを格納
する読み出しデータ・レジスタは、主記憶装置中
にある対応データが更新されたときに、その一致
性が崩れて、誤処理を招くという問題をもつてい
る。書き込み命令によりあるアドレスにデータを
書き込んだ直後に、その同一アドレスからデータ
を読み出す場合は、比較的頻繁に生じるので、読
み出しデータ・レジスタ中のデータについて、更
新性の正否すなわちコンフリクトの有無をチエツ
クし、コンフリクト時には正しい最新データを使
用できるようにする動作を高速で行なうことが可
能な命令制御システムが必要とされる。
する読み出しデータ・レジスタは、主記憶装置中
にある対応データが更新されたときに、その一致
性が崩れて、誤処理を招くという問題をもつてい
る。書き込み命令によりあるアドレスにデータを
書き込んだ直後に、その同一アドレスからデータ
を読み出す場合は、比較的頻繁に生じるので、読
み出しデータ・レジスタ中のデータについて、更
新性の正否すなわちコンフリクトの有無をチエツ
クし、コンフリクト時には正しい最新データを使
用できるようにする動作を高速で行なうことが可
能な命令制御システムが必要とされる。
発明の目的および構成
本発明は、上述した問題を解決する一つの有効
な手段を提供することを目的とするものであり、
命令レジスタ中の命令について、コンフリクト・
チエツクが必要なものを弁別し、コンフリクトが
検出されたときには、読み出しデータ・レジスタ
中のコンフリクトしたデータを、主メモリ中の正
しい更新データで置き換えることをせずに、書き
込みデータ・レジスタに残してある更新データを
バイパスして使することにより、効率的な制御を
可能にする。
な手段を提供することを目的とするものであり、
命令レジスタ中の命令について、コンフリクト・
チエツクが必要なものを弁別し、コンフリクトが
検出されたときには、読み出しデータ・レジスタ
中のコンフリクトしたデータを、主メモリ中の正
しい更新データで置き換えることをせずに、書き
込みデータ・レジスタに残してある更新データを
バイパスして使することにより、効率的な制御を
可能にする。
そのため、本発明の構成は、先取りした命令を
格納する命令レジスタと、先取りした読み出しオ
ペランド・データを格納する読み出しデータ・レ
ジスタと、書き込みオペランド・データを格納す
る書き込みデータ・レジスタと、上記命令レジス
タ中に命令毎に設けられて、命令先取り時点で待
機中あるいは実行中の先行する書き込み命令があ
るときONされるコンフリクト・チエツク・フラ
グ手段と、先行する書き込み命令の書き込みオペ
ランド・アドレスを保持する手段と、実行すべき
命令が読み出し命令であり、かつ上記コンフリク
ト・チエツク・フラグがONであることを検出す
る手段と、該検出手段によりコンフリクト・チエ
ツク・フラグがONである読み出し命令が検出さ
れた場合に、額読み出し命令の読み出しオペラン
ド・アドレスと、上記保持手段中の書き込みオペ
ランド・アドレスとを比較し、一致したときにコ
ンフリクト信号を出力する手段と、該コンフリク
ト信号が出力されたときに、実行データとして上
記読み出しデータ・レジスタ中の読み出しオペラ
ンド・データに代えて、上記書き込みデータ・レ
ジスタ中のコンフリクトした書き込みオペラン
ド・データを選択するデータ・セレクトとからな
ることを特徴とする。
格納する命令レジスタと、先取りした読み出しオ
ペランド・データを格納する読み出しデータ・レ
ジスタと、書き込みオペランド・データを格納す
る書き込みデータ・レジスタと、上記命令レジス
タ中に命令毎に設けられて、命令先取り時点で待
機中あるいは実行中の先行する書き込み命令があ
るときONされるコンフリクト・チエツク・フラ
グ手段と、先行する書き込み命令の書き込みオペ
ランド・アドレスを保持する手段と、実行すべき
命令が読み出し命令であり、かつ上記コンフリク
ト・チエツク・フラグがONであることを検出す
る手段と、該検出手段によりコンフリクト・チエ
ツク・フラグがONである読み出し命令が検出さ
れた場合に、額読み出し命令の読み出しオペラン
ド・アドレスと、上記保持手段中の書き込みオペ
ランド・アドレスとを比較し、一致したときにコ
ンフリクト信号を出力する手段と、該コンフリク
ト信号が出力されたときに、実行データとして上
記読み出しデータ・レジスタ中の読み出しオペラ
ンド・データに代えて、上記書き込みデータ・レ
ジスタ中のコンフリクトした書き込みオペラン
ド・データを選択するデータ・セレクトとからな
ることを特徴とする。
発明の実施例
以下に、本発明を実施例にしたがつて説明す
る。
る。
第3図は、本発明実施例の基本構成を説明する
ための機能ブロツク図である。図において、8は
命令レジスタであり、コンフリクト・チエツクを
指示するチエツク・フラグC欄を有するもの、9
は読み出しデータ・レジスタ、10は書き込みデ
ータ・レジスタ、11はデータ・セレクタ、12
は演算実行装置、13は読み出し命令Rと書き込
み命令Wとの識別部、14はチエツク・フラグC
=“1”(ON)の識別部、15は先行する書き込
み命令Wの書き込みオペランド・アドレスR1を
保持するレジスタ、16は読み出し命令Rの読み
出しオペランド・アドレスR2/R3と、先行書
き込み命令のオペランド・アドレスR1とのコン
フリクトを調べるコンフリクト・チエツク部、1
7および18はANDゲート、19乃至21は信
号線を示す。
ための機能ブロツク図である。図において、8は
命令レジスタであり、コンフリクト・チエツクを
指示するチエツク・フラグC欄を有するもの、9
は読み出しデータ・レジスタ、10は書き込みデ
ータ・レジスタ、11はデータ・セレクタ、12
は演算実行装置、13は読み出し命令Rと書き込
み命令Wとの識別部、14はチエツク・フラグC
=“1”(ON)の識別部、15は先行する書き込
み命令Wの書き込みオペランド・アドレスR1を
保持するレジスタ、16は読み出し命令Rの読み
出しオペランド・アドレスR2/R3と、先行書
き込み命令のオペランド・アドレスR1とのコン
フリクトを調べるコンフリクト・チエツク部、1
7および18はANDゲート、19乃至21は信
号線を示す。
命令レジスタ8のコンフリクト・チエツク・フ
ラグCは、命令を主記憶装置から取り込んだと
き、待機中あるいは実行中の書き込み命令が存在
していれば、ON(=“1”)にセツトされる。そ
して、先行する命令が読み出し命令ばかりである
ときは、OFF(=“0”)のままである。これ
は、先行する命令が書き込み命令Wであつて、そ
の書き込みオペランド・アドレスR1へのデータ
書き込みが終了する以前に、読み出しデータ・レ
ジスタ9に先取りされていたオペランド・アドレ
スR2,R3のデータは、更新を必要とする古い
データである可能性があり、コンフリクト・チエ
ツクが必要であることを指示するためのものであ
る。
ラグCは、命令を主記憶装置から取り込んだと
き、待機中あるいは実行中の書き込み命令が存在
していれば、ON(=“1”)にセツトされる。そ
して、先行する命令が読み出し命令ばかりである
ときは、OFF(=“0”)のままである。これ
は、先行する命令が書き込み命令Wであつて、そ
の書き込みオペランド・アドレスR1へのデータ
書き込みが終了する以前に、読み出しデータ・レ
ジスタ9に先取りされていたオペランド・アドレ
スR2,R3のデータは、更新を必要とする古い
データである可能性があり、コンフリクト・チエ
ツクが必要であることを指示するためのものであ
る。
読み出し命令R識別部13とチエツク・フラグ
識別部14との出力がYesのとき、すなわち、実
行命令がRでありかつチエツク・フラグCが
“1”のとき、コンフリクト・チエツク制御動作
を起動するため、ANDゲート17の出力は
“1”となる。
識別部14との出力がYesのとき、すなわち、実
行命令がRでありかつチエツク・フラグCが
“1”のとき、コンフリクト・チエツク制御動作
を起動するため、ANDゲート17の出力は
“1”となる。
他方、コンフリクト・チエツク部16は、実行
命令Rのオペランド・アドレスR2/R3と、R
1レジスタ15内の先行書き込み命令Wの書き込
みオペランド・アドレスR1とを比較する。一致
(コンフリクト)すれば、ANDゲート18におけ
るANDゲート17の出力との論理積により、デ
ータ・セレクタ11を切替える信号が発生され
る。
命令Rのオペランド・アドレスR2/R3と、R
1レジスタ15内の先行書き込み命令Wの書き込
みオペランド・アドレスR1とを比較する。一致
(コンフリクト)すれば、ANDゲート18におけ
るANDゲート17の出力との論理積により、デ
ータ・セレクタ11を切替える信号が発生され
る。
演算実行装置12は、命令とデータとを受信す
ることにより、命令実行を開始する。データは、
コンフリクトがない場合、読み出しデータ・レジ
スタ9から信号線19、データ・セレクタ11の
上側接続、信号線21を経て入力される。しか
し、コンフリクトがある場合には、データ・セレ
クタは下側に接続され、書き込みデータ・レジス
タ10内に保持されている先行書き込み命令Wの
書き込みデータ、すなわちコンフリクトした更新
データが、信号線20のバイパス・ルートを通し
て選択される。
ることにより、命令実行を開始する。データは、
コンフリクトがない場合、読み出しデータ・レジ
スタ9から信号線19、データ・セレクタ11の
上側接続、信号線21を経て入力される。しか
し、コンフリクトがある場合には、データ・セレ
クタは下側に接続され、書き込みデータ・レジス
タ10内に保持されている先行書き込み命令Wの
書き込みデータ、すなわちコンフリクトした更新
データが、信号線20のバイパス・ルートを通し
て選択される。
このようにして、コンフリクト・チエツク・フ
ラグCが“1”の読み出し命令Rは、全てコンフ
リクト・チエツクされ、コンフリクトが検出され
れば、読み出しデータ・レジスタ9内のデータの
代りに、書き込みデータ・レジスタ10の中の対
応する最新のデータを、読み出しオペランド・ゲ
ータとして、命令実行装置に供給することができ
る。
ラグCが“1”の読み出し命令Rは、全てコンフ
リクト・チエツクされ、コンフリクトが検出され
れば、読み出しデータ・レジスタ9内のデータの
代りに、書き込みデータ・レジスタ10の中の対
応する最新のデータを、読み出しオペランド・ゲ
ータとして、命令実行装置に供給することができ
る。
第4図は、第3図に示した実施例装置の細部回
路図である。図において、9乃至12および15
は、第3図に示した同一参照番号の要素に対応し
ている。
路図である。図において、9乃至12および15
は、第3図に示した同一参照番号の要素に対応し
ている。
21は命令取り出し制御部であり、主記憶制御
装置を介して、主記憶装置から命令をプリフエツ
チする動作を制御する。22は書き込み命令検出
用デコーダ、23は書き込み命令カウンタであ
り、書き込み命令Wをプリフエツチする度にカウ
ント・アツプし、書き込み命令の実行が終了する
ときカウント・ダウンすることにより、命令レジ
スタ8中の待機あるいは実行中の書き込み命令W
の数を表示する。24はANDゲートであり、カ
ウンタ23が値“1”を保持しているとき、更に
命令取り出し制御部21が次の書き込み命令をプ
リフエツチした場合に、それ以上、他の命令をプ
リフエツチしないように、命令取り出し制御部2
1に対して、取り出し禁止信号を与える。カウン
タ23は、命令レジスタ8中に格納される書き込
み命令の数を、常に2以下に制限して、コンフリ
クト・チエツクが複雑化しないようにする。
装置を介して、主記憶装置から命令をプリフエツ
チする動作を制御する。22は書き込み命令検出
用デコーダ、23は書き込み命令カウンタであ
り、書き込み命令Wをプリフエツチする度にカウ
ント・アツプし、書き込み命令の実行が終了する
ときカウント・ダウンすることにより、命令レジ
スタ8中の待機あるいは実行中の書き込み命令W
の数を表示する。24はANDゲートであり、カ
ウンタ23が値“1”を保持しているとき、更に
命令取り出し制御部21が次の書き込み命令をプ
リフエツチした場合に、それ以上、他の命令をプ
リフエツチしないように、命令取り出し制御部2
1に対して、取り出し禁止信号を与える。カウン
タ23は、命令レジスタ8中に格納される書き込
み命令の数を、常に2以下に制限して、コンフリ
クト・チエツクが複雑化しないようにする。
25はORゲートであり、カウンタ23が
“1”あるいは“2”の値を保持している限り、
すなわち待機中あるいは実行中の書き込み命令W
が存在している限り、新たにプリフエツチされる
命令のコンフリクト・チエツク・フラグCをON
(=“1”)にセツトする働きをもつ。
“1”あるいは“2”の値を保持している限り、
すなわち待機中あるいは実行中の書き込み命令W
が存在している限り、新たにプリフエツチされる
命令のコンフリクト・チエツク・フラグCをON
(=“1”)にセツトする働きをもつ。
26はデコーダであり、実行命令がWかあるい
はRかを識別し、Wの場合には、その書き込みオ
ペランド・アドレスR1を、R1レジスタに格納
する。他方、Rの場合には、コンフリクト・チエ
ツク・フラグCとの論理積をANDゲート27で
とり、コンフリクト・チエツク回路の出力を能動
化する制御を行なう。
はRかを識別し、Wの場合には、その書き込みオ
ペランド・アドレスR1を、R1レジスタに格納
する。他方、Rの場合には、コンフリクト・チエ
ツク・フラグCとの論理積をANDゲート27で
とり、コンフリクト・チエツク回路の出力を能動
化する制御を行なう。
28および29は、それぞれオペランド・アド
レスR2,R3を、R1レジスタ15中のオペラ
ンド・アドレスR1と比較するコンフリクト・チ
エツク回路、30および31はコンフリクト・チ
エツク回路の出力を能動化するANDゲート、3
2および33は選択信号生成用インバータであ
る。
レスR2,R3を、R1レジスタ15中のオペラ
ンド・アドレスR1と比較するコンフリクト・チ
エツク回路、30および31はコンフリクト・チ
エツク回路の出力を能動化するANDゲート、3
2および33は選択信号生成用インバータであ
る。
データ・セレクタ11は、コンフリクト信号
が、ゲート30乃至33から与えられない限り、
読み出しデータ・レジスタ9のオペランド・デー
タR2,R3を選択して、演算実行装置12に供
給する。しかし、R2あるいはR3のいずれかに
コンフリクトが検出されると、書き込みデータ・
レジスタ10内の更新データを選択し、コンフリ
クトしたR2あるいはR3の代りに、演算実行装
置12に供給する。
が、ゲート30乃至33から与えられない限り、
読み出しデータ・レジスタ9のオペランド・デー
タR2,R3を選択して、演算実行装置12に供
給する。しかし、R2あるいはR3のいずれかに
コンフリクトが検出されると、書き込みデータ・
レジスタ10内の更新データを選択し、コンフリ
クトしたR2あるいはR3の代りに、演算実行装
置12に供給する。
34は命令発信制御部、35は書き込み制御部
である。書き込み制御部35は、書き込みを終了
したとき、カウンタ23をカウント・ダウンする
とともに、命令発信制御部34に次の命令発信を
許可する信号を出力する。
である。書き込み制御部35は、書き込みを終了
したとき、カウンタ23をカウント・ダウンする
とともに、命令発信制御部34に次の命令発信を
許可する信号を出力する。
R1レジスタ15の内容は、書き込み命令Wが
実行されるたびに、そのオペランド・アドレスR
1で更新される。したがつて、次の書き込み命令
が実行されるまで、先行する書き込み命令のオペ
ランド・アドレスR1が、コンフリクト・チエツ
クの比較源として使用される。他方、書き込みデ
ータ・レジスタ10中のデータは、次の書き込み
命令が実行されるまで保持され、その間の読み出
し命令においてコンフリクトが生じたとき、直ち
に使用可能にする。
実行されるたびに、そのオペランド・アドレスR
1で更新される。したがつて、次の書き込み命令
が実行されるまで、先行する書き込み命令のオペ
ランド・アドレスR1が、コンフリクト・チエツ
クの比較源として使用される。他方、書き込みデ
ータ・レジスタ10中のデータは、次の書き込み
命令が実行されるまで保持され、その間の読み出
し命令においてコンフリクトが生じたとき、直ち
に使用可能にする。
発明の効果
以上述べたように、本発明によれば、命令制御
装置内の回路の工夫のみにより、プリフエツチさ
れたデータの更新制御を、簡単に実現することが
でき、情報処理装置の性能向上に大きく貢献する
ものである。
装置内の回路の工夫のみにより、プリフエツチさ
れたデータの更新制御を、簡単に実現することが
でき、情報処理装置の性能向上に大きく貢献する
ものである。
第1図は一般の情報処理装置の概略構成図、第
2図は命令の構成図、第3図は実施例の機能説明
図、第4図は実施例の細部構成図である。 図中、8は命令レジスタ、9は読み出しデー
タ・レジスタ、10は書き込みデータ・レジス
タ、11はデータ・セレクタ、12は演算実行装
置、15は書き込み命令のオペランド・アドレス
R1を保持するレジスタ、16はコンフリクト・
チエツク回路、17および18はANDゲートを
示す。
2図は命令の構成図、第3図は実施例の機能説明
図、第4図は実施例の細部構成図である。 図中、8は命令レジスタ、9は読み出しデー
タ・レジスタ、10は書き込みデータ・レジス
タ、11はデータ・セレクタ、12は演算実行装
置、15は書き込み命令のオペランド・アドレス
R1を保持するレジスタ、16はコンフリクト・
チエツク回路、17および18はANDゲートを
示す。
Claims (1)
- 1 先取りした命令を格納する命令レジスタと、
先取りした読み出しオペランド・データを格納す
る読み出しデータ・レジスタと、書き込みオペラ
ンド・データを格納する書き込みデータ・レジス
タと、上記命令レジスタ中に命令毎に設けられ
て、命令先取り時点で待機中あるいは実行中の先
行する書き込み命令があるときONにされるコン
フリクト・チエツク・フラグ手段と、先行する書
き込み命令の書き込みオペランド・アドレスを保
持する手段と、実行すべき命令が読み出し命令で
あり、かつ上記コンフリクト・チエツク・フラグ
がONであることを検出する手段と、該検出手段
によりコンフリクト・チエツク・フラグがONで
ある読出し命令が検出された場合に、該読み出し
命令の読み出しオペランド・アドレスと、上記保
持手段中の書き込みオペランド・アドレスとを比
較し、一致したときにコンフリクト信号を出力す
る手段と、該コンフリクト信号が出力されたとき
に、実行データとして上記読み出しデータ・レジ
スタ中の読み出しオペランド・データに代えて、
上記書き込みデータ・レジスタ中のコンフリクト
した書き込みオペランド・データを選択するデー
タ・セレクタとからなることを特徴とする命令制
御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3130982A JPS58161043A (ja) | 1982-02-27 | 1982-02-27 | 命令制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3130982A JPS58161043A (ja) | 1982-02-27 | 1982-02-27 | 命令制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58161043A JPS58161043A (ja) | 1983-09-24 |
JPS6232508B2 true JPS6232508B2 (ja) | 1987-07-15 |
Family
ID=12327682
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3130982A Granted JPS58161043A (ja) | 1982-02-27 | 1982-02-27 | 命令制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58161043A (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH063584B2 (ja) * | 1983-12-19 | 1994-01-12 | 株式会社日立製作所 | 情報処理装置 |
JPS6339036A (ja) * | 1986-08-01 | 1988-02-19 | Nec Corp | パイプライン処理方式 |
JPS6386033A (ja) * | 1986-09-30 | 1988-04-16 | Fujitsu Ltd | パイプライン処理方式 |
JPH03154947A (ja) * | 1989-11-13 | 1991-07-02 | Nec Corp | 情報処理装置 |
US6807624B1 (en) | 1998-12-17 | 2004-10-19 | Fujitsu Limited | Instruction control device and method therefor |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5392638A (en) * | 1977-01-25 | 1978-08-14 | Nec Corp | Information processing unit |
JPS5731049A (en) * | 1980-07-31 | 1982-02-19 | Nec Corp | Information processing equipment |
-
1982
- 1982-02-27 JP JP3130982A patent/JPS58161043A/ja active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5392638A (en) * | 1977-01-25 | 1978-08-14 | Nec Corp | Information processing unit |
JPS5731049A (en) * | 1980-07-31 | 1982-02-19 | Nec Corp | Information processing equipment |
Also Published As
Publication number | Publication date |
---|---|
JPS58161043A (ja) | 1983-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61107434A (ja) | デ−タ処理装置 | |
KR100335785B1 (ko) | 데이타처리명령의실행 | |
EP0087785A2 (en) | Microprogram controlled data processing apparatus | |
US4758949A (en) | Information processing apparatus | |
KR900007135B1 (ko) | 우선 선택회로를 갖는 바퍼 스토리지 제어 시스템 | |
JP3741870B2 (ja) | 命令及びデータの先読み方法、マイクロコントローラ、疑似命令検出回路 | |
US4779193A (en) | Data processing apparatus for writing calculation result into buffer memory after the writing of the beginning word of the read data | |
US5287483A (en) | Prefetched operand storing system for an information processor | |
JPS6232508B2 (ja) | ||
US5276853A (en) | Cache system | |
EP0292188B1 (en) | Cache system | |
JPH0510694B2 (ja) | ||
JPH0552534B2 (ja) | ||
JPH05241827A (ja) | 命令バッファ制御装置 | |
JP2540959B2 (ja) | 情報処理装置 | |
JP3476314B2 (ja) | マイクロプロセッサ | |
JP2511063B2 (ja) | パイプライン制御方式 | |
JP2538993B2 (ja) | オペランドストアのキャッシュメモリヘのストア制御方式 | |
JP3762597B2 (ja) | 計算機とその制御方法 | |
US6289439B1 (en) | Method, device and microprocessor for performing an XOR clear without executing an XOR instruction | |
JP2535593B2 (ja) | 情報処理装置 | |
US6260112B1 (en) | Register memory linking | |
JPS6125168B2 (ja) | ||
JP2902847B2 (ja) | 自己変更コード実行方式 | |
JP2622026B2 (ja) | 中央処理装置におけるレジスタ書込制御方式 |