JPS6232367A - Resolver signal processing circuit - Google Patents

Abstract

PURPOSE:To input a rotational angle at an optional time point by making counting value information of a counter circuit in a PLL coincide with rotational angle information of a resolver rotor. CONSTITUTION:A PLL is constituted of a counter circuit 700, a phase modulating circuit 4000, a phase difference operating circuit 40, and a phase difference deciding circuit 5000. Phase information omegat-theta* of the second two phase sine wave signals 4001, 4002 being outputs of the circuit 4000 is controlled so as to become equal to phase information omegat-thetar of the third two-phase sine wave signals 31, 32 being outputs of a resolver circuit 30. Accordingly, a count value 701 of the counter circuit 700 shows a resolver rotor position thetar. A rotating speed signal generating circuit 900 obtains the polarity of a rotating speed signal from a count increase/decrease command signal 5001 of the circuit 5000, and also obtains an absolute value of the rotating speed signal by bringing a counting rate of one digit portion of the count value 701 of an output of the circuit 700, to a frequency/voltage conversion. By synthesizing these polarity and absolute value signal, a rotating speed signal 901 is outputted.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は交流サーボ装置におけるモータ軸角度検出器等
に適用し得るレゾルバ信号処理回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a resolver signal processing circuit that can be applied to a motor shaft angle detector, etc. in an AC servo device.

第４図は従来のレゾルバ信号処理回路を示す図であシ、
第４図においてレゾルバ２ｏの回転子位置をθｒ　とし
、固定子巻線を励磁する第１の２相正弦波１１，１２の
位相をωｔとすると回転子巻線からは（ωｔ−θｒ）の
位相の余弦波２１が出力される。３０はレゾルバ回路で
あり余弦波２１を９０°位相を遅らせることにより、第
３の２相正弦波信号３１．３２を得る。この第３の２相
正弦波信号３１．３２と基準信号発生回路８０からの第
２の２相正弦波の位相ω＊ｔとの位相差Δθ（信号４１
）が位相差演算回路４０により求められる。FIG. 4 is a diagram showing a conventional resolver signal processing circuit.
In Fig. 4, if the rotor position of the resolver 2o is θr, and the phase of the first two-phase sine waves 11 and 12 that excites the stator winding is ωt, then the phase from the rotor winding is (ωt-θr). A cosine wave 21 of is output. 30 is a resolver circuit which delays the phase of the cosine wave 21 by 90 degrees to obtain third two-phase sine wave signals 31 and 32. The phase difference Δθ (signal 41
) is determined by the phase difference calculation circuit 40.

すなわちΔθ＝ω＊ｔ−（ωｔ−θｒ）の関係が得られ
る。信号４１は、ループフィルタ５０により比例積分が
行なわれ、ループフィルタ出力信号５１は電圧制御形見
振器６０に入力される。電圧制御形発損器６０は入力電
圧により出力信号角速度ωが制御される。電圧制御形見
振器６゜の出力６１はカウンタ回路７０により計数され
、その計数値７１がレゾルバ励磁位相ωｔとして用いら
れる。１０は励磁回路であり、計数値７１を入力とし、
位相がωｔの第１の２相励磁信号１１．１２を生成する
。That is, the relationship Δθ=ω*t−(ωt−θr) is obtained. Signal 41 is subjected to proportional integration by loop filter 50 , and loop filter output signal 51 is input to voltage-controlled keepsake 60 . The output signal angular velocity ω of the voltage-controlled oscillator 60 is controlled by the input voltage. The output 61 of the voltage-controlled keepsake 6° is counted by a counter circuit 70, and the counted value 71 is used as the resolver excitation phase ωt. 10 is an excitation circuit, which inputs the count value 71,
A first two-phase excitation signal 11.12 having a phase of ωt is generated.

すなわち、本回路はレゾルバをループ内に含む周波数逓
倍のフェーズロックド・ループ（ＰＬＬ）が構成されて
いる。Δθが零となるように制御されるので、ωｔ＝ω
ｔ−θｒの関係が成り立ち、カウンタ回路７０の計数値
ωｔ（信号７１）をωｔが零の時点でラッチすることに
より、回転子位置θｒがディジタル１直として検出でき
る。That is, this circuit has a frequency multiplication phase-locked loop (PLL) including a resolver in the loop. Since Δθ is controlled to be zero, ωt=ω
The relationship t-θr is established, and by latching the count value ωt (signal 71) of the counter circuit 70 at the time when ωt is zero, the rotor position θr can be detected as a digital one.

また回転速度信号生成回路９０は基準信号発生回路８０
からの角速度ω　１８号８３及び電圧制例発′−１３６
０からの角速ｐω信号６１を入力とし、これら角速度の
差より回転子速度９１を得る。（削代より免ヒ＝ω−ω
８が成り立つ）。Further, the rotational speed signal generation circuit 90 is a reference signal generation circuit 80.
Angular velocity ω from No. 18 83 and voltage control example '-136
The angular velocity pω signal 61 from 0 is input, and the rotor speed 91 is obtained from the difference between these angular velocities. (Menhi from the cutting cost=ω−ω
8 holds).

ｔ 前記の如くレゾルバを使用したディジタル回転検出器や
レゾルバ／ディジタルｆ侠器については例えば昭和５７
年電気学会全国大会論文５４６（黒沢良−他）や昭和５
８年電気学会全国大会論文５４０（黒沢良−他）ｌＣ記
載されている。t As mentioned above, regarding the digital rotation detector using a resolver and the resolver/digital fan device, for example,
Paper 546 of the National Conference of the Institute of Electrical Engineers of Japan (Ryo Kurosawa et al.)
8th year National Conference of the Institute of Electrical Engineers of Japan Paper 540 (Ryo Kurosawa et al.) IC is described.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

従来技術では回転子立直情報は、基準信号発生回路の２
相正弦波位相ωｔが零となる時点でのみ得られる。２相
正弦波泣相ω＊を及びレゾルバ励磁２相正弦波位相ωｔ
は、使用するレゾルバよシ制限を受け、一般に５　ＫＨ
ｚが上限である。In the conventional technology, the rotor righting information is obtained from 2 of the reference signal generation circuit.
It is obtained only when the phase sine wave phase ωt becomes zero. Two-phase sine wave phase ω* and resolver excitation two-phase sine wave phase ωt
is generally 5 KH due to the limitations of the resolver used.
z is the upper limit.

ここで、レゾルバ励磁信号周波数を５　ＫＨｚと仮定し
ても、位相が零点を通過する時間間隔はｓｏｏｏｘ２　
（ｆＩＢｅ）　＝１００（μ禦）とな、９．１００（μ
ＳＭ：）周期でしか、回転子位置情報が得られないこと
になる。Here, even if the resolver excitation signal frequency is assumed to be 5 KHz, the time interval for the phase to pass through the zero point is sooox2
(fIBe) = 100 (μ), 9.100 (μ
This means that rotor position information can only be obtained in SM:) cycles.

すなわち、回転子位置情報更新レートはレゾルバ励磁信
号周波数の影咎を受け、高速回転体の高精度位置検出に
難があった。That is, the rotor position information update rate is affected by the frequency of the resolver excitation signal, making it difficult to accurately detect the position of a high-speed rotating body.

本発明はＰＬＬループ内にあるカウンタ回路の計数値情
報をレゾルバ回転子の回転角情報に一致させることによ
り、回転角情報取込みの条件を廃し、前記従来の問題点
を解消し得るレゾルバ信号処理回路を提供することを目
的とする。The present invention is a resolver signal processing circuit that eliminates the condition for taking in rotation angle information by matching count value information of a counter circuit in a PLL loop with rotation angle information of a resolver rotor, thereby solving the above-mentioned conventional problems. The purpose is to provide

〔問題点を解決するための手段〕[Means for solving problems]

本発明によるレゾルバ信号処理回路は、励磁信号生成り
ロッグパルスおよび計数パルスを発生する基準信号発生
回路と、前記ｌ紡磁信号生成グロックパルスを入力しレ
ゾルバ励磁用の第１の２相正弦波信号を出力する励磁回
路とＸ　Ａｉｌ記計数パルスをカウントｇ減指令により
加算カウント又は減算カウントし、カウント浮止指令に
よりカラント停止を行なうカウンタ回路と、該カウンタ
回路のカウント値と前記第１の２相正弦波信号を入力し
、カウント値によって前記第１の２相正弦波１ｇ号に位
相変り周を行ない第２の２相正弦波信号を出力する位相
変真回路と、１次側に前記第１の２相正弦波信号を入力
し、２次側から回転位置情報を含む１言号によって第３
の２相正弦波イぎ号を出力するレゾルバ回路と、前記第
２および第３の２札止弦波信号間の位相差を連続的に演
算して位相差信号を出力する位相差演算して位相差信号
を設定する位相差設定回路と、該位相差設定回路の出力
と前記位相差信号を比較し、該位相差信号が基準位相差
よシ大きい場合又は小さい場合にはカウント増減指令を
、前記位相差信号が基準位相差の範囲内にある場合はカ
ウント停止指令を前記カウンタ回路に出力する位相差判
定回路と、前記カウント増減指令と前記カウンタ回路の
カウント値１桁とを入力し、該カウント増減指令により
回転速度礪性を、該カウント値１桁の変化レートから回
転速度絶対値を得、それらを合成し回転速度信号を出力
する回転速度信号生成回路とを具備してなることを特徴
とする。The resolver signal processing circuit according to the present invention includes a reference signal generation circuit that generates excitation signal generation log pulses and counting pulses, and a first two-phase sine wave signal for excitation of the resolver by inputting the l spinning signal generation glock pulse. An excitation circuit to output, a counter circuit that adds or subtracts the counting pulse in the counter g by the count g subtraction command, and stops the current by the count floating command, and the count value of the counter circuit and the first two-phase sine. a phase changer circuit that inputs a wave signal, performs a phase change circuit on the first two-phase sine wave 1g according to a count value, and outputs a second two-phase sine wave signal; A two-phase sine wave signal is input, and a third signal is input from the secondary side by one word containing rotational position information.
a resolver circuit that outputs a two-phase sine wave signal, and a phase difference calculating circuit that continuously calculates a phase difference between the second and third two-phase sinusoidal wave signals and outputs a phase difference signal. A phase difference setting circuit that sets a phase difference signal compares the output of the phase difference setting circuit with the phase difference signal, and if the phase difference signal is larger or smaller than the reference phase difference, a count increase/decrease command is issued. A phase difference determination circuit outputs a count stop command to the counter circuit when the phase difference signal is within the range of the reference phase difference, and inputs the count increase/decrease command and the 1-digit count value of the counter circuit, and outputs the count stop command to the counter circuit. It is characterized by comprising a rotational speed signal generating circuit which obtains the rotational speed fragility by an increase/decrease command, obtains the rotational speed absolute value from the rate of change of the one-digit count value, synthesizes them, and outputs a rotational speed signal. do.

〔作用〕[Effect]

（１）レゾルバの励磁は固定位相ωｔとした。（レゾル
バをＰＬＬループ外に置いた）。基準信号発生回路から
の励磁信号生成グロックパルスを用い励磁回路で生成す
る。(1) The excitation of the resolver was set to a fixed phase ωt. (I put the resolver outside the PLL loop). The excitation signal is generated by the excitation circuit using the excitation signal generation Glock pulse from the reference signal generation circuit.

＋２１　Ｐ　Ｌ　Ｌループ内に位相変調回路を置き、レ
ゾルバ励磁位相ωｔをカウンタ回路計数値θゝで位相変
調をかけた２相の正弦波５ｒＮ（ωｔ−θ勺。+21 P L A phase modulation circuit is placed in the L loop, and a two-phase sine wave 5rN (ωt - θ) is obtained by phase modulating the resolver excitation phase ωt with the counter circuit count value θ.

（２）（ωを一〇　）を発生させ、ＰＬＬの位相帰還信
号として用いたつ （３）位相差演算回路の入力はレゾルバ回転子誘起信号
を処理して得られる２相正弦波５ＩＮ（ωを一θｒ）、
可（ωｔ−０１）（但しθｒ：レゾルバ回転子回転角）
と前記位相変調回路で発生させた２相正弦波５ＩＮ（ω
ｔ−ｓ＊）、（２）（ωｔ、−０７）とし、位相情報θ
ｒ、θ“間の連続的な比較を行なう。（比較回路は従来
技術と同様であるが、入出力情報が異なる）。Δθ＝θ
ｒ−θ　中５ｒＮ（（ωｔ−ｏ＊）−（ωを一θｒ））
　＝ＳＩＮ（ωｔ−１９”）ａｍ（ωを一θｒ　）−ｃ
ａｓ（ωｔ−１９’　）　−８ＩＮ（ωを一θｒ） （４）位相差判定回路を設は前記、位相差演算回路によ
って得られた位相差Δθと別に設けた位相差設定回路か
らの基準位相差θＴＨを比較しθＴＨ＜Δθの時には、
カウント指令を、−〇ＴＨ＜Δθ〈θ丁Ｈの時にはカウ
ント停止指令を、Δθく一θＴＨの時にはカウント減指
令を発生するようにした。これにより、カウンタ回路の
計数値θ　は（θｒ−θＴＨ）＜θく（θｒ十〇Ｔｌが
満たされる様に変化する。すなわちθ　はレゾルバの回
転角情報そのものとなる。(2) (ω is 10) is generated and used as the PLL phase feedback signal. (3) The input of the phase difference calculation circuit is a two-phase sine wave 5IN (ω is 10) obtained by processing the resolver rotor induced signal. 1θr),
Possible (ωt-01) (however, θr: resolver rotor rotation angle)
and the two-phase sine wave 5IN(ω
t-s*), (2)(ωt, -07), and the phase information θ
A continuous comparison is made between r and θ. (The comparison circuit is the same as the conventional technology, but the input/output information is different.) Δθ=θ
5rN in r-θ ((ωt-o*)-(ω to θr))
=SIN(ωt-19")am(ω=1θr)-c
as (ωt-19') -8IN (ω = θr) (4) The phase difference determination circuit is set up using the phase difference Δθ obtained by the phase difference calculation circuit and the reference position from the separately provided phase difference setting circuit. Compare the phase difference θTH and when θTH<Δθ,
When the count command is -〇TH<Δθ〈θ〈θH, a count stop command is generated, and when Δθ - - θTH, a count reduction command is generated. As a result, the count value θ of the counter circuit changes so that (θr−θTH)<θ(θr10Tl) is satisfied. That is, θ becomes the rotation angle information of the resolver itself.

（５）カウンタ回路は、レゾルバ回転子の回転角情報の
みを扱えば良いので可逆カウンタで構成し外部からのカ
ウント増、減、停止指令に従かい基準信号から与えられ
る計数パルスを増、減カウント及びカウント停止できる
ようにした。(5) The counter circuit only needs to handle the rotation angle information of the resolver rotor, so it is configured as a reversible counter and increases or decreases the count pulse given from the reference signal according to the external count increase, decrease, or stop command. And the count can be stopped.

（６）カウンタ回路は積分動作をしているため、計数値
を位置情報として用いる場合はカウンタ回路の増、減指
令はレゾルバ回転速度極性を、また計数値の変化レート
はレゾルバ回転速度の絶対値を示すことに着目し、回転
速度信号を生成した。(6) Since the counter circuit performs integral operation, when using the count value as position information, the increase or decrease command for the counter circuit should be based on the resolver rotation speed polarity, and the change rate of the count value should be the absolute value of the resolver rotation speed. A rotational speed signal was generated by focusing on the fact that

〔実施例〕〔Example〕

第１図は本発明の一実施例であるレゾルバ信号処理回路
の構成を示す図であり、ｓｏｏは基準信号発生回路であ
シレゾルバ励磁信号生成のだめの励磁信号生成クロック
パルス８０１と後述するカウンタ回路の計数パルス８０
２を発生＋７＋−ｈ歳体各出箭〃口、ｈパｎ、フ（１／
Ｉマ？斗６磁回路１００に入力され励磁回路ＸＯＯでは
レゾルバ励磁のための第１の２相正弦波信号１０１゜１
０２すなわちｖＩ’　８　ＩＮωｔ＊　ｖｔ　・Ｃ□　
ＧＪｔ信号信号酸生成レゾルバ２０を励磁する。レゾル
バの回転子側巻線には回転子回転角θｒに対応した信号
２１すなわちに−Ｖ、＊ｃｃｍ（ωｔ−θｒ）（ｍしに
：定数）信号が誘起される。カウンタ回路７００は前記
計数パルス８０２をカウント増減指令５００１により加
算カクント又は減算カウントし、カウント停止指令５ｏ
ｏｚにょシカラント停とを行なう。位相変調回路４００
０は該カウンタ回路７００のカウント値ｖｏ１すなわち
θ８と前記した第１の２相正弦波信号１０１，１０２を
入力とし、カウント値によって第１の２相正弦波信号に
位相ｆ憫を行なＩＡ　５ＩＮ（ωｔ−０＊）　、　ｃｏ
ｓ　（ωｔ−θ）の第２の２相互弦波信号４００１．４
００２を発生する。レゾルバ回路３ｏは前記信号２１を
入力とし増幅後９０°位相を遅らせて得られる正弦波信
号とにより、第３の２相正弦波信号３１．３２すなわち
Ｓ　ＩＮ（ωを一θｒ）、ｃｎｉ（ωを一〇で）信号を
発生する。位相差演算回路４０は、前記した第２、第３
の２札止弦波信号に含まれるθｒ。FIG. 1 is a diagram showing the configuration of a resolver signal processing circuit according to an embodiment of the present invention, where soo is a reference signal generation circuit and an excitation signal generation clock pulse 801 for generating a resolver excitation signal and a counter circuit described later. counting pulse 80
2 is generated +7+-h year old body each exit mouth, h bread n, fu (1/
Ima? A first two-phase sine wave signal 101°1 is input to the D6 magnetic circuit 100 and is used in the excitation circuit XOO to excite the resolver.
02, that is, vI' 8 INωt* vt ・C□
The GJt signal excites the acid generating resolver 20. A signal 21 corresponding to the rotor rotation angle θr, that is, a −V, *ccm(ωt−θr) (where m is a constant) signal is induced in the rotor side winding of the resolver. The counter circuit 700 adds or subtracts the counting pulse 802 according to the count increase/decrease command 5001, and counts the count pulse 802 by adding or subtracting the count pulse 802.
Stop at oznyoshikaranto. Phase modulation circuit 400
IA 5IN inputs the count value vo1, that is, θ8, of the counter circuit 700 and the first two-phase sine wave signals 101, 102, and applies phase f control to the first two-phase sine wave signal according to the count value. (ωt-0*) , co
s (ωt-θ) second two-way reciprocal sinusoidal signal 4001.4
002 is generated. The resolver circuit 3o inputs the signal 21 and generates a third two-phase sine wave signal 31.32, that is, S IN (ω is - θr), cni (ω at 10) generates a signal. The phase difference calculation circuit 40 includes the second and third
θr included in the two-note string wave signal.

θ８情報間の位相差を連続的に演算して、位相差信号４
１すなわちΔθを出力する。位相差設定回路６０００は
基準位相差６ｏｏｘすなわちθＴＨを出力する。位相差
判定回路５０００は、前記した位相差信号４１と基準位
相差信号６００１を比較して位相差イき号４１が基準位
相差よりも大きい場合又は小さい場合にはカウント増減
指令５００１を、位相差信号４Ｉが基準位相差の範囲内
にある場合にはカウント停止指令５００２を出力する。Continuously calculate the phase difference between θ8 information to obtain a phase difference signal 4
1, that is, outputs Δθ. The phase difference setting circuit 6000 outputs a reference phase difference 6oox, that is, θTH. The phase difference determination circuit 5000 compares the phase difference signal 41 and the reference phase difference signal 6001, and when the phase difference number 41 is larger or smaller than the reference phase difference, a count increase/decrease command 5001 is issued. If the signal 4I is within the reference phase difference range, a count stop command 5002 is output.

ここで、カウンタ回路ｖｏｏ、（ｑ相変副回路４０００
、位相差演算回路４０、位相差判定回路ｓ’ｏｏｏはデ
ィジタル、フェーズ、ロックド。Here, counter circuit voo, (q phase change subcircuit 4000
, the phase difference calculation circuit 40, and the phase difference determination circuit s'ooo are digital, phase, and locked.

ループ（ＰＬＬ）を成し、位相変調回路４０００の出力
である第２の２札止弦波信号４ｏｏ１　。A second two-note string wave signal 4oo1 forming a loop (PLL) and being the output of the phase modulation circuit 4000.

４００２の位相情報ωｔ−ｒはレゾルバ回路３０の出力
である第３の２札止弦波信号３１．３２の位相情報ωｔ
−θｒに等しくなるように制御される。ずなわちωを一
θ−ωを一θｒ　の関係が成り立つためθ“＝θｒとな
る。このことからカウンタ回路７θθのカウント値７０
１ずなわちθ８はレゾルバ回転子（ｅ置θτを示すこと
となる。The phase information ωt-r of 4002 is the phase information ωt of the third two-note string wave signal 31.32 which is the output of the resolver circuit 30.
-θr is controlled to be equal to -θr. In other words, since the relationship of ω is one θ - ω is one θr holds, θ"=θr. From this, the count value of the counter circuit 7θθ is 70.
1, that is, θ8 indicates the resolver rotor (e position θτ).

回転（を度１ば号生成回路９００は立４４１差判定回路
５０００のカウント増減指令信号５００１から回転速度
信号の袷性を、カウンタ回路７００の出力であるカウン
ト値７０〕の１桁分の計ａレートを周波数／電圧変換す
ることにより回転速度１言号の絶対値を得、極性及び絶
対値１八号を合成することにより、回転速；皮情号９０
１を出力する。The rotation speed signal generation circuit 900 calculates the speed of the rotation speed signal from the count increase/decrease command signal 5001 of the difference determination circuit 5000, and calculates the one-digit value of the count value 70 which is the output of the counter circuit 700. By converting the rate into frequency/voltage, the absolute value of one word of rotation speed is obtained, and by combining the polarity and absolute value No. 18, the rotation speed; skin information No. 90 is obtained.
Outputs 1.

第２図および第３図はそれぞれ本発明の一実施例である
構成要素の具体的な「ｉ＋ｌ洛偶成を示す図であシ、第
２図は基準１菖号発生回路８００、励磁回路１００、レ
ゾルバ回路３０の回路構成を示し、第３図はカウンタ回
路７００１位相変調回路４０００、位相差演算回路４０
．位相差判定回路５　ｏ　ｏ　ｏ、位相差設定回路６０
Ｑ０、回転速度イ昌号生成回路９００の回路構成を示す
っ第２図の基準信号発生回路ＳＯＯは水晶振動子８１０
と発振回路８２０によ勺、１賎パルス８０２を発生させ
、さらに分局回路８３Ｑにてレゾルバ励磁位相ωｔの倍
の周期２ωｔを持つ励磁信号生成グロックパルス１３０
１を出力する。FIGS. 2 and 3 are diagrams showing specific i+l combinations of components that are one embodiment of the present invention, respectively. FIG. The circuit configuration of the resolver circuit 30 is shown in FIG.
．． Phase difference determination circuit 5 o o o, phase difference setting circuit 60
The reference signal generation circuit SOO in FIG.
The oscillation circuit 820 generates a single pulse 802, and the branch circuit 83Q generates an excitation signal Glock pulse 130 with a period 2ωt, which is twice the resolver excitation phase ωt.
Outputs 1.

励磁回路ＸＯＯは９０度位相差発生回路１１０１バンド
パスフィルタ１２　（７ｖ　Ｉ　Ｊ　（７ｉｌｌ　幅器
１４０　＊ＸＳＯとから成る。９０度位相差発生回路１
１０は、励磁信号生成クロックパルス８０１を入力し、
互いに９０度位相のずれたすなわちωｔ。The excitation circuit XOO consists of a 90 degree phase difference generation circuit 1101, a band pass filter 12 (7v I J (7ill width filter 140 *XSO), a 90 degree phase difference generation circuit 1
10 inputs an excitation signal generation clock pulse 801;
ie, ωt, which are 90 degrees out of phase with each other.

（ωｔ＋９０°）の位相関係にある矩形信号Ｚ　１１゜
１１２を出力する。バンドパスフィルタ１２０゜１３０
は中心因波斂ω／２πの帯域フィルタでちり、信号１１
１，１１２の高潤波成分を除去し２札止弦波とする。と
の２札止弦波は増幅器１４０．１５０により増幅されレ
ゾルバ励磁のだめの第１の２札止弦波信号１０１，１０
２、すなわち’ｉ’１８ＩＮωｔ、Ｖ、ｃｏｓωｔとな
る。レゾルバ回路３０は増幅器３５、移相器３６とから
成る・レゾルバ回転子に誘起上れる信号２１１／ｌｔＫ
・Ｖ、ａｍ（ωを一θｒ）で表わされるが、増幅器３５
によ、！７１／Ｋ・７８倍し、さらに９０度位相を遅ら
せる移相器３６により正弦波信号を生成する。増幅器３
５からはｃｎｓ（ωを一θｒ）信号が、移相器３６から
はＳｌ：Ｎ（ωを一θｒ）信号が得られ、第３の２札止
弦波信号が得られる。A rectangular signal Z 11°112 having a phase relationship of (ωt+90°) is output. Bandpass filter 120°130
is a bandpass filter with central factor ω/2π, and the signal 11
The high frequency wave component of 1,112 is removed to create a 2-note string wave. The two-note string wave is amplified by amplifiers 140 and 150, and the first two-note string wave signal 101, 10 of the resolver excitation reservoir is amplified by the amplifiers 140 and 150.
2, that is, 'i'18INωt, V, cosωt. The resolver circuit 30 consists of an amplifier 35 and a phase shifter 36 - A signal 211/ltK induced in the resolver rotor
・It is expressed as V, am (ω is one θr), but the amplifier 35
Yo! A sine wave signal is generated by a phase shifter 36 which multiplies the signal by 71/K·78 and further delays the phase by 90 degrees. Amplifier 3
5, a cns (ω=1θr) signal is obtained, and the phase shifter 36 obtains a Sl:N (ω=1θr) signal, and a third 2-bill-stop string wave signal is obtained.

第３図において、７００はカウンタ回路であシ、ゲート
７１０，７２０、ｎピッ：・の可逆カウンタ７３０とか
ら成る。ＳＯＺは計数パルスであり、この計数パルスは
カウント増減指令５００１が１で（カウント、″？ｉ算
指令と定義している）かつカウント停止指ｅ　５０θ２
がＯの時は、可逆カウンタ７３０のＵＰ大入力、カクン
ト壇減トＹｉ令５０θノが０で（カウント減算指令と定
義している）かつカウント停止指令５θ０２が０の時は
、可逆カウンタ７３０のＤＯＷＮ入力へ、入力される。In FIG. 3, 700 is a counter circuit consisting of gates 710, 720, and a reversible counter 730 with n pitches. SOZ is a counting pulse, and this counting pulse has a count increase/decrease command 5001 of 1 (count, "?i calculation command" is defined) and a count stop finger e50θ2
When is O, the UP large input of the reversible counter 730, when the command 50θ is 0 (defined as a count subtraction command) and the count stop command 5θ02 is 0, the input of the reversible counter 730 is It is input to the DOWN input.

カウント停止指令５０ｏｚが１の時は可逆カウンタ７３
０には計０・くルスは入力されない。可逆カウンタ７３
０の出カフθ１はｎピットのディジタル信号であり、レ
ゾルバの回転位置情報がｎビットのディジタル信号で得
られる。位相変調回路４０００は、正弦波パターンＲＯ
Ｍ４１００．余弦波パターンＲＯＭ４　Ｚ　００．乗１
γ型ディジタル／アナログ変換器（以下Ｄ／Ａ　変換器
と記す）ｉｓｏｏ、４ｅｏｏ。When the count stop command 50oz is 1, the reversible counter 73
A total of 0/curs is not input to 0. Reversible counter 73
The output cuff θ1 of 0 is an n-pit digital signal, and the rotational position information of the resolver can be obtained as an n-bit digital signal. The phase modulation circuit 4000 has a sine wave pattern RO
M4100. Cosine wave pattern ROM4 Z 00. Power 1
γ-type digital/analog converter (hereinafter referred to as D/A converter) isoo, 4eoo.

４７００．４８００．増幅器４３００．４４００加減算
器４９００．４９５０から成る。正弦波パターンＲＯＭ
４１００及び余弦波パターンＲＯＭ　４ＺＯＯばｎビッ
トのディジタル信号であるカウント値７０１（情報θ　
）をアドレス情報としてあらかじめ記憶させていた正弦
波８ＩＮ＋９＊、余弦波−θ８信号４１０１，４２０１
を出力する。励磁回路で生成される第１の２札止弦波０
！号１０１．１０２すなわちＶ、　８ＩＮ（ｉＪｔｌＶ
ＱＩ！！ωｔは増幅器４３００．４４００により１／ｖ
８倍され信号４４０１．４３０１すなわちＳＩＮωｔ、
ｃｏ！ωｔＭ号の信号が得られる。信号４４０１はＤ／
Ａ　ｖ換器４５００，４７００の基準電圧源として用い
られ信号４３０ＸはＤ／Ａ変淡器４６００，４８００Ｆ
）基準電圧源とじて用いられる。Ｄ／Ａ　窒り器４５０
０は、ディジタル値として、信号４１０１すなわちＳＩ
Ｎθ　が入力されているため、出力としてＳＩＮωｔＸ
ｓＩＮθ　の信号が得られる。同様にＤ／Ａ変換器４６
００は出力と（−て■ωｔＸ　ＳＩ’Ｎｏ　の信号が、
Ｄ／Ａ　Ｔ：換器４７００は出力として８１ＮωｔＸＱ
ＩＩθ４の信号が、ＶＡｉ換器４８００は出力として醍
ωｔＸ■θ　の信号が得られるー。加＄算器４９００は
Ｄ／Ａ変換′？５４７００の出力からＤ／Ａ変換器４６
θ０の出力を減算するため出力４００１として ８ＩＮωｔｘｅａａθ−−ｒｍＧ）ｔＸｓＩＮθ’＝　
ＢＩＮ（ｕ’を一θ“）の信号が得られることとなる。4700.4800. It consists of amplifiers 4300, 4400, adders/subtractors 4900, 4950. Sine wave pattern ROM
4100 and cosine wave pattern ROM 4ZOO. Count value 701 (information θ
) are stored in advance as address information. Sine wave 8IN+9*, cosine wave -θ8 signals 4101, 4201
Output. First two-note string wave 0 generated by the excitation circuit
! No. 101.102 i.e. V, 8IN (iJtlV
QI! ! ωt is 1/v by amplifier 4300.4400
The signal 4401.4301 multiplied by 8, that is, SINωt,
co! A signal of ωtM is obtained. Signal 4401 is D/
The signal 430X is used as a reference voltage source for the A/V converters 4500 and 4700, and the signal 430X is used as a reference voltage source for the D/A converters 4600 and 4800F.
) used as a reference voltage source. D/A Nitter 450
0 as a digital value, the signal 4101 or SI
Since Nθ is input, the output is SINωtX
A signal of sINθ is obtained. Similarly, the D/A converter 46
00 is the output and (-te■ωtX SI'No signal is
D/A T: converter 4700 outputs 81NωtXQ
The signal IIθ4 is output from the VAi converter 4800, and the signal ωtX■θ is obtained as an output. Adder 4900 performs D/A conversion'? D/A converter 46 from the output of 54700
To subtract the output of θ0, output 4001 as 8INωtxeaaθ--rmG)tXsINθ'=
A signal of BIN (u' equal to θ") is obtained.

一方、加減算器４９５Ｑは、Ｄ／Ａ　Ｔ　４角器４８Ｑ
０の出力にＤ／Ａ変換器４５００の出力を加算するため
出力４ｏｏｚどして ｒｎａωｔＸａｓａ＊＋ＳＩＮωｔ　ｘ　Ｓｌ：Ｎθ’
＝ｃｔｓ　（ωｔ−ｅ’　）の信号が得られる。On the other hand, the adder/subtracter 495Q is a D/A T quadricorner 48Q.
In order to add the output of the D/A converter 4500 to the output of 0, the output is 4 oz and then rnaωt
A signal of =cts (ωt-e') is obtained.

位相差演算回路４０はアナログ乗算器４２゜４３と加減
算器４４とから成る。アナログ乗ｎ：器４ｚには信号３
２及び信号４０θ１が入力され出力として□□□（ωｔ
−θｒ　）　Ｘ　ＢＩＮ（ωｔ−θ　）の信号が得られ
る。一方、アナログ乗算器４３には信号３Ｉ及び信号４
００２が入力され、出力としてＳＩＮ　（ωｔ−θｒ　
）　ｘ　ａ’ｍ（ωを一θ＊）ノ信号が得られる。加減
算器４４はアナログ乗算器４２の出力からアナログ乗算
器４３の出力を減算して結果として ５ＩＮ（ωｔ−θ）ｘｃｏｓ（ωｔ、−０１）　−ａｏ
ｓ＋（ａｐｔ−（Ｊ＊）　ｘＳＩＮ（ωを一θｒ）＝Ｓ
ＩＮ（（ωｔ　−４＊）−（ωｔ＝Ｏｒ））＝８　ＩＮ
（θｒ−１９＊）セθｒ−６＊−八〇情報θｒとθの偏
差信号Δθ浦号４１が得られる。位相差判定回路５ｏｏ
ｎは、比較器５１ｔｙｏ。The phase difference calculation circuit 40 consists of analog multipliers 42 and 43 and an adder/subtractor 44. Analog power n: Signal 3 to device 4z
2 and signal 40θ1 are input and the output is □□□(ωt
-θr)XBIN(ωt-θ) is obtained. On the other hand, the analog multiplier 43 has a signal 3I and a signal 4.
002 is input, and the output is SIN (ωt−θr
) x a'm (ω = - θ*) signal is obtained. The adder/subtractor 44 subtracts the output of the analog multiplier 43 from the output of the analog multiplier 42, and the result is 5IN(ωt-θ)xcos(ωt,-01)-ao
s+(apt-(J*) xSIN(ω−θr)=S
IN((ωt −4*)−(ωt=Or))=8 IN
(θr-19*) θr-6*-80 A deviation signal Δθura No. 41 between information θr and θ is obtained. Phase difference determination circuit 5oo
n is the comparator 51tyo.

５２　ｏ　ｏ　ＦＶｓ　７リツプ７　Ｃ１ｙプ５３００
．増幅器５５００．ゲート回路５４００から成る。位相
差設定回路６Ｑ００はボテンシオ回路６１０Ｑから成シ
、位相差比較のための基準信号６００１すなわちθＴ１
’Ｉを出力する。比較器５１００は被比較信号として信
号４１すなわち八〇が比較基準信号として６００１すな
わちθＴＨが入力さへθＴＨ＜八〇の時には出力信号°
１°が、θＴＴＮ：１２△θの時には出力ｆＮｉ”０”
が出力される。比較器５２００は、被比較信号として信
号４ＺすなわちΔθが、比較基準信号として、信号６０
０１を増幅器５５００を用いて−１倍し、符号を反転し
た信号がずなわち一θＴＨが人力さ、７″Ｌ、Δθく−
θ？Ｈの時には出力信号＠１′がΔθ≧−・θＴｌ（の
時には出力信号″０１が出力される。52 o o FVs 7 Lip 7 C1y Lip 5300
．． Amplifier 5500. It consists of a gate circuit 5400. The phase difference setting circuit 6Q00 is composed of a potentio circuit 610Q and receives a reference signal 6001 for phase difference comparison, that is, θT1.
'Output I. The comparator 5100 inputs the signal 41, that is, 80, as the compared signal, and the signal 6001, that is, θTH, as the comparison reference signal.When θTH<80, the output signal °
When 1° is θTTN:12△θ, the output fNi is “0”
is output. The comparator 5200 receives a signal 4Z, ie, Δθ, as a compared signal and a signal 60 as a comparison reference signal.
01 is multiplied by -1 using the amplifier 5500, and the sign is inverted. That is, - θTH is human power, 7"L, Δθ -
θ? When the output signal @1' is H, the output signal ``01'' is output when Δθ≧−·θTl (.

ｖＳプリップフロップ５ｓｏｏは、比較器５１００出力
が１１の時セット（カウント増）、比較器５２００の出
力が町、″の時リセット（カウント減）となり、結果と
してカウント増減指令５００１を出力する。（１１″の
時はカウント増、”０“の時はカウント減指令を意味す
る。）ゲート回路５４００は、比較器５ＺＯσ及びＳＺ
Ｏθの出力が共に１０″の時、′１”を出力しこれはカ
ウント停止指令５０θ２＜Ｌ：Ｌ、て使われる。回転速
度信号生成回路９００は周波数／′賓圧変換器９ｚＯ１
増幅器９２０、アナログ・スイッチ９．１０，９４０．
インバータ回路９５０とから成る。周波数／＠圧変換器
９１０の入力として可逆カウンタ７３０の出力信号７０
１の最小桁信号が接続され周波数／′べ圧変換器９１０
によりカウントレートがアナログ値に変換器れる。周波
数／電ａＥ変換器９１０の出力は、アナログ・スイッチ
９４０へ、またゲインが一１倍の増幅器９２０を介して
、アナログ・スイッチ９３０へ接続されている。アナロ
グ・スイッチ９３０．９４０は共にゲート信号がＪｌの
時にのみ閉略するものである。アナログ・スイッチ９４
０のゲート信号としてカウント増減指令５００１が接続
され、アナログ・スイッチ９３０のゲート信号としてカ
ウント増減指令５００１をインバータ回路９５０にで反
転させたイ言号が接続されている。これによレカウント
増減指令が１１１の時はアナログ・スイッチ９４０が閉
路し、回転速度信号９０１として周波数／電圧変換器９
１０の出力がそのまま出力されることとなる。カウント
増減指令が１０１の時はアナログ・スイッチ９３０が閉
路し、回転速度信号９０１として周波数／層圧変換器９
１０の出力の符号反転信号が出力される。The vss flip-flop 5soo is set (increases the count) when the output of the comparator 5100 is 11, and is reset (decreases the count) when the output of the comparator 5200 is 11, and as a result outputs the count increase/decrease command 5001. (11 ” means a count increase command, and “0” means a count decrease command.) The gate circuit 5400 is connected to the comparators 5ZOσ and SZ
When the outputs of Oθ are both 10″, ``1'' is output, which is used as a count stop command 50θ2<L:L. The rotational speed signal generation circuit 900 is a frequency/'pressure converter 9zO1.
Amplifier 920, analog switches 9.10, 940.
It consists of an inverter circuit 950. Output signal 70 of reversible counter 730 as input of frequency/pressure converter 910
The minimum digit signal of 1 is connected to the frequency/' pressure converter 910
The count rate is converted to an analog value by the converter. The output of the frequency/electronic aE converter 910 is connected to an analog switch 940 and to an analog switch 930 via an 11x gain amplifier 920. Both analog switches 930 and 940 close only when the gate signal is Jl. analog switch 94
A count increase/decrease command 5001 is connected as a gate signal of 0, and an inverted version of the count increase/decrease command 5001 is connected as a gate signal of the analog switch 930. As a result, when the count increase/decrease command is 111, the analog switch 940 is closed, and the rotation speed signal 901 is output to the frequency/voltage converter 9.
The output of 10 will be output as is. When the count increase/decrease command is 101, the analog switch 930 is closed, and the frequency/layer pressure converter 9 is output as the rotation speed signal 901.
A sign-inverted signal of the output of 10 is output.

以上、本発明によれば、レゾルバ回転子角度情報は可逆
カウンタ７３０の出力に常に出力されているため、従来
技術のような取込み条件がないため、高速回転体の回転
角検出器として用いることができる。また、可逆カウン
タのカウントレートは速度情報そのものであるため容易
に速Ｕ　１ｇ号を得ることができる。たとえば、可逆カ
クンタ７３０の入力信号は、インクリメンタル・エンコ
ーグと等ｉ＋！！ｉな１ハ号としても利用可能である。As described above, according to the present invention, since the resolver rotor angle information is always outputted to the output of the reversible counter 730, there is no acquisition condition as in the prior art, and therefore it can be used as a rotation angle detector of a high-speed rotating body. can. Furthermore, since the count rate of the reversible counter is speed information itself, the speed U1g can be easily obtained. For example, the input signal of the reversible kakunta 730 is an incremental encoder such as i+! ! It can also be used as an i-1-Ha issue.

〔発明の効果〕〔Effect of the invention〕

以上により、本発明によればＰＬＬループ内にあるカウ
ンタ回路の計数値情報をレゾルバ回転子の回転角情報に
一部させることができるため、カウンタ回路計数値すな
わち回転角信号の取込みは任意の時点で可能となるとと
もに、高速高精度回転角検出が可能となる。また、カウ
ンタ回路の計数値情報はレゾルバ回転子の速度情報のみ
と見なせるようになるため、速度信号を得ることが容易
となる等の優れた効果が奏せられるものである。As described above, according to the present invention, since the count value information of the counter circuit in the PLL loop can be made part of the rotation angle information of the resolver rotor, the counter circuit count value, that is, the rotation angle signal can be taken in at any time. This makes it possible to detect rotation angles at high speed and with high precision. Further, since the count value information of the counter circuit can be regarded as only the speed information of the resolver rotor, excellent effects such as the ease of obtaining the speed signal can be achieved.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明の一実施例としてのレゾルバ信号処理回
路の構成図、第２図および第３図はそれぞれ本発明の一
実施例としての具体的回路構成の一部を示す図、第４図
は従来例を示す図である。 ２０・・・レゾルバ、３０・・・レゾルバ回路、４０・
・・位相差演算回路、１００・・・励磁回路、７００・
・・カウンタ回路、ＳＯＯ・・・基準壇号発生回路、９
００・・・回転速度信号生成回路、４０００・・・位相
ｆ調回路、５ｏｏｏ・・・位相差ｆ４Ｊ定回路、６０θ
Ｏ・・・位相差設定回路。FIG. 1 is a configuration diagram of a resolver signal processing circuit as an embodiment of the present invention, FIGS. 2 and 3 are diagrams each showing a part of a specific circuit configuration as an embodiment of the present invention, and FIG. The figure shows a conventional example. 20... Resolver, 30... Resolver circuit, 40...
・・Phase difference calculation circuit, 100 ・・Excitation circuit, 700・
...Counter circuit, SOO...Standard number generation circuit, 9
00... Rotation speed signal generation circuit, 4000... Phase f adjustment circuit, 5ooo... Phase difference f4J constant circuit, 60θ
O...Phase difference setting circuit.

Claims (1)

【特許請求の範囲】[Claims] 励磁信号生成クロックパルスおよび計数パルスを発生す
る基準信号発生回路と、前記励磁信号生成クロックパル
スを入力しレゾルバ励磁用の第１の２相正弦波信号を出
力する励磁回路と、前記計数パルスをカウント増減指令
により加算カウント又は減算カウントし、カウント停止
指令によりカウント停止を行なうカウンタ回路と、該カ
ウンタ回路のカウント値と前記第１の２相正弦波信号を
入力し、カウント値によって前記第１の２相正弦波信号
に位相変調を行ない第２の２相正弦波信号を出力する位
相変調回路と、１次側に前記第１の２相正弦波信号を入
力し、２次側から回転位置情報を含む信号によって第３
の２相正弦波信号を出力するレゾルバ回路と、前記第２
および第３の２相正弦波信号間の位相差を連続的に演算
して位相差信号を出力する位相差演算回路と、基準位相
差を設定する位相差設定回路と、該位相差設定回路の出
力と前記位相差信号を比較し、該位相差信号が基準位相
差より大きい場合又は小さい場合にはカウント増減指令
を、前記位相差信号が基準位相差の範囲内にある場合は
カウント停止指令を前記カウンタ回路に出力する位相差
判定回路と、前記カウント増減指令と前記カウンタ回路
のカウント値１桁とを入力し、該カウント増減指令によ
り回転速度極性を、該カウント値１桁の変化レートから
回転速度絶対値を得、それらを合成し回転速度信号を出
力する回転速度信号生成回路とを具備してなることを特
徴とするレゾルバ信号処理回路。a reference signal generation circuit that generates excitation signal generation clock pulses and count pulses; an excitation circuit that receives the excitation signal generation clock pulses and outputs a first two-phase sine wave signal for excitation of the resolver; and counts the count pulses. A counter circuit that performs addition or subtraction counting in response to an increase/decrease command and stops counting in response to a count stop command; a count value of the counter circuit and the first two-phase sine wave signal are input; A phase modulation circuit that performs phase modulation on a phase sine wave signal and outputs a second two-phase sine wave signal, and a phase modulation circuit that inputs the first two-phase sine wave signal to the primary side and receives rotational position information from the secondary side. 3rd by signal containing
a resolver circuit that outputs a two-phase sine wave signal;
and a third phase difference calculation circuit that continuously calculates the phase difference between the two-phase sine wave signals and outputs a phase difference signal; a phase difference setting circuit that sets a reference phase difference; The output is compared with the phase difference signal, and if the phase difference signal is larger or smaller than the reference phase difference, a count increase/decrease command is issued, and if the phase difference signal is within the range of the reference phase difference, a count stop command is issued. A phase difference determination circuit outputs to the counter circuit, the count increase/decrease command and the one-digit count value of the counter circuit are input, and the rotation speed polarity is changed from the rate of change of the count value one-digit by the count increase/decrease command. 1. A resolver signal processing circuit comprising: a rotational speed signal generation circuit that obtains absolute speed values, synthesizes them, and outputs a rotational speed signal.