JPS6231889A - Image display unit - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 １五且１ 本発明はｉｆ！ｉ像表示装置に関する。[Detailed description of the invention] 15 and 1 This invention is if! This invention relates to an i-image display device.

九且且１ 画像表示装置の従来例としてＣＲＴを用いた画像表示装
置を第７図に示す。この装置においては、ＣＲＴｌの画
面に８０Ｘ２５分の文字等のパターンが表示するように
されており、ＣＲＴＩの画面位置各々に対応する記憶位
置を有する読み書き自在な画像メモリ２が設けられてい
る。ＣＲＴ１画面位置と画像メモリ２の記憶位置の番地
とを対応して示すと第８図の如くなる。画像メモリ２の
記憶位置を指定するアドレス信号はアドレス発生回路３
及びＣＰＵ　（中央演算回路）４から出力される。アド
レス発生回路３は画像メモリ２からデータを読み出すた
めに走査信号に同期してアドレス信号を順次発生する。9.1. FIG. 7 shows an image display device using a CRT as a conventional example of an image display device. In this device, a pattern such as 80×25 characters is displayed on the screen of the CRTl, and a readable and writable image memory 2 is provided which has a memory location corresponding to each screen position of the CRTI. FIG. 8 shows the correspondence between the CRT 1 screen position and the storage location address of the image memory 2. The address signal specifying the storage location of the image memory 2 is generated by the address generation circuit 3.
and is output from the CPU (central processing circuit) 4. Address generation circuit 3 sequentially generates address signals in synchronization with the scanning signal in order to read data from image memory 2.

ＣＰＵ４は画像メモリ２へのデータの書き込み時にその
データを書き込む記憶位置を指定するアドレス信号を発
生する。アドレス発生回路３及びＣＰＬＪ　（中央演算
回路）４には切替回路５が接続され、切替回路５はアド
レス発生回路３の出力アドレス信号を画像メモリ２に供
給し、ＣＰＵ４から指令されてデータ書き込み時にのみ
ＣＰＵ４の出力アドレス信号を画像メモリ２に供給する
。画像メモリ２から読み出されたデータはビデオ信号発
生回路６によってビデオ信号に変換され、そのビデオ信
号に応じて映像再生回路７がＣＲＴｌを駆動してビデオ
信号が表わす画像がＣＲＴＩ画面上に表示されるのであ
る。When writing data to the image memory 2, the CPU 4 generates an address signal specifying a storage location where the data is written. A switching circuit 5 is connected to the address generation circuit 3 and CPLJ (central processing circuit) 4, and the switching circuit 5 supplies the output address signal of the address generation circuit 3 to the image memory 2, and only when data is written in accordance with a command from the CPU 4. The output address signal of the CPU 4 is supplied to the image memory 2. The data read from the image memory 2 is converted into a video signal by the video signal generation circuit 6, and the video reproduction circuit 7 drives the CRTl in accordance with the video signal, so that the image represented by the video signal is displayed on the CRTI screen. It is.

かかる従来の画像表示装置においては、表示画像を第９
図に示すように垂直方向に移動させる場合にはアドレス
発生回路３の発生アドレス信号が表わす番地を走査信号
に同期してＯ番地から変化させるのではなく移動行数に
応じて８０．１６０・・・１９２０番地の如く８００倍
数の番地から変化させる。例えば、走査信号に同期して
１６０番゛地から変化するアドレス信号を発生すること
により２行だけの垂直移動が可能である。一方、表示画
像を第１０図に示すように水平方向に移動させる場合に
例えば、２パターンの水平移動ならば、ＣＲＴＩ画面位
置と画像メモリ２の記憶位置の番地との関係を１４１１
図に示すようにする必要があり各行において番地の順番
が不連続になるので実際には２パタ一ン分水平移動した
番地に画像メモリ２のデータを書き直すことが行なわれ
る。しかしながら、表示画像の分解能を高（するほど画
像メモリ２の記憶データ量が多くなるので書き直す時間
が長くなるという問題点があった。かかる問題点を解決
した従来例としては第１２図に示すように画像メモリの
容量を２倍にして同一の画像データを２画面分記憶する
ことにより水平方向に移動する方法であるが、画像メモ
リが通常の２倍必要になるだけでなく画像データ書き込
みの際には２画像分のデータを書き込むことになるので
構成が複雑になると共にコスト高になってしまうという
問題点があった。In such conventional image display devices, the displayed image is
As shown in the figure, when moving in the vertical direction, the address indicated by the address signal generated by the address generation circuit 3 is not changed from address O in synchronization with the scanning signal, but is changed from 80.160, . . . according to the number of rows to be moved. - Change from an address that is a multiple of 800, such as address 1920. For example, vertical movement by only two lines is possible by generating an address signal that changes from address 160 in synchronization with the scanning signal. On the other hand, when moving the displayed image in the horizontal direction as shown in FIG.
Since it is necessary to do as shown in the figure, and the order of addresses in each row is discontinuous, the data in the image memory 2 is actually rewritten to an address horizontally shifted by two patterns. However, there is a problem in that the higher the resolution of the displayed image, the more data is stored in the image memory 2, which increases the time it takes to rewrite the image.A conventional example that solved this problem is shown in FIG. This method doubles the capacity of the image memory and stores the same image data for two screens to move the image horizontally, but this not only requires twice as much image memory as usual, but also causes problems when writing the image data. Since data for two images must be written, the structure becomes complicated and the cost becomes high.

そこで、本発明の目的は画像メモリの容量を増加させる
ことなく表示画像の移動を迅速に行なうことができる画
像表示装置を提供することである。SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide an image display device that can quickly move a displayed image without increasing the capacity of an image memory.

本発明の画像表示装置は画像メモリの記憶位置を水平ア
ドレス値と垂直アドレス値とからなるアドレスによって
指定し、所定周期でｍ通計数しその計数値を水平アドレ
ス値としかつ該水平アドレス値がｍ通計数される毎に１
だけ増加してｎ進８１数しその計数値を垂直アドレス値
とし、水平アドレス値をｍ進変換手段によって水平方向
への画面位置移動数だけ変化させかつ垂直アドレス値を
ｎ進変換手段によって垂直方向への画面位置移動数だけ
変化させ、ｍ進変換手段の出力値とｎ進変換手段の出力
値とからなるアドレスによって指定されるメモリの記憶
位置のデータを水平アドレス値と垂直アドレス値とから
なるアドレスによって指定されるメモリの記憶位置のデ
ータとして読み出すことを特徴としている。The image display device of the present invention specifies the storage location of the image memory by an address consisting of a horizontal address value and a vertical address value, counts m times at a predetermined period, uses the counted value as a horizontal address value, and sets the horizontal address value m 1 for each total counted
is increased to 81 in n-ary, the counted value is set as the vertical address value, the horizontal address value is changed by the number of screen position movements in the horizontal direction by m-adic conversion means, and the vertical address value is changed in the vertical direction by n-adic conversion means. The data in the storage location of the memory specified by the address consisting of the output value of the m-ary conversion means and the output value of the n-ary conversion means is changed by the number of screen position movements to the horizontal address value and the vertical address value. It is characterized in that it is read as data at a storage location in memory specified by an address.

友−」Ｌ−μ 以下、本発明の実施例を第１図ないし第３図を参照しつ
つ説明する。Hereinafter, embodiments of the present invention will be described with reference to FIGS. 1 to 3.

第１図に示した本発明の一実施例たるＣＲＴを用いた画
像表示装置においては、第７図に示した装置と同一部分
は同一符号により示されており、画像メモリ２の各記憶
位置は水平アドレス値と垂直アドレス値とによって指定
されるようになされている。切替回路５の出力端には水
平アドレス発生回路１１及び垂直アドレス発生回路１２
が接続され、水平アドレス発生回路１１は切替回路５の
出力アドレス信号から水平アドレス値を抽出し、垂直ア
ドレス発生回路１２は切替回路５の出力アドレス信号か
ら垂直アドレス値を抽出する。水平アドレス発生回路１
１の出力端は水平アドレス変換回路１３を介して画像メ
モリ２の水平アドレス入力端に接続され、垂直アドレス
発生回路１２の出力端は垂直アドレス変換回路１４を介
して画像メモリ２の垂直アドレス入力端に接続されてい
る。In the image display device using a CRT, which is an embodiment of the present invention shown in FIG. 1, the same parts as those in the device shown in FIG. It is specified by a horizontal address value and a vertical address value. A horizontal address generation circuit 11 and a vertical address generation circuit 12 are connected to the output terminal of the switching circuit 5.
are connected, the horizontal address generation circuit 11 extracts a horizontal address value from the output address signal of the switching circuit 5, and the vertical address generation circuit 12 extracts a vertical address value from the output address signal of the switching circuit 5. Horizontal address generation circuit 1
The output terminal of 1 is connected to the horizontal address input terminal of image memory 2 via horizontal address conversion circuit 13, and the output terminal of vertical address generation circuit 12 is connected to the vertical address input terminal of image memory 2 via vertical address conversion circuit 14. It is connected to the.

水平アドレス変換回路１３及び垂直アドレス変換回路１
４にはＣＰＵ４から水平及び垂直アドレス値の移動数を
表わす移動指令信号が供給され、水平アドレス変換回路
１３はその移動指令信号の内容に応じて水平アドレス値
を変化させ、垂直アドレス変換回路１４はその移動指令
信号の内容に応じて垂直アドレス値を変化させる。移動
指令信号は例えば、水平方向及び垂直方向の移動数を各
々表わす複数ビットのディジタル信号からなる。水平ア
ドレス発生回路１１、垂直アドレス発生回路１２、水平
アドレス変換回路１３及び垂直アドレス変換回路１４は
例えば、データマツプが予め記憶されたＲＯＭ等のメモ
リからなり、データマツプから出力アドレス値が検索さ
れるようになっている。また水平アドレス発生回路１１
及び水平アドレス変換回路１３は８０進動作をなし、垂
直アドレス発生回路１２及び垂直アドレス変換回路１４
は２５進動作をなす。その他の構成は第７図に示した従
来装置と同様である。Horizontal address conversion circuit 13 and vertical address conversion circuit 1
4 is supplied with a movement command signal representing the number of movements of horizontal and vertical address values from the CPU 4, the horizontal address conversion circuit 13 changes the horizontal address value according to the contents of the movement command signal, and the vertical address conversion circuit 14 changes the horizontal address value according to the contents of the movement command signal. The vertical address value is changed depending on the content of the movement command signal. The movement command signal is composed of, for example, a multi-bit digital signal each representing the number of movements in the horizontal direction and the vertical direction. The horizontal address generation circuit 11, the vertical address generation circuit 12, the horizontal address conversion circuit 13, and the vertical address conversion circuit 14 are composed of a memory such as a ROM in which a data map is stored in advance, and the output address value is retrieved from the data map. It has become. Also, the horizontal address generation circuit 11
and the horizontal address conversion circuit 13 performs 80-decimal operation, and the vertical address generation circuit 12 and the vertical address conversion circuit 14
performs a 25-decimal operation. The rest of the configuration is the same as the conventional device shown in FIG.

かかる本発明による画像表示装置においては、通常、Ｃ
ＲＴｌの画面位置と画像メモリ２の記憶位置のアドレス
とを対応して示すと第２図の如くなる。すなわち、水平
アドレス値が０から７９まで、垂直アドレス値がＯから
２４まで採られる。In such an image display device according to the present invention, C
FIG. 2 shows the correspondence between the screen position of RTl and the address of the storage position of the image memory 2. That is, the horizontal address values are taken from 0 to 79, and the vertical address values are taken from 0 to 24.

アドレス発生回路３又はＣＰＵ４から出力されたアドレ
ス信号は切替回路５を介して水平アドレス発生回路１１
及び垂直アドレス発生回路１２に供給される。供給され
たアドレス信号から水平アドレス発生回路１１によって
水平アドレス値が、また垂直アドレス発生回路１２によ
って垂直アドレス値が各々抽出される。このとき、ＣＰ
Ｕ４が移動指令信号を発生していないならば、水平アド
レス値は水平アドレス変換回路１３を介して、また垂直
アドレス値は垂直アドレス変換回路１４を介して変換さ
れることなく画像メモリ２に各々供給される。アドレス
発生回路３のアドレス信号が切替回路５から出力されて
いる場合に画像メモリ２の記憶位置のアドレスを（垂直
アドレス、水平アドレス）として表わすと、走査信号に
同期して（０，Ｏ）、（０，１）、・・・・・・（０，
７９）、（１，０）、（１，１）、・・・・・・・・・
（２４，７８＞、（２４，７９）の如（水平アドレス値
及び垂直アドレス値によって画像メモリ２の記憶位置が
指定される。指定された記憶位置から読み出されたデー
タはビデオ信号発生回路６によってビデオ信号に変換さ
れ、そのビデオ信号に応じて映像再生回路７がＣＲＴＩ
を駆動してビデオ信号が表わす画像がＣＲＴ１画面上に
表示されるのである。The address signal output from the address generation circuit 3 or the CPU 4 is passed through the switching circuit 5 to the horizontal address generation circuit 11.
and is supplied to the vertical address generation circuit 12. From the supplied address signal, horizontal address generation circuit 11 extracts a horizontal address value, and vertical address generation circuit 12 extracts a vertical address value. At this time, CP
If U4 is not generating a movement command signal, the horizontal address value is supplied to the image memory 2 via the horizontal address conversion circuit 13, and the vertical address value is supplied to the image memory 2 via the vertical address conversion circuit 14 without being converted. be done. If the address signal of the address generation circuit 3 is output from the switching circuit 5 and the address of the storage location of the image memory 2 is expressed as (vertical address, horizontal address), then in synchronization with the scanning signal (0, O), (0,1),...(0,
79), (1,0), (1,1),...
(24, 78>, (24, 79)) (The storage location of the image memory 2 is designated by the horizontal address value and the vertical address value. The data read from the designated storage location is transferred to the video signal generation circuit 6. The video reproduction circuit 7 converts the CRTI into a video signal according to the video signal.
The image represented by the video signal is displayed on the CRT 1 screen.

一方、ＣＰＵ４から移動指令信号が発生し、その移動指
令信号の指令内容が表示画像を左側に２パタ一ン分だけ
水平移動させることを表わしていると、垂直アドレス発
生回路１２からの垂直アドレス値は垂直アドレス変換回
路１４を介して変換されることなく画像メモリ２に供給
される。水平アドレス発生回路１１からの水平アドレス
値は水平アドレス変換回路１３によって２だけ加算され
て画像メモリ２に供給される。よって、アドレス発生回
路３のアドレス信号が切替回路５から出力されている場
合には走査信号に同期して（０，２）、（０，３）、・
・・・・・（０，７９）、（０，０）、（０，１＞、（
１，２）、（１，３）、・・・・・・・・・（２４，０
）、（２４，１）の如く水平アドレス値及び垂直アドレ
ス値によって画像メモリ２の記憶位置が指定される。こ
のときのＣＲＴｌの画面位置と画像メモリ２の記憶位置
のアドレスとを対応して示すと第３図の如くなる。従っ
て、表示画像を左側に２パタ一ン分だけ水平移動させる
ことができるのである。On the other hand, when a movement command signal is generated from the CPU 4 and the command content of the movement command signal indicates that the display image is to be horizontally moved by two patterns to the left, a vertical address value from the vertical address generation circuit 12 is generated. is supplied to the image memory 2 without being converted via the vertical address conversion circuit 14. The horizontal address value from the horizontal address generation circuit 11 is added by 2 by the horizontal address conversion circuit 13 and then supplied to the image memory 2. Therefore, when the address signal of the address generation circuit 3 is output from the switching circuit 5, the signals are (0, 2), (0, 3), . . . in synchronization with the scanning signal.
...(0,79), (0,0), (0,1>, (
1,2), (1,3), ...... (24,0
), (24, 1), the storage location of the image memory 2 is specified by the horizontal address value and vertical address value. FIG. 3 shows the correspondence between the screen position of the CRTl and the address of the storage position of the image memory 2 at this time. Therefore, the displayed image can be horizontally moved to the left by two patterns.

またＣＰＵ４からの移動指令信号の指令内容が表示画像
を上側に２パタ一ン分だけ垂直移動させることを表わし
ていると、水平アドレス発生回路１１からの水平アドレ
ス値は水平アドレス変換回路１３を介して変換されるこ
となく画像メモリ２に供給される。垂直アドレス発生回
路１２からの垂直アドレス値は垂直アドレス変換回路１
４によって２だけ加算されて画像メモリ２に供給される
。Further, if the command content of the movement command signal from the CPU 4 indicates that the display image is to be vertically moved upward by two patterns, the horizontal address value from the horizontal address generation circuit 11 is transferred via the horizontal address conversion circuit 13. The image data is supplied to the image memory 2 without being converted. The vertical address value from the vertical address generation circuit 12 is sent to the vertical address conversion circuit 1.
4 is added by 2 and supplied to the image memory 2.

従って、表示画像を上側に２パタ一ン分だけ垂直移動さ
せることができるのである。Therefore, the displayed image can be vertically moved upward by two patterns.

更にＣＰＵ４からの移動指令信号の指令内容が表示画像
を水平及び垂直移動さゼることを表わしていると、水平
アドレス発生回路１１からの水平アドレス値は水平アド
レス変換回路１３によって移動数だけ加算されて画像メ
モリ２に供給され、垂直アドレス発生回路１２からの垂
直アドレス値は垂直アドレス変換回路１４によって移動
数だけ加算されて画像メモリ゛２に供給される。従って
、表示画像を斜めに移動させることができるのである。Furthermore, if the command content of the movement command signal from the CPU 4 indicates that the displayed image is to be moved horizontally and vertically, the horizontal address value from the horizontal address generation circuit 11 is added by the number of movements by the horizontal address conversion circuit 13. The vertical address value from the vertical address generation circuit 12 is added by the number of movements by the vertical address conversion circuit 14 and then supplied to the image memory 2. Therefore, the displayed image can be moved diagonally.

なお、上記した本発明の実施例においては、アドレス発
生回路３又はＣＰＵ４にて発生したアドレス信号を水平
アドレス発生回路１１及び垂直アドレス発生回路１２に
よって水平アドレス値及び垂直アドレス値に変換してい
るが、これに限らず、第４図に示すようにアドレス発生
回路３にて発生したアドレス信号のみを水平アドレス発
生回路１１及び垂直アドレス発生回路１２によって水平
アドレス値及び垂直アドレス値に変換し、ＣＰＵ４は水
平アドレス値及び垂直アドレス値の状態で出力し、水平
アドレス値及び垂直アドレス値毎の切替回路５ａ、５ｂ
を設けるるようにしても良い。In the embodiment of the present invention described above, the address signal generated by the address generation circuit 3 or the CPU 4 is converted into a horizontal address value and a vertical address value by the horizontal address generation circuit 11 and the vertical address generation circuit 12. However, as shown in FIG. 4, the address signal generated by the address generation circuit 3 is converted into a horizontal address value and a vertical address value by the horizontal address generation circuit 11 and the vertical address generation circuit 12, Switching circuits 5a and 5b for each horizontal address value and vertical address value output in the state of horizontal address value and vertical address value
may be provided.

また第５図に示すようにアドレス発生回路３が水平アド
レス値及び垂直アドレス値の状態で出力するようにして
も良い。Further, as shown in FIG. 5, the address generation circuit 3 may output the horizontal address value and the vertical address value.

また、水平アドレス変換回路１３及び垂直アドレス変換
回路１４は第６図に示すように移動指令信号の指令内容
（水平又は垂直方向の移動数）を保持するラッチ回路１
６と、ラッチ回路１６の保持数値と水平又は垂直アドレ
ス値とを加算する加算器１７とから形成しても良い。Further, as shown in FIG. 6, the horizontal address conversion circuit 13 and the vertical address conversion circuit 14 are connected to a latch circuit 1 that holds the command contents (the number of horizontal or vertical movements) of the movement command signal.
6 and an adder 17 that adds the value held in the latch circuit 16 and the horizontal or vertical address value.

更に、上記した本発明の実施例においては、画像表示器
としてＣＲＴが用いられているが、ドツト表示のＬＣＤ
、ＬＥＤ等を用いても良いのである。Furthermore, in the embodiments of the present invention described above, a CRT is used as an image display, but a dot display LCD is also used.
, LED, etc. may also be used.

Ｒ１しと丸ス 以上の如く、本発明の画像表示装置においては、画像表
示器の画面位置に対応した画像メモリの記憶位置を水平
アドレス及び垂直アドレスによって指定し画像の移動の
際には水平アドレス値又は垂直アドレス値を画面位置移
動数に応じて変化させれば良いので画像メモリの容量を
増加させることなく表示画像の移動を迅速に行なうこと
ができるのである。R1 Shitomaru As described above, in the image display device of the present invention, the storage location of the image memory corresponding to the screen position of the image display device is specified by the horizontal address and the vertical address, and when moving the image, the horizontal address is used. Since it is sufficient to change the value or the vertical address value in accordance with the number of screen position movements, it is possible to quickly move the displayed image without increasing the capacity of the image memory.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明の実施例を示すブロック図、第２図及び
第３図は第１図の装置における画面位置と記憶位置との
関係を示す図、第４図及び第５図は本発明の他の実施例
を示すブロック図、第６図はアドレス変換回路の具体例
を示すブロック図、第７図は画像表示装置の従来例を示
すブロック図、第８図及び第１１図は第７図の装置にお
ける画面位置と記憶位置との関係を示す図、第９図及び
第１０図は画像の移動を示す図、第１２図は画像表示装
置の他の従来例における画像メモリのアドレスを示す図
である。 主要部分の符号の説明 １・・・・・・ＣＲＴ ２・・・・・・画像メモリ ３・・・・・・アドレス発生回路 ４・・・・・・ＣＰＵFIG. 1 is a block diagram showing an embodiment of the present invention, FIGS. 2 and 3 are diagrams showing the relationship between the screen position and storage position in the device shown in FIG. 1, and FIGS. 4 and 5 are diagrams showing the invention. 6 is a block diagram showing a specific example of an address conversion circuit, FIG. 7 is a block diagram showing a conventional example of an image display device, and FIGS. 8 and 11 are block diagrams showing a specific example of an address conversion circuit. Figures 9 and 10 are diagrams showing the relationship between the screen position and storage position in the device shown in the figure, Figures 9 and 10 are diagrams showing the movement of images, and Figure 12 is a diagram showing the address of the image memory in another conventional example of the image display device. It is a diagram. Explanation of symbols of main parts 1...CRT 2...Image memory 3...Address generation circuit 4...CPU

Claims (1)

【特許請求の範囲】[Claims] 画像表示器と、前記画像表示器の水平方向をｍ個に垂直
方向をｎ個に分割して得られるｍ×ｎの画面位置に各々
対応する複数の記憶位置を有しその記憶位置が水平アド
レス値と垂直アドレス値とからなるアドレスによつて指
定されるメモリと、所定周期のｍ進計数値を前記水平ア
ドレス値として出力する水平アドレス発生手段と、前記
所定周期毎に１だけ増加するｎ進計数値を前記垂直アド
レス値として出力する垂直アドレス発生手段と、前記メ
モリの各記憶位置のデータを読み出す読出手段と、該読
出手段によって読み出されたデータが記憶された記憶位
置に対応する画面位置にそのデータが表わす画像を表示
する駆動手段とからなる画像表示装置であつて、前記読
出手段は画像の水平方向への画面位置移動数を表わす水
平移動指令及び画像の垂直方向への画面位置移動数を表
わす垂直移動指令を発生する指令手段と、前記水平アド
レス値を前記水平移動指令に応じた移動数値だけ変化さ
せるｍ進変換手段と、前記垂直アドレス値を前記垂直移
動指令に応じた移動数値だけ変化させるｎ進変換手段と
を含み、前記ｍ進変換手段の出力値と前記ｎ進変換手段
の出力値とからなるアドレスによつて指定される前記メ
モリの記憶位置のデータを前記水平アドレス値と垂直ア
ドレス値とからなるアドレスによつて指定される前記メ
モリの記憶位置のデータとして読み出すことを特徴とす
る画像表示装置。an image display device, and a plurality of memory locations each corresponding to an m×n screen position obtained by dividing the image display device into m locations in the horizontal direction and n locations in the vertical direction, and each of the memory locations corresponds to a horizontal address. a memory designated by an address consisting of a value and a vertical address value; horizontal address generation means for outputting an m-ary count value at a predetermined period as the horizontal address value; vertical address generating means for outputting a count value as the vertical address value; reading means for reading data at each storage location of the memory; and a screen position corresponding to the storage location where the data read by the reading means is stored. and a driving means for displaying an image represented by the data, and the reading means receives a horizontal movement command representing the number of horizontal screen position movements of the image and a vertical screen position movement of the image. command means for generating a vertical movement command representing a number; m-base conversion means for changing the horizontal address value by a movement value corresponding to the horizontal movement command; and an n-ary conversion means for changing the data at the storage location of the memory designated by an address consisting of the output value of the m-ary conversion means and the output value of the n-ary conversion means to the horizontal address value. and a vertical address value.