JPS6230650B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はマイクロプログラム制御方式により、
複数の外部入力に対して同一の処理を行なう際、
マイクロプログラム量を少ないものとすることが
できるマイクロプログラム制御方式に関するもの
である。

マイクロプログラム制御方式は、現在計算機、
コントローラ等の中央処理部へ適用を主体に広く
利用されているが、制御部に高い融通性を与える
ことができる為、各種のインテリジエンス入出力
装置や機能モジユールへの利用も進んでいる。

ところで、インテリジエンス入出力装置や機能
モジユール等に於いては、例えば、複数のパルス
列のパルス数を各パルス列毎に計数するというよ
うに、複数の外部入力に対して同一の処理を行う
場合がある。このような場合、従来は、ハードウ
エア量を少なくするために、外部入力に対する処
理をマイクロプログラムで記述しておき、外部入
力が発生した場合、その外部入力対応の処理プロ
グラムを実行させるようにしているが、外部入力
対応に処理プログラムを設けなければならない
為、マイクロプログラム量が外部入力の数に比例
して増大し、プログラム構成が複雑になる欠点が
あつた。

第１図は従来方式を説明する為のブロツク線図
であり、複数のパルス列それぞれのパルス数を計
数する場合についてのものである。同図に於い
て、１はマイクロシーケンサ２、マイクロ命令が
格納されているマイクロプログラムメモリ３、パ
イプラインレジスタ４、分岐制御回路５、テスト
条件選択回路６から成るマイクロプログラム制御
部、７は演算回路８、演算レジスタ９、メモリ１
０から成る演算制御部、１１Ｘ，１１Ｙ，１１Ｚ
はそれぞれパルス列Ｘ，Ｙ，Ｚの入力端子であ
る。又、第２図はマイクロプログラムメモリ３に
格納されているマイクロ命令のフオーマツトの一
例を示し、BOPはマイクロプログラム制御部１
の動作モードを指定する分岐制御フイールド、
TCSはテスト条件選択回路６に加えられるパル
ス列Ｘ，Ｙ，Ｚ、演算回路８の出力信号AL（例
えばオーバーフロー等を示す信号）のうちの何れ
を分岐制御回路５に加えるのかを示すテスト条件
選択フイールド、BADは分岐先のアドレスを示
す分岐アドレスフイールド、MADはメモリ１０
のアドレスを指定するメモリアドレスフイール
ド、AOPは演算制御部制御フイールドである。
又、第３図はマイクロプログラムメモリ３に格納
されている計数処理の為のマイクロプログラムの
一例を示した図である。

先ず、第１図各部の機能について説明する。マ
イクロシーケンサ２はマイクロプログラムメモリ
３のアドレスを指定し、該アドレスに書込まれて
いるマイクロ命令を読出すものであり、読出され
たマイクロ命令はパイプラインレジスタ４に加え
られる。又、パイプラインレジスタ４はセツトさ
れたマイクロ命令の分岐制御フイールドBOP、
テスト条件選択フイールドTCS、演算制御部制
御フイールドAOP、メモリアドレスフイールド
MAD、分岐アドレスフイールドBADをそれぞれ
分岐制御回路５、テスト条件選択回路６、演算レ
ジスタ９、メモリ１０、マイクロシーケンサ２に
加えるものである。

又、テスト条件選択回路６は、テスト条件選択
フイールドTCSの内容に従つて、パルス列Ｘ，
Ｙ，Ｚ、演算回路８の出力信号のうちの何れかを
選択して分岐制御回路５に加えるものである。
又、分岐制御回路５は分岐制御フイールドBOP
の内容を解読し、解読結果に基づいてマイクロシ
ーケンサ２の動作を制御する制御信号を作成する
ものであり、分岐制御フイールドBOPがPC＋１
モードの場合は順次歩進させる制御信号を、分岐
モードの場合は分岐アドレスフイールドBADの
内容をそのまま出力させる制御信号を、条件分岐
モードの場合はテスト条件選択回路６を介して加
えられる信号が“１”になつた時点に於いて、分
岐アドレスフイールドBADの内容をそのまま出
力させる制御信号をマイクロシーケンサ２に加え
るものである。

又、パイプラインレジスタ４からメモリアドレ
スフイールドMADが加えられているメモリ１０
には、パルス列Ｘ，Ｙ，Ｚの入力パルス数を記憶
する領域CTX，CTY，CTZ、及び停止フラグを
セツトする領域STOPが設けられており、メモリ
アドレスフイールドMADにより、領域CTX，
CTY，CTZの何れかが指定されると指定された
領域に記憶されている数値（入力パルス）を演算
回路８の一方の入力端子に加え、演算回路８はこ
のメモリ１０からの数値と演算レジスタ９からの
数値とを加算し、加算結果をメモリ１０の前記指
定された領域に再び記憶させるものである。尚、
通常は、演算レジスタ９から演算回路８に加える
数値を「１」とし、各領域CTX，CTY，CTZに
記憶される数値と実際の入力パルス数とを等しく
するものであるが、演算レジスタ９から演算回路
８に加える数値は、演算制御部制御フイールド
AOPの内容により自由に設定することができる
ものであるから、演算回路８に加える数値を例え
ば「Ｎ」（Ｎは整数）とし、各領域CTX，CTY，
CTZに記憶される数値を実際の入力パルス数の
Ｎ倍とすることもできる。

また、Ｘ、Ｙ、Ｚ軸のいずれかの入力パルス数
のカウントアツプ時にカウンタのオーバーフロー
が発生すると、演算回路８より信号ALが出力さ
れ、この信号によりメモリアドレスフイールド
MADによつて指定された領域STOPに演算回路
８より“１”が停止フラグとしてセツトされる。
この停止フラグは、マイクロプログラムの異常処
理ルーチンで停止フラグが“１”であることを外
部に表示したり、カウント動作を停止させたりす
る場合に用いられる。

次に第３図を参照してマイクロプログラムメモ
リ３に格納されている計数処理の為のマイクロプ
ログラムと、第１図に示した装置の動作とを関連
づけて説明する。尚、同図に於いて、Ａ，Ｂ，Ｃ
はそれぞれ、パルス列Ｘ，Ｙ，Ｚのパルスが加え
られたか否かをチエツクするマイクロプログラム
であり、又、Ｄ，Ｅ，Ｆはそれぞれ、メモリ１０
の領域CTX，CTY，CTZに記憶されている入力
パルス数をカウントアツプすると共に、オーバー
フロー等の異常を検出するサブルーチンである。

マイクロプログラム制御部１は、マイクロプロ
グラムメモリ３から同図に示すマイクロプログラ
ムＡ，Ｂ，Ｃを順次読出し、パルス列Ｘ，Ｙ，Ｚ
のパルスが加えられたか否かをチエツクする。
今、例えば、パルス列Ｘのパルスが加えられたと
すると、マイクロプログラムＡによりサブルーチ
ンＤが読出される。尚、マイクロプログラムＡは
分岐制御フイールドBOP＝“条件分岐モード”、
テスト条件選択フイールドTCS＝“パルス列Ｘを
選択”、分岐アドレスフイールドBAD＝“サブル
ーチンＤの先頭アドレス”となつているものであ
る。即ち、分岐制御回路５は前述したように、分
岐制御フイールドBOP＝“条件分岐モード”の場
合は、テスト条件選択回路６を介して加えられる
信号が“１”になつた時、マイクロシーケンサ２
に分岐アドレスフイールドBADの内容をそのま
ま出力させる制御信号を加えるものであるから、
マイクロプログラムＡの各フイールドを上述した
ように設定しておけば、パルス列Ｘのパルスが加
えられた場合、マイクロプログラムＡの分岐アド
レスフイールドBAD、即ち、サブルーチンＤの
先頭アドレスがマイクロシーケンサ２からマイク
ロプログラムメモリ３に加えられるので、サブル
ーチンＤを読出すことができる。

サブルーチンＤが読出されると、メモリ１０
は、このサブルーチンＤのメモリアドレスフイー
ルドMADによつて指定された領域（この場合
MAD＝“領域CTX”としておく）に記憶されて
いる入力パルス数を前述したように演算回路８に
加えて演算レジスタ９からの数値（通常は
「１」）と加算し、加算結果を入力パルス数として
再び領域CTXに記憶するものである。そして次
に、オーバーフロー等の異常を検出する為のマイ
クロ命令が読出され、異常の有無が検出される。
この異常の有無の検出は次のようにして行なわれ
る。まず、カウンタのカウントアツプが行なわれ
ると、信号ALが加えられたかをチエツクするマ
イクロ命令が読み出される。このマイクロ命令
は、分岐制御フイールドBOP＝“条件分岐モー
ド”、テスト条件選択フイールドICS＝“ALを選
択”、となつており、テスト条件選択回路６を介
して加えられる信号ALが“１”であると停止フ
ラグセツトのマイクロ命令が読み出される。も
し、信号ALが“０”であるとRETURNに分岐す
る。このマイクロ命令は演算制御部制御フイール
ドAOPが“１”となつており、またメモリアド
レスフイールドMAD＝“領域STOP”となつてお
り、演算レジスタ９に“１”を設定したのち、演
算回路８を介してメモリ１０の領域STOPに停止
フラグをセツトする。そしてこの後、リターン命
令（RETURN）が実行され、マイクロプログラ
ムＢがマイクロプログラムメモリ３から読出され
る。

又、マイクロプログラムＢ，Ｃによりパルス入
力がパルス列Ｙ，Ｚのものであると検出された場
合も、前述したと同様にパルス列Ｙ，Ｚ対応のサ
ブルーチンＥ，Ｆが読出され、メモリ１０の領域
CTY，CTZに記憶されている入力パルス数がカ
ウントアツプされると共にオーバーフロー等の異
常の有無が検出される。

このように、従来方式は、複数の外部入力（従
来例の説明に於いてはパルス列Ｘ，Ｙ，Ｚ）に対
して同一の処理を行なう場合でも外部入力対応に
処理プログラム（従来例の説明に於いてはサブル
ーチンＤ，Ｅ，Ｆ）を設けておくものであるか
ら、マイクロプログラム量が外部入力の数に比例
して増加し、マイクロプログラムの記述が複雑に
なる欠点があつた。

本発明は前述の如き欠点を改善したものであ
り、その目的は複数の外部入力に対して同一の処
理を行なう場合、１つの処理プログラムで複数の
外部入力に対する処理を行なうことができるよう
にすることにより、マイクロプログラム量の増加
を防止し、且つ単純なマイクロプログラム記述を
可能にすることにある。以下実施例について詳細
に説明する。

第４図は本発明の実施例のブロツク線図であ
り、１１は２ビツトのレジスタ、１２ａ，１２ｂ
はスリーステートバツフア、１３ａ，１３ｂはプ
ルアツプ抵抗であり、他の第１図と同一符号は同
一部分を表わしている。又、第５図はマイクロプ
ログラムメモリ３に格納されたマイクロ命令のフ
オーマツトの一例を示しており、REはスリース
テートバツフア１２ａ，１２ｂを制御するレジス
タイネーブルビツトであり、他の第２図と同一符
号は同一部分を表わしている。尚、スリーステー
トバツフア１２ａ，１２ｂはレジスタイネーブル
ビツトREが“１”の時、ハイインピーダンスと
なるものである。又、第６図はマイクロプログラ
ムメモリ３に格納されている計数処理の為のマイ
クロプログラムの一例を示した図である。

マイクロプログラム制御部１は第６図に示すマ
イクロプログラムＡ，Ｂ，Ｃを順次マイクロプロ
グラムメモリ３から読出してパルス列Ｘ，Ｙ，Ｚ
のパルスが加えられたか否かをチエツクし、パル
ス列Ｘのパルスを検出した場合はレジスタ１１に
軸番号“０”、“０”をセツトした後に、サブルー
チンＤをコールし、パルス列Ｙのパルスを検出し
た場合は軸番号“０”、“１”をセツトした後に、
サブルーチンＤをコールし、又、パルス列Ｚのパ
ルスを検出した場合は、軸番号“１”、“０”をセ
ツトした後にサブルーチンＤをコールするもので
ある。尚、レジスタ１１にセツトされたデータ
は、メモリアドレスフイールドMADの最上位デ
ジツト側に付加された形で、スリーステートバツ
フア１２ａ，１２ｂを介してメモリ１０に加えら
れるものである。また、レジスタ１１に各軸番号
をセツトするために、演算レジスタ９に“０”
“０”、“０”“１”、“１”“０”の３種の定数を用
意しておき、例えばパルス列Ｘのパルスを検出し
てＸ＝１となつたときには“０”“０”を演算レ
ジスタ９からレジスタ１１にセツトする。

サブルーチンＤが読出されると、メモリ１０
は、このサブルーチンＤのメモリアドレスフイー
ルドMAD及びスリーステートバツフア１２ａ，
１２ｂを介してレジスタ１１から加えられるデー
タとによつて決定されたアドレスに記憶されてい
るデータ（入力パルス数）を読出し、演算回路８
の一方の入力端子に加えるものである。そして、
演算回路８に於いて、前述したと同様に、メモリ
１０からの入力パルス数と演算レジスタ９からの
数値とが加算され、加算結果が再びメモリアドレ
スフイールドMAD及びレジスタ１１の出力デー
タによつて決定されたアドレスに格納されるもの
である。尚、この場合はレジスタイネーブルビツ
トREを“０”とし、レジスタ１１の出力データ
が有効になるようにしておくものである。

そして、次に、オーバフロー等の異常を検出す
る為のマイクロ命令が読出され、前述したと同様
にして異常の有無が検出される。

異常が無い場合はか、リターン命令RETURN
が実行され、又、異常が検出された場合は、停止
フラグをセツトする為のマイクロ命令が読出さ
れ、メモリ１０の領域STOPに停止フラグがセツ
トされる。尚、停止フラグをセツトする為のマイ
クロ命令はレジスタイネーブルビツトRE＝“１”
とし、スリーステートバツフア１２ａ，１２ｂが
ハイインピーダンスとなるようにしておくもので
あり、従つて、この場合、メモリアドレスフイー
ルドMADの最上位デイジツト側に付加されるデ
ータはプロアツプ抵抗１３ａ，１３ｂによる
“１”、“１”となり、領域STOPが指定され、該
領域STOPに停止フラグが前述したと同様にして
セツトされることになる。

本実施例は上述したようにレジスタ１１にセツ
トしたデータとメモリアドレスフイールドMAD
とによつて決定されたアドレスに処理結果（入力
パルス数）を記憶させるようにしているものであ
るから、従来方式のようにパルス列Ｘ，Ｙ，Ｚ対
応にサブルーチンＤ，Ｅ，Ｆを設ける必要はな
く、第６図に示すように１個のサブルーチンＤを
設ければ良く、従つてマイクロプログラム量を従
来方式より少なくすることができる。又、本実施
例は、マイクロプログラムによりレジスタ１１の
出力データを無効にし、所定の領域（領域
STOP）を指定することができるものであるか
ら、Ｘ、Ｙ、Ｚ軸のいずれかのカウンタでオーバ
ーフローが発生した場合に同一の領域に停止フラ
グをセツトすることができる。

尚、第６図のサブルーチンＤに於いて、Δは
Ｘ，Ｙ，Ｚの何れかを示すものであり、レジスタ
１１の出力データによつて、Ｘ，Ｙ，Ｚのうちの
何れかが自動的に設定されるものである。

尚、実施例に於いては、複数の外部入力に対し
て同一の処理を行なう場合について説明したが、
同一の処理を行なう外部入力の組が複数組あり、
且つ各組の処理内容が異なる場合にも本発明を適
用できることは勿論である。

以上説明したように、本発明は、複数の外部入
力のうちの何れが発生したのかを示す識別データ
がセツトされるレジスタを備え、外部入力が発生
した場合、前記レジスタの出力データに基づいて
処理結果をメモリの所定の領域に格納するように
しているものであり、複数の外部入力に対する同
一の処理を１つのサブルーチンプログラムで行な
うことができるので、従来方式に比べてマイクロ
プログラム量を少ないものとすることができる利
点がある。又、本発明はスリーステートバツフア
１２ａ，１２ｂ、プルアツプ抵抗１３ａ，１３ｂ
等から成り、マイクロプログラムの制御により、
前記レジスタの出力データを無効にすることがで
きるアクセス手段を備えたものであるので、例え
ば、Ｘ、Ｙ、Ｚ軸の何れかのカウンタでオーバフ
ローが発生した場合でも、同一の領域STOPに停
止フラグをセツトすることができ、従つて、何れ
かのカウンタがオーバフローしたことを停止フラ
グが“１”になつていることにより判別できる利
点がある。即ち、軸毎に停止フラグを有する場合
は、異常処理ルーチンで軸毎に停止フラグが
“１”になつているか否かを判定しなければなら
ないが、本発明によれば領域STOPのみを参照す
れば何れかのカウンタがオーバフローしているか
否かを判別できる利点がある。

【図面の簡単な説明】

第１図は従来例のブロツク線図、第２図は従来
方式のマイクロ命令のフオーマツトを例示した
図、第３図は従来方式のマイクロプログラムを例
示した図、第４図は本発明の実施例のブロツク線
図、第５図は本発明方式のマイクロ命令のフオー
マツトの一例を示した図、第６図は本発明方式の
マイクロプログラムの一例を示した図である。 １はマイクロプログラム制御部、２はマイクロ
シーケンサ、３はマイクロプログラムメモリ、４
はパイプラインレジスタ、５は分岐制御回路、６
はテスト条件選択回路、７は演算制御部、８は演
算回路、９は演算レジスタ、１０はメモリ、１１
Ｘ〜１１Ｚは入力端子、１２ａ，１２ｂはスリー
ステートバツフア、１３ａ，１３ｂはプルアツプ
抵抗である。

Claims (1)

【特許請求の範囲】
1. １ 複数の外部入力に対して、それぞれ同一の処
   理をマイクロプログラムに従つて実行するマイク
   ロプログラム制御方式に於いて、前記複数の外部
   入力対応の処理結果を格納する前記複数の外部入
   力対応の領域と前記複数の外部入力に共通して割
   当てられた共通領域とが設けられたメモリと、前
   記複数の外部入力に対してそれぞれ同一の処理を
   実行する為の１個のサブルーチンプログラムを含
   むマイクロプログラムを格納したマイクロプログ
   ラムメモリと、前記複数の外部入力のうちの何れ
   が発生したかを示す識別データがセツトされるレ
   ジスタと、該レジスタの出力データを無効にする
   と共に、前記メモリの共通領域をアクセスするア
   クセス手段とを備え、マイクロプログラムにより
   前記アクセス手段を制御して前記メモリの共通領
   域をアクセスできるようにし、且つ、前記外部入
   力が発生した場合、マイクロプログラムにより前
   記複数の外部入力のうちの何れが発生したのかを
   識別して識別データを前記レジスタにセツトし、
   前記マイクロプログラムメモリから前記サブルー
   チンプログラムを読出して前記外部入力に対する
   処理を実行し、前記レジスタにセツトされた識別
   データを前記メモリのアドレス信号の一部とし
   て、処理結果を前記メモリの前記外部入力対応の
   領域に格納することを特徴とするマイクロプログ
   ラム制御方式。