JPS6230079Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は磁気テープ、レコード盤等の音声記録
媒体より再生される再生音の音程を、音声記録媒
体を走行させるモータの回転速度を可変すること
に応答して可変させる構成とした装置に関するも
のであり、簡単な構成にて音程を可変することが
出来るように工夫したものである。[Detailed description of the invention] This invention changes the pitch of the sound played from an audio recording medium such as a magnetic tape or a record in response to varying the rotational speed of a motor that drives the audio recording medium. This relates to a device with a simple structure, and is devised so that the pitch can be varied with a simple structure.

以下図面に示す実施例を参照して詳述する。 The following will be described in detail with reference to embodiments shown in the drawings.

１はモータであり、磁気テープ、レコード盤等
を走行させる為のものである。このモータ１の軸
には発電機２が接続されており、モータの回転数
に比例した周波数の交流信号を発生する。即ち、
発電機２はモータの回転速度に応答した速度応答
信号発生回路を構成している。斯かる速度応答信
号は増幅器３で増幅され、波形整形回路４にてパ
ルス状の電圧に交換され、位相比較器５の一方の
入力となる。位相比較器５の他方の入力は後述す
る参照信号発生回路より発生される参照信号であ
る。位相比較器５より両入力信号の位相差に応じ
た信号が出力され、ローパスフイルタ６により高
域成分がカツトされ、モータ制御に必要な成分が
増幅器７により増幅される。この増幅器７の出力
はモータ制御用のインピーダンス可変素子８に印
加され、以つてモータ１の回転速度が制御され
る。即ち、速度応答信号の位相が参照信号のそれ
と一致する様にモータ１の回転速度が制御される
のであり、以上述べた諸回路にて構成されるモー
タの回転速度制御回路９は所謂位相同期ループと
なつている。従つて参照信号のパルス同期（周波
数）を可変すれば、これに応答してモータの回転
速度が変化し、以つて再生音の音程が可変出来る
訳である。 Reference numeral 1 denotes a motor for running magnetic tapes, records, etc. A generator 2 is connected to the shaft of this motor 1, and generates an alternating current signal with a frequency proportional to the number of rotations of the motor. That is,
The generator 2 constitutes a speed response signal generation circuit responsive to the rotational speed of the motor. The speed response signal is amplified by an amplifier 3 and exchanged into a pulsed voltage by a waveform shaping circuit 4, which becomes one input of a phase comparator 5. The other input of the phase comparator 5 is a reference signal generated by a reference signal generation circuit described later. A signal corresponding to the phase difference between the two input signals is output from the phase comparator 5, high-frequency components are cut off by the low-pass filter 6, and components necessary for motor control are amplified by the amplifier 7. The output of this amplifier 7 is applied to a variable impedance element 8 for motor control, thereby controlling the rotational speed of the motor 1. That is, the rotational speed of the motor 1 is controlled so that the phase of the speed response signal matches that of the reference signal, and the motor rotational speed control circuit 9 , which is composed of the various circuits described above, is a so-called phase-locked loop. It is becoming. Therefore, if the pulse synchronization (frequency) of the reference signal is varied, the rotational speed of the motor changes in response, and thus the pitch of the reproduced sound can be varied.

そこで次に参照信号発生回路について詳述す
る。１０は基準信号発生回路であり、例えば水晶
発振器にて構成される。１１は発振器１０の発振
出力を分周するプログラマブルカウンタであり、
リード・オンリー・メモリ（以下ROMと称す）
１２の読出し出力に基いて各種の分周比が設定さ
れる。ROM１２に対するアドレス指定はスイツ
チS₁〜S₄、RS・フリツプ・フロツプ（以下RS・
FFと称す）１３、アツプ・ダウン・カウンタ１
４により為される。 Therefore, the reference signal generation circuit will be described in detail next. Reference numeral 10 denotes a reference signal generation circuit, which is composed of, for example, a crystal oscillator. 11 is a programmable counter that divides the oscillation output of the oscillator 10;
Read-only memory (hereinafter referred to as ROM)
Various frequency division ratios are set based on the 12 readout outputs. Addressing for the ROM 12 is done using switches S ₁ to S ₄ and RS flip-flops (hereinafter referred to as RS flip-flops).
(referred to as FF) 13, up/down counter 1
This is done by 4.

スイツチS₄を押圧すれば、アツプ・ダウン・カ
ウンタ１４はリセツト状態となる。このときのカ
ウンタ１４の出力０によりROM１２のアドレス
AD₀が選択され、このアドレスAD₀のデータM₀に
応答してプログラマブルカウンタ１１の分周比は
M₀に設定される。即ち、プログラマブルカウン
タ１１はM₀進カウンタに設定される。プログラ
マブルカウンタ１１のM₀分周出力は、一定の分
周比を有する分周器１５にて分周され、参照信号
となるが、このときのモータの回転速度が標準速
度となり、以つて再生音が標準音程となるように
各回路の定数が決定される。 When switch _S4 is pressed, the up/down counter 14 is reset. At this time, the output 0 of the counter 14 indicates the address of the ROM 12.
AD ₀ is selected, and in response to the data M ₀ of this address AD ₀ , the division ratio of the programmable counter 11 is
M is set to ₀ . That is, the programmable counter 11 is set to an M _0- base counter. The _M0 frequency-divided output of the programmable counter 11 is divided by a frequency divider 15 having a constant frequency division ratio and becomes a reference signal, but the rotational speed of the motor at this time becomes the standard speed, and thus the reproduced sound The constants of each circuit are determined so that the pitch becomes the standard pitch.

スイツチS₁を操作してRS・FF１３をセツトす
れば、RS・FF１３のＱ出力は“１”となり、ア
ツプ・ダウン・カウンタ１４はアツプ・カウンタ
となる。そこでスイツチS₃を操作すれば、操作す
る度にカウンタ１４のアドレス指定出力が順次変
化して夫々異なるデータがROM１２より読出さ
れ、プログラマブルカウンタ１１の分周比が変化
し、以つてこの変化に応答して参照信号が変化
し、音程が可変される。 When the switch _S1 is operated to set the RS.FF 13, the Q output of the RS.FF 13 becomes "1" and the up/down counter 14 becomes an up counter. Therefore, if switch _S3 is operated, the address designation output of the counter 14 will change sequentially each time it is operated, and different data will be read from the ROM 12, and the frequency division ratio of the programmable counter 11 will change, thereby responding to this change. The reference signal changes, and the pitch is varied.

スイツチS₂を操作してRS・FF１３をリセツト
すれば、RS・FF１３のＱ出力は“０”となり、
アツプ・ダウン・カウンタ１４はダウンカウンタ
となる。そこでスイツチS₃を操作すれば、この操
作に応答して前述と同様参照信号が変化し、音程
が可変される。 If you reset RS/FF13 by operating switch _S2 , the Q output of RS/FF13 will become "0",
The up/down counter 14 becomes a down counter. If the switch _S3 is then operated, the reference signal changes in response to this operation, as described above, and the pitch is varied.

さて、ROM１２に設定する複数のデータをこ
れ等データＤが例えば等比級若しくは１／Ｄが等
差級数となるように設定しておき、且つスイツチ
S₁を操作した後スイツチS₃を操作した場合には操
作する度に順次分周比が小さくなるようなデータ
が読出され、逆にスイツチS₂を操作した後スイツ
チS₃を操作した場合には操作する度に順次分周比
が大きくなるようなデータが読出されるように各
データのアドレスを決定しておけば、スイツチS₃
の操作に応答して音程を上下させることが可能と
なる。特にデータを２〓の等比級数を為すように
決定しておけば、スイツチS₃を操作する度に半音
づつ音程を可変することができる。また半音づつ
の変化では大きすぎる場合には２〓〓〓とすれ
ば、半音の1/P倍づつ変化させることができる。 Now, set the plurality of data to be set in the ROM 12 so that the data D is, for example, a geometric series or 1/D is an arithmetic series, and
If you operate switch S ₃ after operating switch S ₁ , data will be read out such that the division ratio becomes smaller each time you operate it, and conversely, if you operate switch S ₃ after operating switch S ₂ , If the address of each data is determined so that the data whose frequency division ratio becomes larger each time it is operated is determined, the switch _S3
It is possible to raise or lower the pitch in response to the operation. In particular, if the data is determined to form a 2〓 geometric series, the pitch can be varied by a semitone each time switch _S3 is operated. If the change in semitones is too large, you can change it by 1/P times the semitone by setting it to 2〓〓〓.

第２図はデータを２〓の等比級数となるように
設定した場合に於けるスイツチS₁〜S₄を操作する
為の操作キーを示す図であり、“STD”と表示さ
れたキー１６をスイツチS₄に、“＃”と表示され
たキー１７をスイツチS₁に、“ｂ”と表示された
キー１８をスイツチS₂に、“1/P”（Ｐ＝１の場合
には“１”、Ｐ＝２の場合は“1/2”）と表示され
たキー１９をスイツチS₃に夫々対応させれば、使
い易いものとなる。 Figure 2 is a diagram showing the operation keys for operating switches S ₁ to S ₄ when the data is set to be a geometric series of 2〓. to switch S ₄ , key 17 labeled "#" to switch S ₁ , key 18 labeled "b" to switch S ₂ , "1/P" (if P=1, " If the keys 19 labeled "1" and "1/2" for P=2 correspond to the switch _S3 , it will be easier to use.

第３図はデータを等差級数となるように設定し
た場合に於ける操作キーを示す図であり、この場
合にはスイツチS₁に対応するキー１７′には
“＋”と、スイツチS₂に対応するキー１８′には
“−”と、スイツチS₃に対応するキー１９′には
“％”と夫々表示する。スイツチS₄に対応するキ
ー１６の表示は“STD”のままで良い。 FIG. 3 is a diagram showing the operation keys when the data is set to be an arithmetic series. In this case, the key 17' corresponding to switch S ₁ has "+" and the switch S ₂ The key 18' corresponding to the switch S3 displays "-", and the key 19' corresponding to the switch _S3 displays "%". The display of key 16 corresponding to Switch S ₄ may remain as "STD".

以上述べた本考案に依れば、スイツチS₁，S₂の
一方を操作した後に、スイツチS₃を操作してクロ
ツク入力をアツプ・ダウン・カウンタに印加する
だでけ音程を可変することが出来、更にスイツチ
S₄を操作するだけで直ちに標準音程による再生音
を得ることが出来、操作が極めて簡便なものであ
る。 According to the invention described above, the pitch can be varied simply by operating one of the switches S ₁ and S ₂ and then operating the switch S ₃ to apply the clock input to the up/down counter. Done, even more switch
Just by operating the S ₄ , you can immediately obtain playback sound at a standard pitch, making it extremely easy to operate.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本考案に係る音程可変装置のブロツク
ダイヤグラム、第２図は操作キーを示す図、第３
図は他の操作キーを示す図である。 １はモータ、２は速度応答信号発生回路、９は
回転速度制御回路、１０は基準信号発生回路、１
１はプログラマブルカウンタ、１２はリード・オ
ンリー・メモリー（記憶手段）、１４はアツプ・
ダウン・カウンタ。 Figure 1 is a block diagram of the pitch variable device according to the present invention, Figure 2 is a diagram showing the operation keys, and Figure 3 is a diagram showing the operation keys.
The figure is a diagram showing other operation keys. 1 is a motor, 2 is a speed response signal generation circuit, 9 is a rotation speed control circuit, 10 is a reference signal generation circuit, 1
1 is a programmable counter, 12 is a read-only memory (storage means), and 14 is an up.
down counter.

Claims (1)

【実用新案登録請求の範囲】 (1) 磁気テープ、レコード盤等の音声記録媒体を
走行させる為のモータの回転速度を可変するこ
とにより前記音声記録媒体より再生される再生
音の音程を可変する装置であつて、 前記モータの回転速度に応答した信号を発生
する速度応答信号発生回路と、複数種類の参照
信号を発生する参照信号発生回路と、前記速度
応答信号と前記参照信号を比較し両信号の位相
が一致するように前記モータの回転速度を制御
する回転速度制御回路とよりなり、前記参照信
号発生回路は基準信号発生回路と、複数のデー
タが記憶された記憶手段と、この記憶手段に対
してアドレス指定をする為のアツプ・ダウン・
カウンタと、このアツプ・ダウン・カウンタの
アドレス指定出力に基く前記記憶手段の読出し
データ出力に応答してその分周比が設定され、
以つて、その分周比にて前記基準信号発生回路
の発振出力を分周するプログラマブルカウンタ
より構成されており、アドレス指定出力の変化
に基き変化する前記プログラマブルカウンタの
分周出力を前記参照信号と為し、以つて再生音
の音程を可変する構成とした音程可変装置。 (2) アツプ・ダウン・カウンタはリセツト入力端
子を有し、リセツト状態に於いては所定のアド
レス指定出力に応答するプログラマブルカウン
タの分周出力を参照信号となし、以つて標準音
程による再生音が得られることを特徴とする実
用新案登録請求の範囲第１項記載の音程可変装
置。[Claims for Utility Model Registration] (1) Varying the pitch of the sound reproduced from the audio recording medium by varying the rotational speed of a motor for driving the audio recording medium such as a magnetic tape or record. The apparatus comprises: a speed response signal generation circuit that generates a signal responsive to the rotational speed of the motor; a reference signal generation circuit that generates a plurality of types of reference signals; a rotational speed control circuit that controls the rotational speed of the motor so that the phases of the signals match, and the reference signal generation circuit includes a reference signal generation circuit, a storage means in which a plurality of data are stored, and the storage means. up, down, and
a counter and a division ratio thereof is set in response to a read data output of the storage means based on the addressing output of the up-down counter;
The circuit includes a programmable counter that divides the oscillation output of the reference signal generation circuit using the frequency division ratio, and the frequency division output of the programmable counter that changes based on a change in the addressing output is used as the reference signal. A pitch variable device configured to vary the pitch of reproduced sound. (2) The up/down counter has a reset input terminal, and in the reset state, the divided output of the programmable counter that responds to a predetermined address designation output is used as a reference signal, so that the reproduced sound at the standard pitch is A pitch variable device according to claim 1, which is a utility model registered.