JPS62298207A - Gate bias circuit - Google Patents

Abstract

PURPOSE:To attain low distortion at a large amplitude by connecting a coil bypassing an envelope frequency component in parallel with a resistor for preventing the oscillation of a gate bias circuit of an amplifier using GaAs FET. CONSTITUTION:A resistive element 1 is a resistor R giving a small resistance at a microwave frequency band and a large resistance at an envelope frequency band (near 100MHz) lower than the microwave frequency band with respect to a reactive element 3. A capacitive element 2 is a capacitor C which blocks a frequency component near DC. The reactive element 3 is a coil L giving a large impedance at the microwave frequency band and giving a small impedance at the envelope frequency band with respect to the resistance R. Thus, the microwave component of an input signal prevents the oscillation of the FET depending on the resistor R and the capacitor C and the effect by the envelope component on the gate voltage is excluded because the resistor R is bypassed by the coil L.

Description

【発明の詳細な説明】 ３、発明の詳細な説明 〔概　要〕 本発明は、ＱａＡｓ−ＦＥＴを用いた増幅器のゲートゲ
ートバイアス回路の発振防止用の抵抗に包路線周波数成
分を側路するためのコイルを並列接続して大振幅時の低
歪化を図ったものである。[Detailed Description of the Invention] 3. Detailed Description of the Invention [Summary] The present invention provides a method for bypassing an envelope frequency component to a resistor for preventing oscillation of a gate bias circuit of an amplifier using a QaAs-FET. The coils are connected in parallel to reduce distortion at large amplitudes.

〔産業上の利用分野〕[Industrial application field]

本発明は、ゲートバイアス回路に関し、特に電圧制御素
子としてのＧａＡｓ−ＦＥＴを用いた増幅器のゲートバ
イアス回路に関するものである。The present invention relates to a gate bias circuit, and particularly to a gate bias circuit for an amplifier using a GaAs-FET as a voltage control element.

マイクロ波電力増幅器としては従来より進行波管（Ｔ　
Ｗ　Ｔ　）が用いられてきたが、歪が少ないという点か
ら、最近ではＧａＡｓ−ＦＥＴを用いた増幅器に置き換
えられて来ており、より一層歪の少ない増幅器が必要と
なっている。Traditionally, traveling wave tubes (T
W T ) have been used, but recently they have been replaced by amplifiers using GaAs-FETs because of their low distortion, and there is a need for amplifiers with even lower distortion.

〔従来の技術〕[Conventional technology]

従来のゲートバイアス回路の構成が第４図に示されてお
り、Ｒｆ（マイクロ波周波数）入力はマイクロストリッ
プ線路ＭＳＬＩ、直流阻止コンデンサＣ１及びマイクロ
ストリップ線路ＭＳＬ２の直列回路を介してＧａＡｓ−
ＦＥＴのゲートに入力される。マイクロストリップ線路
ＭＳＬ２にはスタブ（Ｒｆ阻止用フィルタ）Ｓｌ、抵抗
Ｒ１、及びコンデンサＣ２の直列回路を介して接地され
ている。抵抗Ｒ１とコンデンサＣ２との接続点はＲｆｌ
ｉ洩防止用兼雑音防止用貫通コンデンサＣ３を介してゲ
ート電圧電ａ　Ｖ　ｃ　ｃのブリーダ抵抗Ｒ２及びＲ３
の接続点に接続されている。抵抗Ｒ３には雑音除去用の
コンデンサＣ４が並列接続されている。The configuration of a conventional gate bias circuit is shown in FIG. 4, where the Rf (microwave frequency) input is connected to a GaAs-
It is input to the gate of FET. The microstrip line MSL2 is grounded via a series circuit of a stub (Rf blocking filter) Sl, a resistor R1, and a capacitor C2. The connection point between resistor R1 and capacitor C2 is Rfl
The bleeder resistors R2 and R3 of the gate voltage voltage a V c c are connected through the leakage prevention and noise prevention feedthrough capacitor C3.
connected to the connection point. A capacitor C4 for noise removal is connected in parallel to the resistor R3.

ＧａＡｓ−ＦＥＴのソースは接地されており、ドレイン
はマイクロストリップ線路ＭＳＬ３、直流阻止コンデン
サＣ５、及びマイクロストリップ線路Ｍ　Ｓ　Ｌ　４を
介してＲｆ出力端子に接続されている。マイクロストリ
ップ線路ＭＳＬ３は、スタブＳ２、抵抗Ｒ４、及びコン
デンサＣ６の直列回路を介して接地されている。スタブ
Ｓ２と抵抗Ｒ４との接続点にはＴ！１ｒＡＶＤ１１が貫
通コンデンサＣ７を介して印加されている。電１ｆｌ　
Ｖ　ｏ　ｒｒにはコンデンサＣＢが並列接続されている
。The source of the GaAs-FET is grounded, and the drain is connected to the Rf output terminal via a microstrip line MSL3, a DC blocking capacitor C5, and a microstrip line MSL4. Microstrip line MSL3 is grounded via a series circuit of stub S2, resistor R4, and capacitor C6. T! at the connection point between stub S2 and resistor R4! 1rAVD11 is applied via the feedthrough capacitor C7. Electric 1fl
A capacitor CB is connected in parallel to V o rr.

尚、マイクロストリップ線路ＭＳＬ１〜４ハＧａＡｓ−
ＦＥＴの入出力インピーダンスの整合作用を行うもので
ある。In addition, the microstrip lines MSL1 to 4 are GaAs-
This serves to match the input and output impedance of the FET.

ＦＥＴの動作特性は第５図に示すようなものでありゲー
トにはＯ■とピンチオフ電圧Ｖｐとの中間の負電圧Ｖｇ
が印加され、これを中心にＡ級増幅等の増幅動作が行わ
れる。The operating characteristics of the FET are as shown in Figure 5, and a negative voltage Vg between O and the pinch-off voltage Vp is applied to the gate.
is applied, and an amplification operation such as class A amplification is performed around this.

このような従来の回路構成における特徴は、抵抗Ｒ１及
びコンデンサＣ２並びに抵抗Ｒ４及びコンデンサＣ６が
１〜２ＧＨｚのマイクロ波周波数帯での発振を防止する
役目を果たすという点に在る。A feature of such a conventional circuit configuration is that the resistor R1 and capacitor C2, as well as the resistor R4 and capacitor C6, serve to prevent oscillation in the microwave frequency band of 1 to 2 GHz.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

このように従来のゲートバイアス回路では、入力される
Ｒｆ倍信号比較的小振幅のものである場合には問題はな
いが、包路線成分を伴う変調方式（例えば多値ＱＡＭ）
による入力信号のように振幅が大きい場合には、第６図
に示すように平均値の２倍の振幅の飽和波形がゲートと
ドレインに生じて２ｖｏｎ＋２Ｖｇ　（Ｖｇは絶対値）
なる電圧が印加され、ドレインとゲートとの間には逆電
流が流れてしまう、従って、第５図に示したゲート電圧
Ｖｇがピンチオフ電圧Ｖｐに向かって負方向にシフトし
てしまい、抵抗Ｒ１を流れるゲート電流によりゲート電
圧が変調を受けることとなって出力されるドレイン電圧
は歪んでしまう。In this way, with conventional gate bias circuits, there is no problem when the input Rf multiplied signal is of relatively small amplitude, but when using a modulation method with an envelope component (for example, multilevel QAM)
When the amplitude is large, such as the input signal of
is applied, and a reverse current flows between the drain and the gate. Therefore, the gate voltage Vg shown in FIG. The gate voltage is modulated by the flowing gate current, and the output drain voltage is distorted.

即ち、入力信号が一定振幅の定包絡線を有する場合には
問題ないが、第７図（ａ）に示す如く包路線が変化する
ものの場合には、点線で示すＦＥＴの逆耐圧レベルを越
えると上記のように逆電流が流れ、第７図（ｂ）に示す
ようにゲート電圧に凹みが生ずる。従って、出力波形は
第７図（Ｃ）に示すように歪んでしまう。In other words, there is no problem if the input signal has a constant envelope with a constant amplitude, but if the envelope changes as shown in Figure 7(a), the problem will occur if the input signal exceeds the reverse breakdown voltage level of the FET shown by the dotted line. As described above, a reverse current flows, causing a depression in the gate voltage as shown in FIG. 7(b). Therefore, the output waveform is distorted as shown in FIG. 7(C).

従って、本発明の目的は、入力信号によってゲートバイ
アス電圧が変動しない低歪のマイクロ波増幅器のゲート
バイアス回路を提供することである。SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a gate bias circuit for a microwave amplifier with low distortion in which the gate bias voltage does not vary depending on an input signal.

〔問題点を解決するための手段〕[Means for solving problems]

本発明による電圧制御素子であるＦＥＴを用いた増幅器
のゲートバイアス回路を第１図を用いて説明すると、１
及び２はそれぞれＦＥＴのゲートに直列接続されたマイ
クロ波周波数帯での発振を防止するための抵抗素子及び
容量素子であり、３は、抵抗素子１に並列接続され入力
信号の包路線周波数成分には抵抗素子１を側路できるほ
ど相対的に小さなインピーダンス値を呈しマイクロ波周
波数成分に対しては抵抗素子ｌから切り離されるほど相
対的に大きなインピーダンス値を呈するリアクタンス素
子である。The gate bias circuit of an amplifier using FET, which is a voltage control element according to the present invention, will be explained with reference to FIG.
and 2 are a resistance element and a capacitance element, respectively, connected in series to the gate of the FET to prevent oscillation in the microwave frequency band. 3 is connected in parallel to the resistance element 1, and is connected to the envelope frequency component of the input signal. is a reactance element which exhibits a relatively small impedance value so that the resistive element 1 can be bypassed, and which exhibits a relatively large impedance value so that it is separated from the resistive element 1 for microwave frequency components.

〔作　用〕[For production]

第１図において、入力信号がＦＥＴの逆耐圧を越える包
絡線を有するとき、その包絡線周波数成分は、リアクタ
ンス素子３により発振防止回路を構成する抵抗素子１を
側路して通過しゲート電圧に影響を与えない、マイクロ
波周波数帯においてはりアクタンス素子３は抵抗素子１
に対し大きなインピーダンス値を示して作用せず抵抗素
子１及び容量素子２が発振を防止する。In FIG. 1, when the input signal has an envelope that exceeds the reverse breakdown voltage of the FET, the envelope frequency component bypasses the resistive element 1 that constitutes the oscillation prevention circuit by the reactance element 3 and becomes the gate voltage. In the microwave frequency band where there is no influence, the beam actance element 3 is the resistance element 1.
The resistance element 1 and the capacitance element 2 prevent oscillation because they exhibit a large impedance value and do not act.

〔実施例〕〔Example〕

第１図に示した本発明のゲートバイアス回路の実施例と
しては、同図に示すように、抵抗素子１はリアクタンス
素子３に対し、マイクロ波周波数帯（１〜２ＧＨｚ）で
は小さな抵抗値を示し、マイクロ波周波数帯より低い周
波数の包路線周波数帯（１００ＭＨ２近傍）では大きな
抵抗値を示す抵抗Ｒである。容量素子２はコンデンサＣ
であり、直流近傍の周波数成分をシャントする。リアク
タンス素子３はコイルしてあり、抵抗Ｒに対しマイクロ
波周波数帯では大きなインピーダンスを呈し包路線周波
数帯では小さなインピーダンスを呈するものである。In the embodiment of the gate bias circuit of the present invention shown in FIG. 1, as shown in the same figure, the resistance element 1 exhibits a smaller resistance value in the microwave frequency band (1 to 2 GHz) than the reactance element 3. , the resistance R exhibits a large resistance value in the envelope frequency band (near 100 MH2) lower than the microwave frequency band. Capacitive element 2 is capacitor C
, and shunts frequency components near DC. The reactance element 3 is a coil, and exhibits a large impedance with respect to the resistance R in the microwave frequency band and a small impedance in the envelope frequency band.

即ち、抵抗Ｒとコイルし、との相対的なインピーダンス
関係を表に表すと次のようになる。That is, the relative impedance relationship between the resistor R and the coil is expressed in a table as follows.

表 但し、ω＝２πｆ　（周波数）である。table However, ω=2πf (frequency).

従って、動作において、入力信号のマイクロ波成分は、
このゲートバイアス回路の抵抗ＲとコンデンサＣとによ
ってそのＦＥＴの発振動作が防止されるとともに、入力
信号の包絡線成分はコイルＬで抵抗Ｒを側路するのでゲ
ート電圧への影響が排除できる。Therefore, in operation, the microwave component of the input signal is
The resistor R and capacitor C of this gate bias circuit prevent the FET from oscillating, and since the envelope component of the input signal bypasses the resistor R by the coil L, its influence on the gate voltage can be eliminated.

第２図は上記の本発明のゲートバイアス回路がどのくら
い歪が解消されたかを示すグラフであり、横軸はＧａＡ
ｓ−ＦＥＴを用いて多周波共通増幅を行う場合の入力電
力Ｐｉ１１を示し、縦軸は出力電力Ｐ、□を示す、この
多周波共通増幅とは第３図に示すような例えば２つの周
波数【１、ｆ２の高周波数信号を入力して増幅する多値
ＱＡＭ　（直交振幅変調）等に用いられるものである。FIG. 2 is a graph showing how much distortion is eliminated in the gate bias circuit of the present invention, and the horizontal axis is GaA
The input power Pi11 is shown when multi-frequency common amplification is performed using s-FET, and the vertical axis shows the output power P, □. This is used in multilevel QAM (quadrature amplitude modulation), etc., which inputs and amplifies high frequency signals of 1 and f2.

このような多周波数共通増幅を行うと、第３図に示すよ
うに周波数ｆ１、ｆ２よりΔｆ（＝ｌｆｌ−ｆ２１）だ
け離れた周波数での電カスベクトル成分が生ずる。これ
は増幅された波形が歪む程大きくなるので、本発明のよ
うに出力歪の少ない増幅器では第２図に示すように歪成
分の出力電力（右側の波形）は小さくなっている。尚、
第２図の左側のグラフは周波数ｆ１、ｒ２そのものによ
る出力電力であり、これは従来も本発明も変わらない。When such multi-frequency common amplification is performed, as shown in FIG. 3, an electric scum vector component is generated at a frequency Δf (=lfl-f21) away from frequencies f1 and f2. This becomes larger as the amplified waveform becomes more distorted, so in an amplifier with low output distortion like the one of the present invention, the output power of the distortion component (waveform on the right) becomes smaller as shown in FIG. still,
The graph on the left side of FIG. 2 shows the output power according to the frequencies f1 and r2 themselves, and this is the same in both the conventional case and the present invention.

このようにして包Ｘ’Ｊを伴う入力信号のマイクロ波成
分と包絡線成分とを分離してゲートバイアス回路で処理
している。In this way, the microwave component and envelope component of the input signal with envelope X'J are separated and processed by the gate bias circuit.

〔発明の効果〕〔Effect of the invention〕

以上のように、本発明のゲートバ・イアス回路によれば
、発振作用防止のための抵抗素子に大カイ８号の包路線
周波数成分を側路するリアクタンス素子を並列接続した
ので、発振防止作用を損なうことなく低歪の高周波数増
幅器を実現できる効果がある。As described above, according to the gate bias circuit of the present invention, the resistive element for preventing oscillation is connected in parallel with the reactance element that bypasses the envelope frequency component of Daikai No. 8, so that the oscillation preventing effect is achieved. This has the effect of realizing a high frequency amplifier with low distortion without any loss.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明に係るゲートバイアス回路を示す図、 第２図は従来のゲートバイアス回路と本発明のゲートバ
イアス回路の出力歪による出力電力の違いを示す図、 第３図は多周波数共通増幅に用いる２つの周波数成分と
その歪成分を示す図、 第４図は従来のＧａＡｓ−ＦＥＴの増幅回路全体を示す
回路図、 第５図は本発明に用いるＦＥＴの特性曲線を示す図、 第６図はＦＥＴのゲート電圧と出力電圧の波形を示す図
、 第７図は包路線が変化する入力を第４図の回路が受けた
場合のゲート電圧と出力電圧の歪む様子を示した波形図
、である。 第１図において、 １は抵抗素子、 ２は容量素子、 ３はリアクタンス素子、 Ｒは抵抗、 Ｃはコンデンサ、 Ｌはコイル、である。 尚、図中、同一符号は同−又は相当部分を示す。 特許出願人　　　富士通株式会社 代理人弁理士　　森　１）　寛（外１名）ケートへ ↑ 本完巳月のケート）督ア又回路を示す図出力歪乞比較す
る図 第２図 ′９９周波共通増幅を説明する図 第３図 従来Ωヶートノてイアズ回路乞示す図 「Ｅ丁の重所゛目苛性曲線図 第５図Fig. 1 is a diagram showing a gate bias circuit according to the present invention, Fig. 2 is a diagram showing the difference in output power due to output distortion between a conventional gate bias circuit and a gate bias circuit of the present invention, and Fig. 3 is a diagram common to multiple frequencies. FIG. 4 is a circuit diagram showing the entire conventional GaAs-FET amplifier circuit; FIG. 5 is a diagram showing the characteristic curve of the FET used in the present invention; Figure 6 is a diagram showing the waveforms of the gate voltage and output voltage of the FET, and Figure 7 is a waveform diagram showing how the gate voltage and output voltage are distorted when the circuit in Figure 4 receives an input whose envelope line changes. , is. In FIG. 1, 1 is a resistance element, 2 is a capacitance element, 3 is a reactance element, R is a resistance, C is a capacitor, and L is a coil. In the drawings, the same reference numerals indicate the same or corresponding parts. Patent applicant: Fujitsu Ltd. Patent attorney Mori 1) Hiroshi (and 1 other person) Kate↑ Hon'ble month's Kate) Diagram showing the receiver circuit and output distortion comparison diagram Figure 2 '99 frequency common amplification Fig. 3 is a diagram to explain the conventional Ω circuit.

Claims (3)

【特許請求の範囲】[Claims] （１）電圧制御素子を用い、ゲートにマイクロ波周波数
帯での発振を防止するための抵抗素子（１）と容量素子
（２）とを直列接続したマイクロ波増幅器のゲートバイ
アス回路において、入力信号の包絡線周波数成分に対し
ては前記抵抗素子（１）を側路できるほど相対的に小さ
なインピーダンス値を呈しマイクロ波周波数成分に対し
ては前記抵抗素子（１）から切り離されるほど相対的に
大きなインピーダンス値を呈するリアクタンス素子（３
）を備えたことを特徴とするゲートバイアス回路。(1) In a gate bias circuit of a microwave amplifier that uses a voltage control element and has a resistive element (1) and a capacitive element (2) connected in series to the gate to prevent oscillation in the microwave frequency band, the input signal For the envelope frequency component, the impedance value is relatively small enough to bypass the resistive element (1), and for the microwave frequency component, it is relatively large enough to be separated from the resistive element (1). A reactance element (3
) A gate bias circuit characterized by comprising: （２）前記電圧制御素子が、ＧａＡｓ・ＦＥＴである特
許請求の範囲第１項に記載のゲートバイアス回路。(2) The gate bias circuit according to claim 1, wherein the voltage control element is a GaAs FET. （３）前記リアクタンス素子（３）が、前記抵抗素子（
１）に並列接続されたコイルである特許請求の範囲第１
項又は第２項に記載のゲートバイアス回路。(3) The reactance element (3) is connected to the resistance element (
Claim 1, which is a coil connected in parallel to 1).
The gate bias circuit according to item 1 or 2.