JPS62293170A - Majority decision judgement system of diagnosing device for thyristor bulb - Google Patents
Majority decision judgement system of diagnosing device for thyristor bulbInfo
- Publication number
- JPS62293170A JPS62293170A JP61136143A JP13614386A JPS62293170A JP S62293170 A JPS62293170 A JP S62293170A JP 61136143 A JP61136143 A JP 61136143A JP 13614386 A JP13614386 A JP 13614386A JP S62293170 A JPS62293170 A JP S62293170A
- Authority
- JP
- Japan
- Prior art keywords
- output
- majority decision
- circuit
- signal
- fault diagnosis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003745 diagnosis Methods 0.000 claims description 90
- 238000000034 method Methods 0.000 claims description 16
- 238000012544 monitoring process Methods 0.000 claims description 8
- 230000001360 synchronised effect Effects 0.000 claims description 5
- 230000007257 malfunction Effects 0.000 abstract description 5
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012806 monitoring device Methods 0.000 description 2
- 235000010724 Wisteria floribunda Nutrition 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
- Power Conversion In General (AREA)
Abstract
Description
【発明の詳細な説明】
３、発明の詳細な説明
〔産業上の利用分野〕
この発明は、大容量サイリスタ変換装置におけるサイリ
スタバルブの故障診断装置に係り、特に複数の故障診断
装置によりその出力信号の論理多数決をとって故障診断
検出精度の向上を図った多数決判断方式に関する。Detailed Description of the Invention 3. Detailed Description of the Invention [Field of Industrial Application] The present invention relates to a failure diagnosis device for a thyristor valve in a large-capacity thyristor conversion device, and particularly relates to a failure diagnosis device for a thyristor valve in a large-capacity thyristor conversion device, and in particular, to This invention relates to a majority decision method that aims to improve failure diagnosis detection accuracy by taking a logical majority decision.
従来、電力系統などに接続される大容量サイリスタ変換
装置の故障診断装置において、誤演算、誤検出等の異常
動作を防止する手段として、第３図に示すような同一構
成で同一機能を有する３台の故障診断装置を用いて構成
した多数決判断（２ｏｕｔ ｏｆ ３）方式が知られて
いる。すなわち、第３図において、参照符号１０ａ、
１０ｂ、 １０ｃはそれぞれマイクロコンピュータを使
用した３台の故障診断装置を示し、これらの故障診断装
置１０ａ、 １０ｂ、 １０ｃにはサイリスタバルブを
構成するサイリスタ素子に順または逆電圧が印加された
ことを監視する高圧側監視装置の監視信号Ａがそれぞれ
並列に入力されるよう構成されている。この場合、前記
故障診断装置１０ａ、 １０ｂ、 １０ｃは、同期信号
等により作成された割り込み信号Ｂをそれぞれ入力して
起動し、前記監視信号Ａに基づいて各サイリスタ素子の
故障演算を行い、素子電圧が印加されていないものにつ
き故障と診断するよう構成する。さらに、これらの各故
障診断装置１０ａ、 １０ｂ、 １０ｃによる診断結果
を直接およびＮＯＴ回路１２ａ、 １２ｂ、 １２ｃを
介して反転しそれぞれ入力するＪＫフリップフロップ１
４ａ、 １４ｂ、 １４ｃが接続配置され、これらのＪ
Ｋフリップフロップ１４ａ、 １４ｂ、 １４ｃは前記
割り込み信号Ｂに基づいて同期的に出力するよう構成す
る。これらＱＪＫフリップフロップ１４ａ、 １４ｂ、
１４ｃの各出力端は共通の多数決判定回路１６に接続
され、この多数決判定回路１６は前記ＪＫフリップフロ
ップ１４ａ、 １４ｂ、 １４ｃの出力信号を入力して
多数決判定演算を行い、多数決判定信号Ｃを出力するよ
う構成する。Conventionally, in a fault diagnosis device for a large-capacity thyristor converter connected to an electric power system, etc., as a means to prevent abnormal operations such as erroneous calculations and erroneous detections, 3 devices having the same configuration and the same functions as shown in Fig. 3 have been used. A majority decision (2 out of 3) method configured using two fault diagnosis devices is known. That is, in FIG. 3, reference numerals 10a,
Reference numerals 10b and 10c each indicate three failure diagnosis devices using microcomputers, and these failure diagnosis devices 10a, 10b, and 10c monitor whether a forward or reverse voltage is applied to a thyristor element constituting a thyristor valve. The monitoring signals A of the high voltage side monitoring devices are respectively input in parallel. In this case, the failure diagnosis devices 10a, 10b, and 10c are activated by inputting an interrupt signal B generated by a synchronization signal, etc., perform failure calculations on each thyristor element based on the monitoring signal A, and calculate the element voltage. The system is configured to diagnose a failure if no voltage is applied. Further, a JK flip-flop 1 receives the diagnosis results from each of the fault diagnosis devices 10a, 10b, and 10c directly and inverts them via NOT circuits 12a, 12b, and 12c.
4a, 14b, 14c are connected and arranged, and these J
The K flip-flops 14a, 14b, and 14c are configured to output synchronously based on the interrupt signal B. These QJK flip-flops 14a, 14b,
Each output terminal of 14c is connected to a common majority decision circuit 16, and this majority decision circuit 16 inputs the output signals of the JK flip-flops 14a, 14b, and 14c, performs a majority decision operation, and outputs a majority decision signal C. Configure it to do so.
このように構成された従来の多数決判断方式を採用した
故障診断装置の動作特性を示せば、第４図に示す通りで
ある。すなわち、第４図において、高圧側監視装置の監
視信号Ａを入力した故障診断装置１０ａ、 １０ｂ、
１０ｃは、所定の割り込みタイミングａにおいて故障演
算を開始する（第４図（１）〕。一般的には、これら故
障診断装置ｔｏａ、 １０ｂ、 １０ｃは、同一のハー
ドウェアおよびソフトウェアで構成されているため、故
障診断は略同一時刻で終了し、その時点における診断結
果をＪＫフリフプフロップ１４ａ、 １４ｂ、 １４ｃ
へそれぞれ出力する。ところが、この故障演算に際して
、雑音等による誤動作または各故障診断装置間の個体差
等により、演算時間に誤差を生じ、同一の割り込みタイ
ミングａで演算を開始しても終了時刻にａｌ、ａ２．ａ
、のように差異を生じる場合がある〔第４図（２）〜（
４）〕。このため、これらの診断結果を直接には多数決
判定回路１６へ入力せず、一旦ＪＫフリップフロップ１
４ａ、 １４ｂ。The operating characteristics of the fault diagnosis apparatus employing the conventional majority judgment system configured as described above are as shown in FIG. That is, in FIG. 4, the failure diagnosis devices 10a, 10b, which input the monitoring signal A of the high voltage side monitoring device,
10c starts fault calculation at a predetermined interrupt timing a (FIG. 4 (1)). Generally, these fault diagnosis devices TOA, 10B, and 10C are configured with the same hardware and software. Therefore, the failure diagnosis ends at approximately the same time, and the diagnosis results at that time are transmitted to the JK flip-flops 14a, 14b, and 14c.
Output to each. However, when performing this fault calculation, an error occurs in the calculation time due to malfunctions due to noise or the like or individual differences between each fault diagnosis device, and even if the calculation is started at the same interrupt timing a, at the end time al, a2. a
, there may be differences as shown in Fig. 4 (2) to (
4)]. Therefore, these diagnostic results are not directly input to the majority decision circuit 16, but are first input to the JK flip-flop 1.
4a, 14b.
１４ｃへ入力し〔第４図（５）〜（７）〕、これらのＪ
Ｋフリソプフロフプ１４ａ、 １４ｂ、 １４ｃによっ
て各故障診断装置１０ａ、 １０ｂ、 １０ｃの故障演
算が確実に終了する次の割り込みタイミングｂで前記各
診断結果を同期的に出力し〔第４図（８）〜α０）〕、
前記多数決判定回路１６へ入力して多数決判定を行うよ
う設定されている〔第４図■〕。14c [Figure 4 (5) to (7)], and these J
The respective diagnostic results are output synchronously at the next interrupt timing b when the fault calculations of the respective fault diagnosis devices 10a, 10b, 10c are surely completed by the K-flipflops 14a, 14b, 14c [Fig. 4 (8) to α0]. )],
It is set to be inputted to the majority decision circuit 16 to perform majority decision [Fig. 4 (■)].
しかしながら、前述したような構成からなる従来の多数
決判断方式においては、割り込み信号として利用してい
る同期信号が非常に低い周波数である場合（例えば電動
機駆動用の周波数変換装置として利用している場合に、
電動機を低速領域で運転している時等）、各故障診断装
置１０ａ、 １０ｂ＋ １０ｃが故障演算を終了してか
らＪＫフリフプフロソプ１４ａ、 １４ｂ、 １４ｃが
次の割り込み信号を入力して診断結果を出力するまでの
時間が非常に長（なり、多数決判定回路への故障診断信
号の入力が遅れてしまう難点がある。However, in the conventional majority decision system with the above-mentioned configuration, when the synchronization signal used as an interrupt signal has a very low frequency (for example, when it is used as a frequency converter for driving an electric motor) ,
(e.g. when the electric motor is operated in a low speed range), after each failure diagnosis device 10a, 10b+10c finishes the failure calculation, the JK flipflops 14a, 14b, 14c input the next interrupt signal and output the diagnosis result. The problem is that it takes a very long time to complete the process, resulting in a delay in the input of the fault diagnosis signal to the majority decision circuit.
そこで、本発明の目的は、各故障診断回路の出力情報が
全て有効であることを検出して同期信号を発生する論理
回路を設け、この同期信号からなる割り込み信号に基づ
いて故障診断信号を多数決判定回路に入力することによ
り、故障診断遅れを防止することができるサイリスタバ
ルブ故障診断装置の多数決判断方式を提供するにある。Therefore, an object of the present invention is to provide a logic circuit that detects that all the output information of each fault diagnosis circuit is valid and generates a synchronization signal, and to make a majority decision on the fault diagnosis signal based on an interrupt signal consisting of this synchronization signal. It is an object of the present invention to provide a majority decision system for a thyristor valve fault diagnosis device that can prevent delays in fault diagnosis by inputting data to a decision circuit.
本発明に係るサイリスタバルブ故障診断装置の多数決判
断方式は、複数個の故障診断装置に複数個のサイリスタ
により構成されるサイリスタバルブの各素子状態を示す
監視信号を並列的に入力し、それぞれサイリスタバルブ
の故障診断を行い、前記各故障診断装置の出力信号を多
数決判定回路に入力して多数決判定を行うサイリスタバ
ルブ故障診断装置において、各故障診断装置は故障診断
出力と共にその出力が有効であることを示す出力有効信
号を出力し、前記故障診断出力をそれぞれ入力すると共
に前記出力有効信号が全て有効であることを検出して得
られる同期信号を入力し、かつこの同期信号に基づくタ
イミングで前記故障診断出力を論理信号として出力する
論理回路をそれぞれ設け、これらの論理回路の出力信号
を多数決判定回路に入力して多数決判定を行うことを特
徴とする。The majority decision method of the thyristor valve failure diagnosis device according to the present invention involves inputting monitoring signals indicating the state of each element of a thyristor valve constituted by a plurality of thyristors in parallel to a plurality of failure diagnosis devices, and In a thyristor valve fault diagnosis device that performs a fault diagnosis and inputs the output signal of each fault diagnosis device to a majority decision circuit to make a majority decision, each fault diagnosis device detects that the output is valid together with a fault diagnosis output. output a valid output signal indicating that the fault diagnosis output is input, input a synchronization signal obtained by detecting that all of the output valid signals are valid, and carry out the failure diagnosis at a timing based on the synchronization signal. The present invention is characterized in that logic circuits that output their outputs as logic signals are provided, and the output signals of these logic circuits are input to a majority decision circuit to perform majority decision.
前記の多数決判断方式において、多数決判定回路へ故障
診断出力を入力する論回路は、各故障診断装置の出力有
効信号を入力してそのＡＮＤ条件を求めるＡＮＤ回路と
、各故障診断装置の故障診断出力とＡＮＤ回路の出力信
号とを入力するＪＫフリップフロップとから構成し、前
記ＡＮＤ回路の出力信号を前記ＪＫフリップフロップの
割り込み信号として入力し、それぞれ同期化された論理
信号として故障診断信号を多数決判定回路に入力するよ
う構成することができる。In the majority decision method, the logic circuit that inputs the fault diagnosis output to the majority decision circuit is an AND circuit that inputs the output valid signal of each fault diagnosis device and obtains the AND condition, and a fault diagnosis output of each fault diagnosis device. The output signal of the AND circuit is input as an interrupt signal of the JK flip-flop, and the fault diagnosis signal is determined by majority decision as a synchronized logic signal. It can be configured to be an input to a circuit.
本発明に係るサイリスタバルブ故障診断装置の多数決判
断方式によれば、各故障診断装置の出力情報が全て有効
であることを検出して同期信号を発生する論理回路を設
け、この同期信号からなる割り込み信号に基づいて前記
各故障診断装置の診断信号を多数決判定回路に入力する
ことにより、各故障診断装置での故障演算のサイクルを
短縮して診断遅れを防止することができ、サイリスタバ
ルブの故障を迅速かつ確実に判定することができる。According to the majority decision method of the thyristor valve failure diagnosis device according to the present invention, a logic circuit is provided that detects that all the output information of each failure diagnosis device is valid and generates a synchronization signal, and an interrupt consisting of this synchronization signal is provided. By inputting the diagnosis signal of each fault diagnosis device to the majority judgment circuit based on the signal, it is possible to shorten the cycle of fault calculation in each fault diagnosis device and prevent a delay in diagnosis. Judgment can be made quickly and reliably.
次に、本発明に係るサイリスタバルブ故障診断装置の多
数決判断方式の実施例につき、添付図面を参照しながら
以下詳細に説明する。Next, an embodiment of the majority decision method of the thyristor valve failure diagnosis device according to the present invention will be described in detail below with reference to the accompanying drawings.
第１図は本発明多数決判断方式の一実施例を示す故障診
断装置のブロック回路図である。FIG. 1 is a block circuit diagram of a fault diagnosis device showing an embodiment of the majority decision method of the present invention.
なお、説明の便宜上、第３図に示す従来の多数決判断を
行う回路と同一の構成部分については同一の参照符号を
付してその詳細な説明は省略する。For convenience of explanation, the same reference numerals are given to the same components as those of the conventional majority decision circuit shown in FIG. 3, and detailed explanation thereof will be omitted.
第１図において、３台の故障診断装置１０ａ。In FIG. 1, there are three failure diagnosis devices 10a.
１０ｂ、 ＩＱｃを設け、これら故障診断装置１０ａ、
１０ｂ。10b, IQc is provided, and these fault diagnosis devices 10a,
10b.
１０ｃに対し、サイリスタバルブの監視信号Ａおよび同
期信号等からなる割り込み信号Ｂをそれぞれ並列的に入
力するよう構成した点は従来の故障診断装置と同一であ
る。従って、各故障診断装置１０ａ、 １０ｂ、 １０
ｃはそれぞれ前記割り込み信号Ｂを入力して起動し、前
記監視信号Ａに基づいて素子故障を発生している各サイ
リスタ素子の故障診断を行い、診断が終了した時点で診
断結果を出力する。This is the same as the conventional fault diagnosis device in that the thyristor valve monitoring signal A and the interrupt signal B consisting of a synchronization signal and the like are respectively input in parallel to 10c. Therefore, each failure diagnosis device 10a, 10b, 10
Each of the thyristor elements c is activated by inputting the interrupt signal B, performs a failure diagnosis of each thyristor element in which an element failure has occurred based on the monitoring signal A, and outputs the diagnosis result when the diagnosis is completed.
そこで、本実施例回路においては、前記各故障診断装置
１０ａ、 １０ｂ＋ １０ｃにおいて、前記診断結果が
出力されたことを示す出力有効信号Ｓａ、Ｓｂ、Ｓｃを
出力するよう設定し、この出力有効信号Ｓａ ＋ Ｓｂ
＋ Ｓｃを入力してそのＡＮＤ条件を求めるＡＮＤ回
路１８を設ける。従って、このＡＮＤ回路１８は、前記
３台の故障診断装置１０ａ。Therefore, in the circuit of this embodiment, each of the failure diagnosis devices 10a, 10b+10c is set to output valid output signals Sa, Sb, and Sc indicating that the diagnosis results have been output, and the output valid signals Sa +Sb
An AND circuit 18 is provided which inputs +Sc and obtains the AND condition. Therefore, this AND circuit 18 connects the three failure diagnosis devices 10a.
１０ｂ、 ＩＯＣが全て出力を完了したことを示す信号
を出力することになる。10b, the IOC will output a signal indicating that all outputs have been completed.
しかるに、前記各故障診断装置１０ａ、 １０ｂ、 １
０ｃより出力される診断結果は、従来と同様に、これを
直接およびＮ ＯＴ回路１２ａ、 １２ｂ、 １２ｃを
介して反転し、それぞれＪＫフリップフロップ１４ａ、
１４ｂ、 １４ｃに入力する。そこで、この場合、各
ＪＫフリップフロップ１４ａ、 １４ｂ、 １４ｃの割
り込み信号入力端ＣＬＫに、前記ＡＮＤ回路１８の出力
信号を入力するよう設定する。However, each of the failure diagnosis devices 10a, 10b, 1
The diagnostic result outputted from 0c is inverted directly and via NOT circuits 12a, 12b, and 12c, as in the conventional case, and then sent to JK flip-flops 14a and 12c, respectively.
14b and 14c. Therefore, in this case, the output signal of the AND circuit 18 is set to be input to the interrupt signal input terminal CLK of each JK flip-flop 14a, 14b, 14c.
このように接続配置された各ＪＫフリップフロップ１４
ａ、 １４ｂ、１４ｃは、各故障診断装置１０ａ。Each JK flip-flop 14 connected and arranged in this way
a, 14b, and 14c are respective failure diagnosis devices 10a.
１０ｂ、 １０ｃの出力有効信号Ｓａ、Ｓｂ、Ｓｃに基
づ（ＡＮＤ回路１８の出力信号により、診断結果の出力
信号の同期をとり、多数決判定回路１６へ入力する論理
信号を出力し、そして前記多数決判定回路１６で多数決
判定を行うよう構成される。Based on the output valid signals Sa, Sb, and Sc of 10b and 10c (and the output signal of the AND circuit 18, the output signal of the diagnosis result is synchronized, a logic signal input to the majority decision circuit 16 is output, and the majority decision The determination circuit 16 is configured to perform majority decision.
次に、前述したように構成した本実施例回路による多数
決判断方式の動作について、第２図に示すタイミングチ
ャートを参照しながら説明する。Next, the operation of the majority decision method by the circuit of this embodiment configured as described above will be explained with reference to the timing chart shown in FIG.
まず、各故障診断装置１０ａ、 １０ｂ、 １０ｃは同
期信号等からなる割り込み信号Ｂを受けて所定の割り込
みタイミングａで故障診断を開始する〔第２図（１）〕
。これらの各故障診断装置の演算時間は、雑音等による
誤動作によりそれぞれ異なる場合があり、例えば本実施
例においてはａｌ、ａ２．ａ３のように差異を生じる〔
第２図（２）〜（４）〕。そこで、この時刻ａｊ。First, each fault diagnosis device 10a, 10b, 10c receives an interrupt signal B consisting of a synchronization signal, etc., and starts fault diagnosis at a predetermined interrupt timing a [Fig. 2 (1)].
. The calculation time of each of these failure diagnosis devices may differ due to malfunctions caused by noise, etc. For example, in this embodiment, the calculation time for al, a2. A difference occurs as in a3 [
Figure 2 (2) to (4)]. So, this time aj.
ａ２．ａ９において故障診断装置１０ａ、 １０ｂ、
１０ｃはそれぞれＪＫフリップフロップ１４ａ、 １４
ｂ、 １４ｃに対して診断結果を出力する〔第２図（５
）〜（７）〕と共に、ＡＮＤ回路１８に対して出力有効
信号Ｓａ、Ｓｂ、Ｓｃを出力する〔第２図（８）〜α０
〕、このＡＮＤ回路１８は、前記各故障診断装置１０ａ
、 １０ｂ。a2. In a9, the failure diagnosis devices 10a, 10b,
10c are JK flip-flops 14a and 14, respectively.
Output the diagnosis results for b and 14c [Figure 2 (5)
) to (7)], output valid signals Sa, Sb, and Sc are output to the AND circuit 18 [(8) to α0 in FIG.
], this AND circuit 18 is connected to each fault diagnosis device 10a.
, 10b.
１０ｃからの出力有効信号を全て入力した時点でＡＮＤ
条件を満し、時刻ａ、において各ＪＫフリップフロップ
１４ａ、 １４ｂ、 １４ｃに対し、それぞれ割り込み
信号を出力する〔第２図０１＞）。When all output valid signals from 10c are input, AND
When the condition is satisfied, an interrupt signal is output to each JK flip-flop 14a, 14b, 14c at time a (FIG. 2 01>).
そして、これらＪＫフリソブフロフプ１４ａ。And these JK frisobfurohuppu 14a.
１４ｂ、 １４ｃは、前記割り込み信号を受けて、同期
的に前記各診断結果を出力し〔第２図ω〜■〕、多数決
判定回路１６へ診断結果を入力して多数決判定が行われ
る〔第２図■〕。なお、各故障診断装置１０ａ、 １０
ｂ、 １０ｃの出力有効信号Ｓａ、Ｓｂ、Ｓｃは、それ
ぞれ次の演算開始タイミングｂでリセットされ、その後
同様の動作を繰り返す。14b and 14c receive the interrupt signal and output the respective diagnostic results synchronously [Fig. Figure■]. In addition, each failure diagnosis device 10a, 10
The output valid signals Sa, Sb, and Sc of 10c and 10c are reset at the next calculation start timing b, respectively, and the same operation is repeated thereafter.
このようにして、本実施例回路によれば、３台の各故障
診断装置１０ａ、 １０ｂ、 １０ｃの出力を同期化す
ることができ、多数決判定回路１６の入力時間差による
誤動作を防止しかつ同期化による演算時間の遅れを最小
限に抑制することができる。In this way, according to the circuit of this embodiment, the outputs of the three failure diagnosis devices 10a, 10b, and 10c can be synchronized, preventing malfunctions due to input time differences of the majority decision circuit 16, and achieving synchronization. It is possible to suppress the delay in calculation time to a minimum.
また、本実施例においては、各故障診断装置１０ａ、
１０ｂ、 １０ｃの出力信号の同期化を各ＪＫフリップ
フロップ１４ａ、 １４ｂ、 １４ｃによって行ってい
るが、これに限定されることなく、その他種々の論理回
路によって構成できることは勿論である。Furthermore, in this embodiment, each failure diagnosis device 10a,
Although the output signals of the circuits 10b and 10c are synchronized by the respective JK flip-flops 14a, 14b, and 14c, the present invention is not limited to this, and it goes without saying that it can be constructed using various other logic circuits.
前述した実施例から明らかなように、本発明によれば、
同一構成で同一機能を持つ複数の故障診断装置を用いた
多数決判断方式において、各故障診断装置の出力信号が
全て有効であることを検出して同期信号を出力する論理
回路を設け、この同期信号を割り込み信号としてこれに
基づき前記各故障診断装置による診断結果を同期的に多
数決判定回路に入力して、多数決判定を行うことにより
、各故障診断装置の演算時間の偏差による多数決判定回
路の誤動作を防止することができると共に同期化に伴う
故障判定遅れを最小限に抑制することができ、サイリス
タ素子の故障を迅速かつ確実に判定することができる。As is clear from the embodiments described above, according to the present invention,
In a majority decision method using multiple fault diagnosis devices with the same configuration and the same function, a logic circuit is provided that detects that all the output signals of each fault diagnosis device are valid and outputs a synchronization signal, and this synchronization signal is used as an interrupt signal, and based on this, the diagnosis results from each fault diagnosis device are synchronously inputted to the majority decision circuit and a majority decision is made, thereby preventing malfunctions of the majority decision circuit due to deviations in the calculation times of each fault diagnosis device. This can be prevented, and delays in failure determination due to synchronization can be suppressed to a minimum, and failures of thyristor elements can be quickly and reliably determined.
以上、本発明の好適な実施例について説明したが、本発
明の精神を逸脱しない範囲内において種々の設計変更を
なし得ることは勿論である。Although the preferred embodiments of the present invention have been described above, it goes without saying that various design changes can be made without departing from the spirit of the present invention.
第１図は本発明に係るサイリスタバルブ故障診断装置の
多数決判断方式の一実施例を示すブロック回路図、第２
図（１）〜■は第１図に示す多数決判断方式の動作特性
を示すタイミングチャート図、第３図は従来の多数決判
断方式による故障診断装置の構成例を示すブロック回路
図、第４図（１１〜Ｇｉ）は第３図に示す多数決判断方
式の動作特性を示すタイミングチャート図である。
１０ａ、１０ｂ、１０ｃ ・”故障診断装置１２ａ、
１２ｂ、 １２ｃ −Ｎ ＯＴ回路１４ａ、１４ｂ、１
４ｃ −Ｊ Ｋフリップフｏ、７プ１６・・・多数決判
定回路 １８・・・ＡＮＤ回路Ａ・・・監視信号
Ｂ・・・割り込み信号Ｊ、Ｋ・・・入力端子
ＣＬＫ・・・割り込み信号入力端子
Ｓａ、Ｓｂ、Ｓｃ・・・出力有効信号
特許出願人 冨士電機株式会社
ＦＩＧ、１FIG. 1 is a block circuit diagram showing an embodiment of the majority decision method of the thyristor valve failure diagnosis device according to the present invention, and FIG.
Figures (1) to (■) are timing charts showing the operating characteristics of the majority decision method shown in FIG. 11-Gi) are timing charts showing the operating characteristics of the majority decision method shown in FIG. 10a, 10b, 10c ・”fault diagnosis device 12a,
12b, 12c -NOT circuit 14a, 14b, 1
4c - J K flip flop o, 7p 16...majority decision circuit 18...AND circuit A...monitoring signal
B...Interrupt signal J, K...Input terminal CLK...Interrupt signal input terminal Sa, Sb, Sc...Output valid signal Patent applicant Fuji Electric Co., Ltd. FIG, 1
Claims (2)
り構成されるサイリスタバルブの各素子状態を示す監視
信号を並列的に入力し、それぞれサイリスタバルブの故
障診断を行い、前記各故障診断装置の出力信号を多数決
判定回路に入力して多数決判定を行うサイリスタバルブ
故障診断装置において、各故障診断装置は故障診断出力
と共にその出力が有効であることを示す出力有効信号を
出力し、前記故障診断出力をそれぞれ入力すると共に前
記出力有効信号が全て有効であることを検出して得られ
る同期信号を入力し、かつこの同期信号に基づくタイミ
ングで前記故障診断出力を論理信号として出力する論理
回路をそれぞれ設け、これらの論理回路の出力信号を多
数決判定回路に入力して多数決判定を行うことを特徴と
するサイリスタバルブ故障診断装置の多数決判断方式。(1) A monitoring signal indicating the state of each element of a thyristor valve constituted by a plurality of thyristors is input in parallel to a plurality of fault diagnosis devices, and each fault diagnosis device performs a fault diagnosis of each thyristor valve. In a thyristor valve fault diagnosis device that inputs an output signal to a majority decision circuit and makes a majority decision, each fault diagnosis device outputs a fault diagnosis output as well as an output valid signal indicating that the output is valid, and the fault diagnosis output and a synchronization signal obtained by detecting that all of the output valid signals are valid, respectively, and output the fault diagnosis output as a logic signal at a timing based on the synchronization signal. , a majority decision method for a thyristor valve failure diagnosis device, characterized in that the output signals of these logic circuits are input to a majority decision circuit to make a majority decision.
いて、多数決判定回路へ故障診断出力を入力する論理回
路は、各故障診断装置の出力有効信号を入力してそのＡ
ＮＤ条件を求めるＡＮＤ回路と、各故障診断装置の故障
診断出力とＡＮＤ回路の出力信号とを入力するＪＫフリ
ップフロップとから構成し、前記ＡＮＤ回路の出力信号
を前記ＪＫフリップフロップの割り込み信号として入力
し、それぞれ同期化された論理信号として故障診断信号
を多数決判定回路に入力するよう構成してなるサイリス
タバルブ故障診断装置の多数決判断方式。(2) In the majority decision determination method described in claim 1, the logic circuit that inputs the fault diagnosis output to the majority decision circuit inputs the output valid signal of each fault diagnosis device, and
It is composed of an AND circuit that obtains an ND condition, and a JK flip-flop that inputs the failure diagnosis output of each failure diagnosis device and the output signal of the AND circuit, and inputs the output signal of the AND circuit as an interrupt signal of the JK flip-flop. A majority decision method for a thyristor valve failure diagnosis device, wherein the fault diagnosis signals are respectively input as synchronized logic signals to a majority decision circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61136143A JPS62293170A (en) | 1986-06-13 | 1986-06-13 | Majority decision judgement system of diagnosing device for thyristor bulb |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61136143A JPS62293170A (en) | 1986-06-13 | 1986-06-13 | Majority decision judgement system of diagnosing device for thyristor bulb |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62293170A true JPS62293170A (en) | 1987-12-19 |
| JPH0554914B2 JPH0554914B2 (en) | 1993-08-13 |
Family
ID=15168310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61136143A Granted JPS62293170A (en) | 1986-06-13 | 1986-06-13 | Majority decision judgement system of diagnosing device for thyristor bulb |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62293170A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3376637B1 (en) * | 2016-03-03 | 2024-02-14 | NR Electric Co., Ltd | Converter valve fault warning method and system |
-
1986
- 1986-06-13 JP JP61136143A patent/JPS62293170A/en active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3376637B1 (en) * | 2016-03-03 | 2024-02-14 | NR Electric Co., Ltd | Converter valve fault warning method and system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0554914B2 (en) | 1993-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH058442B2 (en) | ||
| JPH0548494B2 (en) | ||
| JP2014162404A (en) | Vehicle control device | |
| JPS5833576B2 (en) | Computer system failure diagnosis device | |
| JPS5925980B2 (en) | Synchronization clock test circuit | |
| JPS62293170A (en) | Majority decision judgement system of diagnosing device for thyristor bulb | |
| JP3535691B2 (en) | Reverse detection device | |
| JP2903548B2 (en) | Logic circuit diagnostic system | |
| JPH03217137A (en) | Self-diagnostic circuit | |
| JP2013187715A (en) | Clock monitor device | |
| JP3267035B2 (en) | Sequencer diagnostic device | |
| SU1171797A1 (en) | Signature analyser | |
| SU1336010A1 (en) | Multiple-input signature analyzer | |
| SU708354A1 (en) | Device for diagnosis of a group of linear serial machines | |
| SU942115A1 (en) | Device for testing shaft angular position-to-code converters | |
| JPS61501661A (en) | Parallel synchronous operation | |
| JPH0731308Y2 (en) | Duplex device | |
| SU1716517A1 (en) | Device for checking paraphase logic units | |
| SU1149265A1 (en) | Device for generating tests for making diagnosis of digital units | |
| JPS6070598A (en) | Self-diagnosing circuit | |
| JPH0325229Y2 (en) | ||
| SU1589278A1 (en) | Signature analyzer | |
| JPS63283345A (en) | Diagnostic system for cross connecting device | |
| JPH0216642A (en) | Diagnostic circuit for information processor | |
| JPS63169580A (en) | Scan design circuit |