JPS62289971A - Memory using method for deinterleave execution - Google Patents
Memory using method for deinterleave executionInfo
- Publication number
- JPS62289971A JPS62289971A JP13285786A JP13285786A JPS62289971A JP S62289971 A JPS62289971 A JP S62289971A JP 13285786 A JP13285786 A JP 13285786A JP 13285786 A JP13285786 A JP 13285786A JP S62289971 A JPS62289971 A JP S62289971A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- pack
- delay
- delays
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 5
- 230000001934 delay Effects 0.000 abstract description 6
- 238000004904 shortening Methods 0.000 abstract 1
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000008676 import Effects 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
Description
【発明の詳細な説明】
3、発明の詳細な説明
(産業上の利用分野)
本発明は、コンパクトディスクのサブコードを読み出し
、誤り訂正符号として正しい配列にするためのデコーダ
装置に関するものである。Detailed Description of the Invention 3. Detailed Description of the Invention (Field of Industrial Application) The present invention relates to a decoder device for reading subcodes from a compact disc and arranging them correctly as error correction codes.
(従来の技術)
サブコードの構成は24シンボル(シンボルは6ビツト
)単位となっており、これをパックとよぶ。(Prior Art) A subcode is configured in units of 24 symbols (a symbol is 6 bits), and this is called a pack.
ディンターリーブの規則を第4図に示す。同図によりデ
ータの遅延が最大7パツクであるのでデインタリーブす
るには8パツク分のデータが必要である。しかし、使用
済みのデータを除くとディンターリーブのためには10
8シンボルのデータだけメモリに記録しておけばよい。The rules for dinterleaving are shown in Figure 4. As shown in the figure, since the maximum data delay is 7 packs, 8 packs of data are required for deinterleaving. However, excluding used data, 10 for dinterleave
It is sufficient to record only 8 symbols of data in the memory.
従来の方法ではメモリの無駄を少なくするためにディン
ターリーブ用のメモリ領域として必要分だけ確保してい
る。In the conventional method, in order to reduce wasted memory, only the necessary memory area is reserved for dinterleaving.
(発明が解決しようとする問題点)
上記従来の方法ではメモリの人出のためのアドレス計算
が複雑になり、インターリーブ処理に多くの時間がかか
ってしまい、他の訂正処理等の時間が少なくなってしま
うため計算時間の速いマイクロプロセッサを使用しなけ
ればデコーダを構成することができない欠点があった。(Problems to be Solved by the Invention) In the conventional method described above, address calculation for memory allocation is complicated, interleaving processing takes a lot of time, and time for other correction processing etc. is reduced. This has the disadvantage that the decoder cannot be constructed without using a microprocessor with fast calculation time.
本発明の目的は、従来の欠点を解消し、ディンターリー
ブを行うメモリの使用方法を工夫し、メモリのアドレス
発生にかかる時間を短縮するディンターリーブ方法を提
供することである。SUMMARY OF THE INVENTION An object of the present invention is to provide a dinterleaving method that eliminates the conventional drawbacks, improves the method of using memory for dinterleaving, and reduces the time required to generate addresses in the memory.
(問題点を解決するための手段)
本発明のディンターリーブ実行のためのメモリ使用方法
は、インターリーブがかけられている並列データをメモ
リに書き込む際、メモリ空間を個々のデータの遅延に対
応させるように区分してデータを書き込む手段と、所定
のブロックごとに上記対応関係を更新する手段によって
、メモリへのデータの書き込みと同時にディンターリー
ブを行うものである。(Means for Solving the Problems) The memory usage method for dinterleaving of the present invention makes the memory space correspond to the delay of individual data when writing interleaved parallel data to memory. Dinterleaving is performed at the same time as data is written to the memory by means of writing data in such a manner and by means of updating the correspondence relationship for each predetermined block.
(作 用)
本発明は、上記のようなメモリ分割、メモリとパック遅
延の対応化、またパック遅延の更新により、次のような
利点がある。すなわち1パツクをメモリに記録し、パッ
ク遅延の更新をくり返すことにより常に1パツク分デー
タの記録後、遅延0ブロツクにディンターリーブされた
データが得られる。(Function) The present invention has the following advantages due to the above-described memory division, correspondence between memory and pack delay, and update of pack delay. That is, by recording one pack in the memory and repeatedly updating the pack delay, data dinterleaved into zero delay blocks is always obtained after recording one pack of data.
(実施例)
本発明の一実施例を第1図ないし第3図に基づいて説明
する。(Example) An example of the present invention will be described based on FIGS. 1 to 3.
第1図は本発明におけるメモリブロックとパック遅延の
対応とその更新を示す。FIG. 1 shows the correspondence between memory blocks and pack delays and their updating in the present invention.
まず、メモリを8パツク分に分割し、それぞれにパック
遅延を対応させる。データは順次対応するメモリブロッ
クに記録する。1パツク分のデータが記録されたのち、
各メモリに対応するパック遅延は1だけ減少させる。た
だしパック遅延2は7に変える。First, the memory is divided into 8 packs and a pack delay is assigned to each pack. Data is sequentially recorded in corresponding memory blocks. After one pack of data has been recorded,
The pack delay corresponding to each memory is decreased by one. However, pack delay 2 is changed to 7.
第2図はCDプレーヤからの信号を示す。FIG. 2 shows the signal from the CD player.
第3図(a)、 (b)は本発明の一実施例のフローチ
ャートである。第3図(a)はデータの取込ルーチン、
第3図(b)はS、、 S1同期検出ルーチンである。FIGS. 3(a) and 3(b) are flowcharts of one embodiment of the present invention. FIG. 3(a) shows the data import routine;
FIG. 3(b) shows the S, S1 synchronization detection routine.
第3図(a)において11はアドレスの算出でアドレス
は1パツク内のシンボルの順番とその遅延に対応するブ
ロックの先頭アドレスにより得られ、12でデータを記
録する。13でパック内のシンボルをカウントして1パ
ツクデータを全て記録終了した場合14でシンボルカウ
ンタを初期化し、15でメモリブロックとパック遅延の
更新を行う。また1パツクデータの記録を終了していな
い場合は16で=3−
シンボルカウンタに1を加算する。In FIG. 3(a), 11 is address calculation, and the address is obtained from the order of symbols in one pack and the start address of the block corresponding to its delay, and 12 is used to record data. When the symbols in the pack are counted at step 13 and all the data of one pack has been recorded, the symbol counter is initialized at step 14, and the memory block and pack delay are updated at step 15. If recording of one pack of data is not completed, 1 is added to the symbol counter at 16=3-.
第3図(b)において、21はシンボルカウンタのリセ
ット、22はS、、S1同期のカウントで2回カウント
する度に23でメモリブロックとパック遅延の対応関係
を初期化し、24でS、、S1同期カウンタをリセット
する。また、25でS。、S1カウンタをインクリメン
トする。In FIG. 3(b), 21 resets the symbol counter, 22 indicates S, and every time S1 is counted twice, the correspondence between memory blocks and pack delays is initialized at 23, S, 24, etc. Reset the S1 synchronization counter. Also, S at 25. , increments the S1 counter.
(発明の効果)
本発明によれば、データの記録アドレスの算出が簡単で
あり、ディンターリーブ処理時間が短縮でき、実用上の
効果は大である。(Effects of the Invention) According to the present invention, it is easy to calculate the data recording address, the dinterleave processing time can be shortened, and the practical effects are great.
第1図は本発明におけるメモリブロックとパック遅延の
対応とその更新を示す図、第2図はCDプレーヤからの
信号、第3図(a)、 (b)は本発明の一実施例のフ
ローチャート、第4図は従来のディンターリーブの規則
を示す図である。
第1図
第2図
;4図
フlし浄1;入りS爪う5ンホ゛ルのバ負番X−/り、
堰!盆Figure 1 is a diagram showing the correspondence between memory blocks and pack delays and their updating in the present invention, Figure 2 is a signal from a CD player, and Figures 3 (a) and (b) are flowcharts of an embodiment of the present invention. , FIG. 4 is a diagram showing the conventional dinterleave rule. Fig. 1 Fig. 2;
Weir! Obon
Claims (1)
書き込む際、メモリ空間を個々のデータの遅延に対応さ
せるように区分してデータを書き込む手段と、所定のデ
ータブロックごとに上記対応関係を更新する手段によっ
て、メモリへのデータの書き込みと同時にデインターリ
ーブを行うことを特徴とするデインターリーブ実行のた
めのメモリ使用方法。When interleaved parallel data is written to memory, the memory space is divided to correspond to the delay of each data and the data is written, and the above-mentioned correspondence relationship is updated for each predetermined data block. , a memory usage method for deinterleaving, characterized by performing deinterleaving at the same time as data is written to memory.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13285786A JPS62289971A (en) | 1986-06-10 | 1986-06-10 | Memory using method for deinterleave execution |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13285786A JPS62289971A (en) | 1986-06-10 | 1986-06-10 | Memory using method for deinterleave execution |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62289971A true JPS62289971A (en) | 1987-12-16 |
Family
ID=15091147
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13285786A Pending JPS62289971A (en) | 1986-06-10 | 1986-06-10 | Memory using method for deinterleave execution |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62289971A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5991857A (en) * | 1993-12-23 | 1999-11-23 | Nokia Mobile Phones Limited | Interleaving and de-interleaving of data in telecommunications |
-
1986
- 1986-06-10 JP JP13285786A patent/JPS62289971A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5991857A (en) * | 1993-12-23 | 1999-11-23 | Nokia Mobile Phones Limited | Interleaving and de-interleaving of data in telecommunications |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3259323B2 (en) | De-interleave circuit | |
JP3863252B2 (en) | Error correction method, error correction device, data reading device, and data mapping method | |
JP2882302B2 (en) | Information recording method and reproduction method | |
JP2647649B2 (en) | Optical disk recording method | |
JPH04139666A (en) | Semiconductor integrated circuit and semiconductor device for signal processing for direct-read-after-write type optical disk | |
JPS62289971A (en) | Memory using method for deinterleave execution | |
JP3313056B2 (en) | Memory reading method and circuit for error correction in decoding device of CD-ROM drive | |
US4932018A (en) | Integrated circuit for generating indexing data in a CD player | |
JP2730892B2 (en) | Disc recording method | |
US5440571A (en) | Circuit of addressing a memory buffer for error correction in a digital audio tape recorder | |
JPS58147812A (en) | Data recording system | |
JPS59198513A (en) | Digital signal processor | |
JPH0344394B2 (en) | ||
JP3904138B2 (en) | Data processing apparatus and processing method | |
JPS63197122A (en) | Error correcting and checking device | |
JP2934441B2 (en) | Data recording method | |
JPH0737334A (en) | Information recording method | |
JPH01293013A (en) | Error correction device | |
JP2881493B2 (en) | Subcode reading method and disk device | |
JPH087496A (en) | Method and device for recording/reproducing disk | |
JPS601675A (en) | Error detecting circuit | |
JPS63259877A (en) | Processor for optical disk signal | |
KR100200715B1 (en) | Device for deinterleaving digital video disc data | |
JPS61147685A (en) | Address code reproducing device | |
JPS59152749A (en) | Error correction and coding method |