JPS62283751A - Data signal receiver - Google Patents

Abstract

PURPOSE:To quickly and exactly understand a receiving error by monitoring the data length of a data following a high level data link control procedure, and discriminating whether the receiving error exists or not, based on its data length. CONSTITUTION:The titled device is provided with a monitoring means for monitoring the data length of a data signal and a deciding means for deciding the error of a receiving data, based on the data length. At the time of receiving a binary signal, a receiving data length is monitored, and based on its data length, whether an error exists in a receiving signal or not is discriminated. Also, at the time of receiving the binary signal, the data length of a data following a high level data link control is monitored, and when it exceeds some prescribed length (for instance, 128 bytes), its receiving data is decided to be an error, and the next operation is executed. Moreover, when flag information affixed to the terminal of the data following the high level data link control procedure is detected in the midst of receiving the binary signal, when the length of the receiving data is below some prescribed length (for instance, <=5 bytes), its received data is decided to be an error.

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、データ信号受信装置に関するものである。[Detailed description of the invention] [Industrial application field] The present invention relates to a data signal receiving device.

更に詳述すれば、本発明は、ハイレベルデータリンク制
御手順）ＩＤＬＣ（Ｈｉｇｈ　１ｅｖｅｌ　Ｄａｔａ　
ＬｉｎｋＣｏｎｔｒｏｌ）に従ったデータ信号の受信装
置に関するものである。More specifically, the present invention provides a high level data link control procedure) IDLC (High Level Data Link Control Procedure).
The present invention relates to a data signal receiving device according to LinkControl).

［従来の技術］ この種のデータ信号受信装置のひとつとして、Ｇ　Ｉ１
１ファクシミリ装置が広く知られている。かかるファク
シミリ装置において、３００　ｂＰｓで実現されるバイ
ナリコードファクシミリ制御手順には、）ＩＤＬＣフレ
ーム構成が使用される。[Prior Art] As one of this type of data signal receiving device, GI1
1 facsimile machines are widely known. In such a facsimile machine, an IDLC frame structure is used for the binary code facsimile control procedure implemented at 300 bPs.

上述した従来のファクシミリ装置は、バイナリ信号を受
信する際に、ハイレベルデータリンク制御手順に従った
データ長を監視することなく、データの受信を続けてい
た。When the conventional facsimile apparatus described above receives a binary signal, it continues to receive data without monitoring the data length according to the high-level data link control procedure.

従って、相手方のファクシミリ装置から非常に長いデー
タ長の信号が送られてきた場合には、無意味なデータを
受信し続けるという欠点があった。そして、無意味なデ
ータを受信し続けるため、メモリ内にストアされている
有効なデータを破壊してしまうということも有り得た。Therefore, when a signal with a very long data length is sent from the other party's facsimile machine, there is a drawback that meaningless data continues to be received. In addition, since it continues to receive meaningless data, it is possible that valid data stored in memory may be destroyed.

また、かかるファクシミリ装置ではバイナリ信号を受信
している時、ハイレベルデータリンク制御手順に従った
データの終端フラグを検出した場合、有効なデータを受
信していない場合においても、当該フレームチェック信
号のチェックを行う制御が行われていた。すなわち、ハ
イレベルデータリンク制御に従ったデータ長は、少なく
とも５バイト（アドレスフィールド、制御フィールド、
ファクシミリ制御フィールド、ファクシミリ情報フィー
ルド、フレームチェックシーケンスフィールド）あるが
、これらフィールドのいずれかが欠落しているデータを
受信しているときにも、受信信号の解析を行うよう制御
がなされていた。In addition, when such a facsimile device is receiving a binary signal, if it detects the end of data flag according to the high-level data link control procedure, even if no valid data is received, the frame check signal is Controls were in place to check. In other words, the data length according to high-level data link control is at least 5 bytes (address field, control field,
facsimile control field, facsimile information field, frame check sequence field), but even when data is being received in which any of these fields is missing, the received signal is controlled to be analyzed.

［発明が解決しようとする問題点コ このように、従来から知られているファクシミリ装置で
は、受信データの誤り判定が迅速に行われず、余分な通
信時間が費されているという欠点がみられた。[Problems to be Solved by the Invention] As described above, conventionally known facsimile machines have the drawback that errors in received data cannot be quickly determined, and extra communication time is wasted. .

よって本発明の目的は、上述の点に鑑み、ハイレベルデ
ータリンク制御手順に従ったデータ信号の受信誤りを迅
速かつ適確に判断し得るよう構成したデータ信号受信装
置を提供することにある。SUMMARY OF THE INVENTION In view of the above-mentioned points, an object of the present invention is to provide a data signal receiving apparatus configured to quickly and accurately determine reception errors in data signals according to a high-level data link control procedure.

［問題点を解決するための手段］ かかる目的を達成するために、本発明では、ハイレベル
データリンク制御手順に従ったデータ信号を受信する装
置において、データ信号のデータ長をモニタする監視手
段と、前記データ長に基づいて当該受信データの誤りを
判定する判定手段とを具備するものである。[Means for Solving the Problems] In order to achieve the above object, the present invention provides a monitoring means for monitoring the data length of the data signal in an apparatus for receiving a data signal according to a high-level data link control procedure. , and determining means for determining an error in the received data based on the data length.

［作用］ バイナリ信号を受信している時には受信データ長をモニ
タし、そのデータ長に基づいて、受信信号にエラーが有
るか否かを判別する。[Operation] When receiving a binary signal, the received data length is monitored, and based on the data length, it is determined whether or not there is an error in the received signal.

また、本発明の好適な実施例では、バイナリ信号を受信
している時、ハイレベルデータリンク制御に従ったデー
タのデータ長を監視し、ある一定長（例えば１２８バイ
ト）を越えた場合には、その受信しているデータをエラ
ーと判断し、次の動作へ進む。Further, in a preferred embodiment of the present invention, when receiving a binary signal, the data length of data according to high-level data link control is monitored, and if the data length exceeds a certain length (for example, 128 bytes), , determines that the received data is an error, and proceeds to the next operation.

更に、その他の好適な実施例では、バイナリ信号を受信
している最中にハイレベルデータリンク制御手順に従っ
たデータの終端に付されているフラグ情報を検出した場
合、当該受信データの長さがある一定長以下（例えば５
バイト未満）のときは、その受信したデータをエラーと
判断して、次の動作を行う。Furthermore, in another preferred embodiment, when flag information attached to the end of data according to a high-level data link control procedure is detected while receiving a binary signal, the length of the received data is determined. The length is less than a certain length (for example, 5
(less than a byte), the received data is determined to be an error and the next operation is performed.

［実施例コ 第１図は本発明に係るデータ信号受信装置の全体構成図
であり、ハイレベルデータリンク制御手順に従ったデー
タ信号を受信する装置において、前記データ信号のデー
タ長をモニタする監視手段Ａと、前記データ長に基づい
て当該受信データの誤りを判定する判定手段Ｂとを具備
する。[Example 1] FIG. 1 is an overall configuration diagram of a data signal receiving device according to the present invention, and in a device that receives a data signal according to a high-level data link control procedure, there is a monitoring device that monitors the data length of the data signal. The apparatus includes means A, and determining means B for determining errors in the received data based on the data length.

第２図は、本発明を適用したファクシミリ装置の一実施
例を示すブロック図である。FIG. 2 is a block diagram showing an embodiment of a facsimile apparatus to which the present invention is applied.

第２図において、２は、網制御装置ＮＣＬＩ　（Ｎｅｔ
−ｗｏｒｋ　Ｃｏｎｔｒｏｌ　Ｕｎｉｔ　）であり、電
話網をデータ通信等に使用するため、その回線の端末に
接続して電話交換網の接続制御を行ったり、データ通信
路への切替えを行う等の機能を果たす。また、信号線２
ａは電話回線である。このＮＣＵ２は、信号線３８ａの
信号を入力し、この信号レベルが「０」であれば、電話
回線を電話機側（すなわち、信号線２ａを信号線２ｂ）
に接続する。また、信号−Ｊｉ３８ａの信号を入力し、
この信号レベルが「１」であれば、電話回線をファクシ
ミリ装置側（すなわち、信号線２ａを信号線２ｃ）に接
続する６通常の状態では、電話回線は電話機側に接続さ
れている。In FIG. 2, 2 is a network controller NCLI (Net
-work Control Unit), in order to use the telephone network for data communication, etc., it connects to the terminal of the line and performs functions such as controlling the connection of the telephone exchange network and switching to the data communication path. . Also, signal line 2
a is a telephone line. This NCU 2 inputs the signal of the signal line 38a, and if this signal level is "0", the telephone line is connected to the telephone side (that is, the signal line 2a is connected to the signal line 2b).
Connect to. Also, input the signal -Ji38a,
If this signal level is "1", the telephone line is connected to the facsimile machine side (that is, the signal line 2a to the signal line 2c).6 In normal conditions, the telephone line is connected to the telephone set side.

４は、電話機である。4 is a telephone.

６は、送信系の信号と受信系の信号を分離するハイブリ
ッド回路である。すなわち、信号線１８ａの送信信号は
、信号線２ＣおよびＮＣＵ２を介して、電話回線に送出
される。また、相手側から送られてきた信号は、ＮＣ１
１２および信号線２Ｃを通り、信号線６ａに出力される
。6 is a hybrid circuit that separates a transmission system signal and a reception system signal. That is, the transmission signal of the signal line 18a is sent out to the telephone line via the signal line 2C and the NCU2. Also, the signal sent from the other party is NC1
12 and the signal line 2C, and is output to the signal line 6a.

８は読取回路であり、主走査方向１ライン分の画信号を
送信すべき原稿より順次読み取り、白および黒の２値を
表す信号列を作成する。この読取回路８は、Ｃ０Ｄ（電
荷結合素子）等の撮像素子と光学系とにより構成する。Reference numeral 8 denotes a reading circuit which sequentially reads image signals for one line in the main scanning direction from the original to be transmitted, and creates a signal string representing binary values of white and black. The reading circuit 8 includes an image sensor such as a C0D (charge coupled device) and an optical system.

また、白および黒に２値化された信号列は、信号線８ａ
に出力される。In addition, the signal string binary-coded into white and black is connected to the signal line 8a.
is output to.

１０は、符号化回路である。この符号化回路ｌＯは、信
号線８ａに出力されている２値化された信号を人力し、
符号化（ＭＨ（モディファイド　ハフマン）符号化ある
いはＭＲ（モディファイド　リード）符号化）し、さら
に符号化したデータを信号線１０ａに出力する。10 is an encoding circuit. This encoding circuit 10 manually inputs the binarized signal outputted to the signal line 8a,
The data is encoded (MH (Modified Huffman) encoding or MR (Modified Read) encoding), and the encoded data is output to the signal line 10a.

１２は、公知のＣＣＩＴＴ勧告Ｖ２７ｔｅｒ　（差動位
相変調）あるいはｖ２９（直交変調）に基づいた変調を
行う変調器である。この変調器１２は、信号線１０ａの
信号を入力して変調を行い、変調データを信号線１２ａ
に出力する。12 is a modulator that performs modulation based on the well-known CCITT recommendation V27ter (differential phase modulation) or v29 (quadrature modulation). This modulator 12 receives and modulates the signal on the signal line 10a, and transmits the modulated data to the signal line 12a.
Output to.

１４は、パラレル−シリアル（Ｐ／Ｓ）変換回路である
。このパラレル−シリアル変換回路１４は、２つのバッ
ファ（バッファ「０」およびバッファ「１」）を有して
いる。最初の時点では、２つのバッファとも空であるの
で、信号線１４ａにバイトパックのクロックを発生する
。そして、制御回路３８からバイトデータが書きこまれ
ると、このデータはバッファ「０」に格納される。バッ
ファ「０」に格納されたデータは他のバッファ（バッフ
ァ「１」）が空であるので、バッファ１に移される。す
ると、バッファ「０」は空となるので、信号線１４ａに
バイトパックのクロックを発生する。そして、制御回路
３８からバイトデータが書きこまれると、このデータは
バッファ「Ｏ」に格納される。制御回路３８から送出さ
れたバイトデータは、信号線３８ｂを介して、このバッ
ファに書きこまれる。このＰ／Ｓ変換回路１４は、バッ
ファ「１」に格納されたバイトデータをパラレル−シリ
アル変換し、信号線１６ａにクロックが送出される毎に
、シリアルデータを信号線１４ｂに出力する。８ビツト
のシリアルデータが信号線１４ｂに出力されると、バッ
ファ「１」は空となるので、バッファ「０」に格納され
ているバイトデータを、バッファ「１」に移す。そして
、信号線１４ａにバイトパックのクロックを発生する。14 is a parallel-serial (P/S) conversion circuit. This parallel-serial conversion circuit 14 has two buffers (buffer "0" and buffer "1"). At the beginning, both buffers are empty, so a byte pack clock is generated on the signal line 14a. Then, when byte data is written from the control circuit 38, this data is stored in buffer "0". The data stored in buffer "0" is moved to buffer 1 since the other buffer (buffer "1") is empty. Then, since the buffer "0" becomes empty, a byte pack clock is generated on the signal line 14a. Then, when byte data is written from the control circuit 38, this data is stored in the buffer "O". Byte data sent from the control circuit 38 is written into this buffer via the signal line 38b. This P/S conversion circuit 14 performs parallel-to-serial conversion on the byte data stored in the buffer "1", and outputs serial data to the signal line 14b every time a clock is sent to the signal line 16a. When 8-bit serial data is output to the signal line 14b, buffer "1" becomes empty, so the byte data stored in buffer "0" is moved to buffer "1". Then, a byte pack clock is generated on the signal line 14a.

制御回路３８から信号線３８ｂを介してバイトデータが
書きこまれると、このデータはバッファ「Ｏ」に格納さ
れる。When byte data is written from the control circuit 38 via the signal line 38b, this data is stored in the buffer "O".

信号線３８ｂには、信号線１４ａにバイトパックのクロ
ックが送出される毎に、手順信号がバイトパックされて
送出される。A procedure signal is bit-packed and sent to the signal line 38b every time a byte-pack clock is sent to the signal line 14a.

１６は、公知のＣＣＩＴＴ勧告Ｖ２１に基づいた変調を
行う変調器である。この変調器１６は、データの送出タ
イミングを表すクロックを信号線１６ａに出力する。ま
た変調器１６は、信号線１４ｂ上のシリアル手順信号を
入力して変調を行い、変調データを信号線１６ｂに出力
する。16 is a modulator that performs modulation based on the known CCITT recommendation V21. This modulator 16 outputs a clock representing data transmission timing to a signal line 16a. Further, the modulator 16 inputs the serial procedure signal on the signal line 14b, performs modulation, and outputs the modulated data to the signal line 16b.

１７は、ＧＩ２信号送出回路である。この回路１７は、
信号線３８ｃにパルスが発生した時、信号線１７ａにＧ
Ｉ２信号を送出する。そして、ＧＩ２信号の送出が終了
した時、信号線１７ｂにパルスを発生する。17 is a GI2 signal sending circuit. This circuit 17 is
When a pulse is generated on the signal line 38c, a G signal is applied to the signal line 17a.
Sends I2 signal. Then, when the transmission of the GI2 signal is completed, a pulse is generated on the signal line 17b.

１８は、加算回路である。この加算回路１８は、信号線
１２ａ、信号線ｔａｂ　、信号線１７ａの信号を入力し
、加算した結果を信号線１８ａに出力する。18 is an adder circuit. This adder circuit 18 inputs the signals of the signal line 12a, the signal line tab, and the signal line 17a, and outputs the added result to the signal line 18a.

２０は、公知のＣＣＩＴＴ勧告Ｖ２７ｔｅｒ　（差動位
相変調）あるいは、ｖ２９（直交変調）に基づいた復調
を行う復調器である。復調器２０は、信号線６ａの信号
を入力して復調を行い、復調データを信号線２０ａに出
力する。20 is a demodulator that performs demodulation based on the well-known CCITT recommendation V27ter (differential phase modulation) or v29 (quadrature modulation). The demodulator 20 inputs the signal on the signal line 6a, performs demodulation, and outputs demodulated data to the signal line 20a.

２２は、信号線２Ｄａに出力されている復調データを入
力し、復号化（ＭＨ（モディファイド　ハ　フマン）復
号化あるいはＭＲ（モディファイド　リード）復号化し
たデータを信号線２２ａに出力する回路である。A circuit 22 inputs the demodulated data outputted to the signal line 2Da and outputs the decoded (MH (Modified Huffman) decoded or MR (Modified Read) decoded data to the signal line 22a.

２４は、信号線２２ａに出力された復号化データを入力
し、白および黒の信号を１ライン毎に記録する記録回路
である。24 is a recording circuit that inputs the decoded data output to the signal line 22a and records white and black signals line by line.

２６は、公知のＣＣＩＴＴ勧告Ｖ２１に基づいた復調を
行う復調器である。この復調器ｚ６は、信号線６ａの信
号を人力し、Ｖ２１復調を行い、復調データを信号線２
６ｂに出力する。受信したデータのタイミングクロツタ
は、信号線２６ａに出力される。26 is a demodulator that performs demodulation based on the known CCITT recommendation V21. This demodulator z6 inputs the signal on the signal line 6a, performs V21 demodulation, and sends the demodulated data to the signal line 2.
Output to 6b. The timing clock of the received data is output to the signal line 26a.

２８は、シリアル−パラレル（Ｓ／Ｉ’）変換回路であ
る。信号線２６ａにクロックが８回送出されると８ビツ
トのデータがそろう（このデータは、信号線２６ｂに出
力されている信号である）ので、この８ビツトのデータ
がそろった時、シリアル−パラレル変換回路２８は、信
号線２８ａにクロックを発生し、バイトデータを信号線
２８ｂに出力する。28 is a serial-parallel (S/I') conversion circuit. When the clock is sent to the signal line 26a eight times, 8 bits of data are collected (this data is the signal output to the signal line 26b), so when the 8 bits of data are collected, the serial-parallel The conversion circuit 28 generates a clock on a signal line 28a and outputs byte data on a signal line 28b.

３０は、信号ｊ！１Ｉ８ａの信号を入力し、増幅する増
幅器である。増幅された信号は、信号線３０ａに出力さ
れる。すなわち、相手側ファクシミリ装置から送出され
た信号は、本ファクシミリ装置に到着する間に、伝送媒
体である電話回線により減衰されるため、この増幅器３
０により増幅を行う。30 is signal j! This is an amplifier that inputs and amplifies the signal of 1I8a. The amplified signal is output to the signal line 30a. In other words, the signal sent from the other party's facsimile machine is attenuated by the telephone line, which is the transmission medium, before reaching the facsimile machine, so this amplifier 3
Amplification is performed by 0.

３２は、信号線３０ａの信号を人力し、ある基準電圧に
対して２値化を行う２値化回路である。２値化された信
号は、信号線３２ａに出力される。32 is a binarization circuit that manually inputs the signal of the signal line 30a and binarizes it with respect to a certain reference voltage. The binarized signal is output to the signal line 32a.

３４は、信号線３２ａの信号を入力し、信号の１周期の
時間を測定するトーナルカウンタである。この１周期の
時間により、受信した信号の周波数を認識し得る。この
トーナルカウンタは、相手側ファクシミリ装置が回線に
送出する信号の周波数を認識するために用いるもの。34 is a tonal counter which inputs the signal of the signal line 32a and measures the time of one cycle of the signal. This one cycle time allows the frequency of the received signal to be recognized. This tonal counter is used to recognize the frequency of the signal sent to the line by the other party's facsimile machine.

第３図は、信号線ｓａ上の信号および信号線３２ａ上の
２値化した信号を示す波形図である。ここで、２値化し
た信号はさらに分周され、１周期Ｔの時間が測定され、
もってその周波数が決定される。１周期Ｔの測定法とし
ては、ある一定のクロック（木実流側においては、ｏ、
７ａｋｕｘ）を用いて求めることができる。この場合、
例えば、２１００Ｈｚの信号は３７クロツク分に相当し
ている。すなわち、１周期分のクロック数が３５ないし
３９までのいずれかであるときには、その信号の周波数
が２１００Ｈｚであると判断する。ここで、３５クロツ
クは２２２２Ｈｚに、３９クロツクは１９９４Ｈｚに相
当する。このように、１９９４Ｈｚないし２２２２Ｈｚ
の信号を検出した時、１周期２１００Ｈｚの信号を検出
したものとする。FIG. 3 is a waveform diagram showing the signal on the signal line sa and the binarized signal on the signal line 32a. Here, the binarized signal is further frequency-divided, the time of one period T is measured,
The frequency is then determined. As a method of measuring one period T, a certain clock (on the wood flow side, o,
7akux). in this case,
For example, a 2100 Hz signal corresponds to 37 clocks. That is, when the number of clocks for one period is between 35 and 39, it is determined that the frequency of the signal is 2100 Hz. Here, 35 clocks correspond to 2222 Hz, and 39 clocks correspond to 1994 Hz. In this way, 1994Hz to 2222Hz
It is assumed that a signal with one period of 2100 Hz is detected when a signal of 2100 Hz is detected.

そして、ある一定時間以内に、１周期の時間が２１００
）１ｚである（クロック数が３５から３９である）と複
数回検出されたとき、２１００１１ｚの信号を検出した
ものと判断する。Then, within a certain period of time, the time of one cycle is 2100.
) 1z (the number of clocks is 35 to 39) is detected multiple times, it is determined that a signal of 210011z has been detected.

トーナルカウンタ回路３４は、１周期の測定が終了した
時、信号線３４ａにパルスを発生すると共に、信号線３
４ｂには何りロック分であったかのデータを出力する。When one period of measurement is completed, the tonal counter circuit 34 generates a pulse on the signal line 34a and also outputs a pulse on the signal line 34a.
4b outputs data indicating how many locks there are.

３６は、信号有無検出回路であり、信号線６ａの信号を
入力し、−４３ｄＢｍ以上の信号が検出された時には信
号線３６ａに信号レベル「１」の信号を出力し、また−
４８ｄＢｍ以下の信号が検出された時には、信号線３６
ａに信号レベル「０」の信号を出力する。また、信号線
６ａの信号が、−４８ｄＢｍを越え−４３ｄＢｍ未満で
ある時には、信号線３［ｉａには信号レベル「Ｏ」ある
いは信号レベル「１」の信号が出力される。36 is a signal presence/absence detection circuit which inputs the signal of the signal line 6a, and outputs a signal of signal level "1" to the signal line 36a when a signal of -43 dBm or more is detected, and -
When a signal of 48 dBm or less is detected, signal line 36
A signal with signal level "0" is output to a. Further, when the signal on the signal line 6a exceeds -48 dBm and is less than -43 dBm, a signal of signal level "O" or signal level "1" is output to the signal line 3[ia.

３８は、以下に述べる制御を行う制御回路である。ここ
では、相手側ファクシミリ装置から送出される信号の態
様として、２つの場合を考える。38 is a control circuit that performs the control described below. Here, two cases will be considered as aspects of the signal sent from the other party's facsimile machine.

以下に、制御■および制御■の２つに分けて説明する。Below, the explanation will be divided into two parts: control (1) and control (2).

＄ＩＪ御■：本ファクシミリ装置が画像受信側である時
、まず、初期識別信号を送出した後、相手側ファクシミ
リ装置から送出される信号の受信を行うが、この場合の
信号を受信するための制御である。$IJ ■: When this facsimile machine is on the image receiving side, it first sends an initial identification signal and then receives the signal sent from the other party's facsimile machine. It is control.

制御■：木ファクシミリ装置が画像送信側である時、ま
ず、相手側ファクシミリ装置から送出される初期識別信
号の受信を行うが、この場合の信号を受信するための制
御である。Control (2): When the facsimile machine is the image transmitting side, it first receives the initial identification signal sent from the other party's facsimile machine, and this is the control for receiving the signal in this case.

上述した制御■について、第４図に示すフローチャート
を参照して以下に説明していく。The above-mentioned control (2) will be explained below with reference to the flowchart shown in FIG.

第４図において、ステップＳ５０は、画像受信時の処理
を示している。In FIG. 4, step S50 shows processing at the time of image reception.

ステップ５５２においては、タイマーＴ１に３５秒をセ
ットする。In step 552, timer T1 is set to 35 seconds.

ステップＳ５４においては（ＧＩ２．グループ識別）・
ＮＳＦ　、非標準装置・　Ｃ５１，被呼局識別・Ｄｉｓ
、デジタル識別信号を送出する。ここで、ＧＩ２信号は
、１回目は送出せず、２回目から送出する。In step S54, (GI2. Group identification)
NSF, non-standard equipment/C51, called station identification/Dis
, sends out a digital identification signal. Here, the GI2 signal is not sent the first time, but is sent from the second time.

ステップＳ５６においては、タイマーＴ４に３秒あるい
は、４．５秒をセットする。ここで、自動受信の場合は
、タイマーＴ４に３秒をセットし、手動受信の場合は、
タイマーＴ４に４．５秒をセットする。In step S56, the timer T4 is set to 3 seconds or 4.5 seconds. Here, in the case of automatic reception, set 3 seconds to timer T4, and in the case of manual reception,
Set timer T4 to 4.5 seconds.

ステップＳ５８においては、（ｆｌ：ＩＴＴ勧告Ｖ２１
のバイナリ信号を受信したか否かが判断される。In step S58, (fl:ITT Recommendation V21
It is determined whether or not the binary signal has been received.

ＣＣＩＴＴ勧告Ｖ２勧告式２１リ−信号を受信した場合
は、ステップ５６０に進む。（：ＣＩＴＴ勧告Ｖ２１の
バイナリ−信号を受信していない時には、ステップ５６
２に進む。If the CCITT Recommendation V2 Recommendation Type 21 Lee signal is received, the process proceeds to step 560. (If no CITT Recommendation V21 binary signal is received, step 56
Proceed to step 2.

ステップＳ６０は、Ｇ３モードのバイナリ手順に移行す
ることを表している。Step S60 represents transition to the G3 mode binary procedure.

ステップＳ６２においては、ＧＣ２信号あるいは、ＰＩ
Ｓ　（手順中断）信号を検出したか否かが判断される。In step S62, the GC2 signal or the PI
It is determined whether the S (procedure interruption) signal is detected.

ＧＣ２信号あるいは、ＰＩＳ信号を検出するときには、
ステップＳ６４に進む。ＧＣ２信号あるいは、ＰＩＳ信
号を検出していないときには、ステップＳ６６に進む。When detecting GC2 signal or PIS signal,
The process advances to step S64. If the GC2 signal or PIS signal is not detected, the process advances to step S66.

ステップ５６４は、トーナル手順に移行することを表し
ている。本実施例によるファクシミリ装置は、（：ＣＩ
ＴＴ勧告Ｇ２．Ｇ３．機能を有する場合を想定している
ので、トーナル信号としては、ＧＣ２信号およびＰＩＳ
信号の受信を行う。ここで、ＧＣ２信号を受信した時は
、Ｇ２モードでの伝送を行い、ＰＩＳ信号を受信した時
は、電話モードへ進む。Step 564 represents transition to a tonal procedure. The facsimile device according to this embodiment is (:CI
TT Recommendation G2. G3. Since it is assumed that the tonal signal has a function, the GC2 signal and PIS signal are used as tonal signals.
Receive signals. Here, when the GC2 signal is received, transmission is performed in the G2 mode, and when the PIS signal is received, the process proceeds to the telephone mode.

ステップ５６８においては、タイマーＴ４がタイムオー
バーしたか否かが判断される。タイマーＴ４がタイムオ
ーバーすると、ステップ５６８に進む。タイマーＴ４が
タイムオーバーしていないときには、ステップＳＳａに
進む。In step 568, it is determined whether timer T4 has timed out. When timer T4 times out, the process proceeds to step 568. If the timer T4 has not timed out, the process advances to step SSa.

ステップＳ６８においては、タイマーＴ１がタイムオー
バーしたかが判断される。タイマーＴ１がタイムオーバ
ーすると、ステップ５７０に進む。タイマーＴ１がタイ
ムオーバーしていないときには、ステップＳ５４に進む
。In step S68, it is determined whether the timer T1 has timed out. When the timer T1 times out, the process proceeds to step 570. If the timer T1 has not timed out, the process advances to step S54.

ステップ５７０においては、ＤＣＮ（切断コマンド）信
号の送出を行う。In step 570, a DCN (disconnection command) signal is sent.

ステップＳ７２は、回線切断を表している。Step S72 represents line disconnection.

第４図に示した概略フローチャートにおいては、本実施
例特有の機能は示されていない。In the schematic flowchart shown in FIG. 4, functions unique to this embodiment are not shown.

次に、本実施例による制御手順の詳細を第５図（１）〜
（５）を参照して説明する。Next, the details of the control procedure according to this embodiment are shown in FIG.
This will be explained with reference to (5).

第５図において、ステップＳ８０は、画像受信側の処理
を表している。In FIG. 5, step S80 represents processing on the image receiving side.

ステップＳ８２においては、電話回線をファクシミリ装
置側に接続する。具体的には、信号線３８ａに信号レベ
ル「１」の信号を出力する。In step S82, the telephone line is connected to the facsimile machine. Specifically, a signal of signal level "1" is output to the signal line 38a.

ステップ５８４においては、５ＩＧＴＲＣ（ＳＩＧＮＡ
Ｌ　ＴＲＮＣ０ＮＴＲ０Ｌ　）フラグに「０」をセット
する。In step 584, 5IGTRC(SIGNA
LTRNC0NTR0L) Set the flag to "0".

ステップ５８６においては２秒間待機する。In step 586, the process waits for 2 seconds.

ステップ５８８においては、自動受信であるか否かが判
断される。自動受信である時は、ステップ５９０に進む
。手動受信である時は、ステップ５９４に進む。In step 588, it is determined whether or not the reception is automatic. If the reception is automatic, the process advances to step 590. If it is manual reception, the process advances to step 594.

ステップ５９０においては、ＣＨＤ（被呼局識別）信号
を送出する。In step 590, a CHD (called station identification) signal is sent.

ステップＳ９２においては、Ｔ４ＳＡＶに３秒をセット
する。In step S92, T4SAV is set to 3 seconds.

ステップＳ９４においては、Ｔ４ＳＡＶに４．５秒をセ
ットする。In step S94, T4SAV is set to 4.5 seconds.

ステップ５９６においては、タイマーＴ１に３５秒をセ
ットする。In step 596, timer T1 is set to 35 seconds.

ステップ５９８においては、フラグ５ＩＧＴＲＣが「０
」であるか否かが判断される。ここでは、初期識別信号
を送出する時、１回目のみＧＩ２信号を送出しない制御
を行っている。フラグ５ＩＧＴＲＣが「０」である時は
、ステップ５１０２に進む。また、フラグ５ＩＧＴＲＣ
が「０」でない時は、ステップ１００に進む。In step 598, flag 5IGTRC is set to "0".
” is determined. Here, when transmitting the initial identification signal, control is performed such that the GI2 signal is not transmitted only the first time. When flag 5IGTRC is "0", the process advances to step 5102. Also, flag 5 IGTRC
When is not "0", the process proceeds to step 100.

ステップ３１００においては、ＧＩ２信号を送出する。In step 3100, the GI2 signal is sent.

具体的には信号線３８ｃにパルスを発生し、ＧＩ２信号
の送出を開始し、信号ｊ、！ｉ！１７ｂにパルスが発生
するのを待機する。信号線１７ｂにパルスが発生した時
、ステップ５１０４に進む。Specifically, a pulse is generated on the signal line 38c, the transmission of the GI2 signal is started, and the signals j, ! i! Wait for a pulse to occur at 17b. When a pulse is generated on the signal line 17b, the process advances to step 5104.

ステップ５１０２においては、フラグ５ＩＧＴＲＣに１
をセットする。In step 5102, flag 5IGTRC is set to 1.
Set.

ステップ５１０４においては、ＮＳＦ　　−（：ＳＩ　
　−Ｄｉｓ信号を送出する。具体的には信号線１４ａに
パルスが発生する毎にバイトデータを信号線３８ｂに送
出することにより、ＮＳＦ　−Ｃ５Ｉ　　・ＤＩＳ信号
を送出する。最後のフラグは１つとする。In step 5104, NSF-(:SI
-Send the Dis signal. Specifically, the NSF-C5I•DIS signal is sent by sending byte data to the signal line 38b every time a pulse is generated on the signal line 14a. The last flag is one.

ステップ５１０６においては、Ｔ４ＳＡＶに格納した時
間をタイマーＴ４にセットする。In step 5106, the time stored in T4SAV is set in timer T4.

ステップ５１０ｇにおいては、受信したデータを格納す
るエリアＢＩＲＣＯにＯＯＨをセットする。In step 510g, OOH is set in area BIRCO for storing the received data.

ステップ５１１Ｇにおいては、受信したデータを格納す
るエリアＢＩＲＣ１にＯＯＨをセットする。In step 511G, OOH is set in area BIRC1 for storing the received data.

ステップ５１１２においては、エコータイマーＥＣＩ＋
ＴＩＭに６００ｍ５をセットする。In step 5112, the echo timer ECI+
Set 600m5 to TIM.

ステップ５１１４においては、２バイト連続した７Ｅｌ
（（０１１１１１１０Ｂ）パターンを検出した時に「１
」にセットされるフラグＦＬＧＩＤＴを「０」にセット
する。In step 5114, two consecutive bytes of 7El
((01111110B) “1” when the pattern is detected
” is set to “0”.

ステップ５１１６においては、フラグＦＬＧＤＥＴに「
０」をセットする。In step 5116, the flag FLGDET is set to “
0”.

ステップ５１１８においては、１つのフレームを受信し
ている時のバイト数をカウントするカウンタＣＮＴＢＹ
Ｔに「０」をセットする。In step 5118, a counter CNTBY is used to count the number of bytes when receiving one frame.
Set "0" to T.

ステップ５１２０においては、１周期の信号の周波数を
解析した時、２１ＱＱＨ１であったと判断されることが
７８８回あった場合には、ＧＣ２信号を検出したものと
判断する。この７８８回をカウントするのに使用するカ
ウンタ［：ＮＴ２１０に７８８をセットする。２周期に
１回、周波数の解析を行うことが可能であるので、７８
８回は、合計７８８　ｘ　−ｘ　２＝０．７５秒の２１
００）１ｚを検出することに対応する。In step 5120, when the frequency of one cycle of the signal is analyzed, if it is determined that it is 21QQH1 788 times, it is determined that the GC2 signal has been detected. Set 788 to the counter [:NT210 used to count these 788 times. Since it is possible to analyze the frequency once every two periods, 78
8 times is 21 for a total of 788 x - x 2 = 0.75 seconds
00) corresponds to detecting 1z.

ステップ５１２２においては、１周期の信号の周波数を
解析した時、４６２Ｈｚであったと判断されることが２
３１回あった場合、ＰＩＳ信号を検出したものと判断す
る。この２３１回をカウントするのに使用するカウンタ
ＣＮＴ４６２に２３１をセットする。２周期に１回、周
波数の解析を行うことが可能であるので、２３１回は、
合計２３１　ｘ　−ｘ　２　＝　１　、００秒の４Ｂ２
Ｈｚを検出することに対応する。In step 5122, when the frequency of one period of the signal is analyzed, it is determined that it is 462 Hz.
If it occurs 31 times, it is determined that a PIS signal has been detected. The counter CNT462 used to count these 231 times is set to 231. Since it is possible to analyze the frequency once every two periods, 231 times is
Total 231 x - x 2 = 1, 00 seconds 4B2
This corresponds to detecting Hz.

ステップ５１２４においては、３００ｂ／ｓのバイトク
ロックが発生したか否かが判断される。具体的には、信
号線２８ａにクロックが発生したか否、かが判断される
。３００ｂへのバイトクロックが発生すると（すなわち
、信号線２１３ａにクロックが発生すると）、ステップ
５１６０に進む。３００ｂ／ｓのバイトクロツタが発生
していないとき（すなわち、信号線２８ａにクロックが
発生していないとき）には、ステップ５１２６に進む。In step 5124, it is determined whether a 300 b/s byte clock has been generated. Specifically, it is determined whether a clock is generated on the signal line 28a. When a byte clock to signal line 213a is generated (ie, a clock is generated on signal line 213a), the process proceeds to step 5160. If a byte clock of 300 b/s is not occurring (that is, no clock is being generated on the signal line 28a), the process advances to step 5126.

ステップ５１２６ニオイテハ、ＦＬＧＩＤＴカｒＯ」テ
するか、すなわち、２バイトの連続したフラグパターン
（７Ｅ旧を検出しているか否かが判断される。ＦＬＧＩ
ＤＴが「０」のとき、すなわち、２バイトの連続したフ
ラグパターン（７ＥＩ＋）を検出していないときは、ス
テップ５１２８に進む。ＦＬＧＩＤＴが「１」のとき、
すなわち、２バイトの連続したフラグパターン（７Ｅｌ
）を検出しているときは、ステップ５１５０に進み、ト
ーナル信号の解析は行わない。In step 5126, it is determined whether a 2-byte continuous flag pattern (7E old) is detected.
When DT is "0", that is, when a continuous 2-byte flag pattern (7EI+) is not detected, the process advances to step 5128. When FLGIDT is “1”,
In other words, a 2-byte continuous flag pattern (7El
), the process advances to step 5150 and the tonal signal is not analyzed.

ステップ５１２Ｂにおいては、ＳＥＤ（Ｓｉｇｎａｌ　
ＥｎｅｒｇｙＤｅｔｅｃｔ）が１であるか否か、すなわ
ち、信号線３６ａが信号レベル「１」であるか否かが判
断される。ＳＥＤが１である時、すなわち、信号線３６
ａが信号レベル「１」である時は、ステップ５１３０に
進み、トーナル信号の解析へ進む。ＳＥＤが「Ｏ」であ
る時、すなわち、信号線３６ａが信号レベル「０」であ
る時は、ステップ５１５０に進み、トーナル信号の解析
は行わない。In step 512B, SED (Signal
It is determined whether EnergyDetect) is 1, that is, whether the signal level of the signal line 36a is "1". When SED is 1, that is, signal line 36
When a is at the signal level "1", the process advances to step 5130 to analyze the tonal signal. When SED is "O", that is, when the signal line 36a is at signal level "0", the process proceeds to step 5150, and no tonal signal analysis is performed.

上記のステップ５１２６および５１２８は、本実施例特
有の部分を表している。Steps 5126 and 5128 above represent parts unique to this embodiment.

ステップ５１３０においては、トーナル信号の１周期の
解析が終了したか否か、すなわち、信号線３４ａにパル
スが発生したか否かが判断される。In step 5130, it is determined whether the analysis of one period of the tonal signal has been completed, that is, whether a pulse has occurred on the signal line 34a.

トーナル信号の１周期の解析が終了した場合、すなわち
、信号線３４ａにパルスが発生した場合には、ステップ
５１３２に進む。また、トーナル信号の１周期の解析が
終了していない場合、すなわち、信号線３４ａにパルス
が発生していない場合には、ステップ５１５０に進む。When the analysis of one period of the tonal signal is completed, that is, when a pulse is generated on the signal line 34a, the process advances to step 5132. Further, if the analysis of one period of the tonal signal has not been completed, that is, if no pulse is generated on the signal line 34a, the process advances to step 5150.

ステップ５１３２においては、トーナルデータ（すなわ
ち、信号線３４ｂの信号）を入力する。In step 5132, tonal data (ie, the signal on signal line 34b) is input.

ステップ５１３４においては、今、受信した１周期の信
号が２１００）１ｚであるか否かが判断される。今、受
信した１周期の信号が２１００）１ｚである時は、ステ
ップ５１３Ｂに進む。今、受信した１周期の信号が２１
００Ｉｔｚでない時は、ステップ５１４２に進む。In step 5134, it is determined whether the currently received one-cycle signal is 2100)1z. If the received one-cycle signal is 2100)1z, the process advances to step 513B. The signal of one period received now is 21
If it is not 00Itz, the process advances to step 5142.

ステップ５１３６においては、カウンタＣＮＴ２１０の
値を１だけデクリメントする。In step 5136, the value of counter CNT210 is decremented by one.

ステップ５１３８においては、カウンタＣＮＴ２１０の
値が負であるか否か、すなわち、ＧＣ２信号を検出した
か否かが判断される。カウンタＣＮＴ２１０の値が負で
ある時、すなわち、ＧＣ２信号を検出した時は、ステッ
プ５１４０に進む。カウンタ（：ＮＴ２１０の値が正ま
たは；である時、すなわち、ＧＣ２信号を検出していな
い時は、ステップ５１５０に進む。In step 5138, it is determined whether the value of counter CNT210 is negative, that is, whether the GC2 signal has been detected. When the value of counter CNT210 is negative, that is, when the GC2 signal is detected, the process advances to step 5140. When the value of the counter (:NT210) is positive or ;, that is, when the GC2 signal is not detected, the process advances to step 5150.

ステップ５１４０は、ＧＣ２信号受信と判断し、Ｇ２の
受信モードへ移行することを表している。Step 5140 indicates that it is determined that the GC2 signal has been received and that the mode is shifted to the G2 reception mode.

ステップ５１４２においては、今、受信した１周期の信
号が４６２Ｈ２であるか否かが判断される。今、受信し
た１周期の信号が４６２Ｈｚである時は、ステップ５１
４４に進む。今、受信した１周期の信号が４８２１１ｚ
でない時は、ステップ５１５０に進む。In step 5142, it is determined whether the currently received one-cycle signal is 462H2. If the received one-cycle signal is 462Hz, step 51
Proceed to step 44. The signal of one period received now is 48211z
If not, proceed to step 5150.

ステップ５１４４においては、カウンタＣＮＴ４６２の
値を１だけデクリメントする。In step 5144, the value of counter CNT462 is decremented by one.

ステップ５１４６においては、カウンタＣＮＴ４６２の
値が負であるか否か、すなわち、ＰＩＳ信号を検出した
か否かが判断される。カウンタＣＮＴ４６２の値が負で
ある時、すなわち、ＰＩＳ信号を検出した時は、ステッ
プ５１４８に進む。カウンタＣＮＴ４６２の値が正また
は零である時、すなわち、ＰＩＳ信号を検出していない
時は、ステップ５１５０に進む。In step 5146, it is determined whether the value of counter CNT462 is negative, that is, whether the PIS signal has been detected. When the value of counter CNT462 is negative, that is, when the PIS signal is detected, the process advances to step 5148. When the value of counter CNT462 is positive or zero, that is, when no PIS signal is detected, the process advances to step 5150.

ステップ５１４８は、ＰＩＳ信号受信と判断し、電話モ
ードへ移行することを表している。Step 5148 represents determining that a PIS signal has been received and transitioning to telephone mode.

ステップ５１５０においては、タイマーＴ１がタイムオ
ーバーしたか否かが判断される。タイマーＴ１がタイム
オーバーすると、ステップ５１５４に進む。タイマーＴ
Ｉがタイムオーバーしていないときには、ステップ５１
５２に進む。In step 5150, it is determined whether timer T1 has timed out. When the timer T1 times out, the process advances to step 5154. Timer T
If I has not timed out, step 51
Proceed to step 52.

ステップ５１５２においては、タイマーＴ４がタイムオ
ーバーしたか否かが判断される。タイマーＴ４がタイム
オーバーすると、ステップ５９８に進む。タイマーＴ４
がタイムオーバーしていないときには、ステップ５１２
４に進む。In step 5152, it is determined whether timer T4 has timed out. When the timer T4 times out, the process proceeds to step 598. Timer T4
has not timed out, step 512
Proceed to step 4.

ステップ５１５４においては、ＤＣＮ（切断コマンド）
信号を送出する。具体的には、償是鴻１４ａにパルスが
発生する毎にバイトデータな信号線３８ｂに送出するこ
とにより、ＤＣＮ信号を送出する。最後のフラグは１つ
とする。In step 5154, the DCN (disconnect command)
Send a signal. Specifically, the DCN signal is sent by sending byte data to the signal line 38b every time a pulse is generated in the compensation signal 14a. The last flag is one.

ステップ５１５６においては、電話回線を電話機側に接
続する。具体的には、信号線３８ａに信号レベル「１」
の信号を出力する。In step 5156, the telephone line is connected to the telephone side. Specifically, the signal level "1" is applied to the signal line 38a.
Outputs the signal.

ステップ５１５８は、オフ状態を表している。Step 5158 represents an off state.

ステップ５１６Ｑにおいては、エコータイマーＥＣＩＩ
ＴＩＭがタイムオーバーしたか否か、すなわち、（ＧＩ
２）　　−ＮＳＦ　−Ｃ５Ｉ−ＤＩＳ信号の送出後、６
００ｍ５が経過したか否かが判断される。エコータイマ
ーＥＣＩＩＴＴＭがタイムオーバーした場合、すなわち
、（ＧＩ２）　　−ＮＳＦ　−（：５Ｉ−ＤＩＳ信号の
送出後、６００ｍ５が経過している場合は、ステップ５
１６２に進み、バイナリ信号の受信を行う。他方、エコ
ータイマーＥＣＨＴＩＭがタイムオーバーしていない場
合、すなわち、（ＧＩ２）　　・ＮＳＦ　−Ｃ５Ｉ　　
−ＤＩＳ信号の送出後、６００ｍ５が経過していない場
合は、ステップ５１２６に進み、トーナル信号の受信を
行う。これは、自機が信号を送出し、相手機から送出さ
れる信号の受信を行う際、トーナル信号の受信は直ちに
開始し、バイナリ−信号の受信は、ある一定時間経過後
に開始することを示している。これは、本実施例特有の
部分である。これにより、６００ｍ５以下のエコーに対
しては、誤動作は全く生じなくなる。In step 516Q, the echo timer ECII
Whether TIM has timed out or not, i.e. (GI
2) After sending the -NSF-C5I-DIS signal, 6
It is determined whether or not 00m5 has elapsed. If the echo timer ECIITTM times out, that is, if 600 m5 has elapsed after sending the (GI2) -NSF -(:5I-DIS signal, step 5
The process proceeds to step 162, where a binary signal is received. On the other hand, if the echo timer ECHTIM has not timed out, i.e. (GI2) - NSF-C5I
- If 600 m5 has not elapsed since the sending of the DIS signal, the process proceeds to step 5126 and a tonal signal is received. This indicates that when your own aircraft sends a signal and receives a signal sent from the other machine, reception of tonal signals begins immediately, and reception of binary signals begins after a certain period of time has elapsed. ing. This is a part unique to this embodiment. As a result, no malfunction will occur for echoes of 600 m5 or less.

ステップ５１６２においては、受信したバイナリデータ
（すなわち、信号線２８ｂのデータ）を、メモリ口ＩＲ
Ｃ２に格納する。In step 5162, the received binary data (that is, the data on signal line 28b) is transferred to the memory port IR.
Store in C2.

ステップ５１６４においては、受信したバイナリデータ
（８ビツト）カウントするためのカウンタ８１ＴＣＴ１
に８をセットする。In step 5164, a counter 81TCT1 is used to count the received binary data (8 bits).
Set 8 to .

ステップ５１６６においては、メモリＢＩＲＣＯの値が
７Ｅ）！（すなわち、フラグパターン）であるか否かが
判断される。メモリＢＩＲ（：Ｏの値が７ＥＨ（すなわ
ち、フラグパターン）である時は、ステップ５１６８に
進む。メモリＢＩＲｆ［の値がや７Ｅｌ（（すなわち、
フラグパターン）でない時は、ステップ５１７４に進む
。In step 5166, the value of memory BIRCO is 7E)! (that is, a flag pattern). When the value of memory BIR(:O is 7EH (i.e., flag pattern), the process advances to step 5168. If the value of memory BIRf[ is 7E1((i.e.,
flag pattern), the process advances to step 5174.

ステップ５１６８においては、フラグＦＬＧＩＤＴが０
であるか否かが判断される。フラグＦＬＧＩＤＴが０の
時、すなわち、２バイトの連続した７ＥＨ（フラグパ、
ターン）を検出していない時は、ステップ５１７０に進
む。フラグＦＬＧＩＤＴが０でない時、すなわち、２バ
イトの連続した７Ｅ＋＋（フラグパターン）を検出して
いる時は、ステップ５ｔａｏに進む。In step 5168, the flag FLGIDT is set to 0.
It is determined whether or not. When flag FLGIDT is 0, that is, 2 consecutive bytes of 7EH (flag pa,
If no turn has been detected, the process advances to step 5170. When the flag FLGIDT is not 0, that is, when two consecutive bytes of 7E++ (flag pattern) are detected, the process advances to step 5tao.

ステップ５１７０においては、メモリＢＩＲＣＩの値が
７　Ｅｌ＋　（すなわち、フラグパターン）であるか否
かが判断される。メモリＢＩＩｔＣＩの値が７Ｅｌ（（
すなわち、フラグパターン）である時は、ステップ５１
７２に進む。メモリＢＩＲＣＩの値が７ＥＨ（すなわち
、フラグパターン）でない時は、ステップ５１７４に進
む。In step 5170, it is determined whether the value of memory BIRCI is 7 El+ (ie, flag pattern). The value of memory BIItCI is 7El ((
That is, if the pattern is a flag pattern), step 51
Proceed to step 72. If the value of memory BIRCI is not 7EH (ie, flag pattern), the process advances to step 5174.

ステップ５１７２においては、２バイトの連続した７６
１１（フラグ）パターンを検出したので、フラグＦＬＧ
ＩＤＴに「１」をセットする。In step 5172, two consecutive 76
11 (flag) pattern was detected, flag FLG
Set IDT to "1".

ステップ５１７４においては、カウンタ［１ＩＴＣＴｌ
が「０」であるか否か、すなわち、ステップ５１６２で
入力したバイトデータのチェックがすべて完了したか否
かが判断される。カウンタＢＩＴＣＴＩが「ｏ」の時、
すなわち、ステップ５１６２で人力したバイトデータの
チェックがすべて完了した時は、ステップ５ＩＢ４ニ進
む。他方、カウンタ［１ＩＴＣＴ１が「ｏ」でない時、
すなわち、ステップ５１６２で入力したバイトデータの
チェックがすべて完了していない時は、５１７６に進む
。In step 5174, the counter [1ITCTl
It is determined whether or not is "0", that is, whether or not all of the byte data input in step 5162 has been checked. When counter BITCTI is "o",
That is, when all of the manual byte data checks are completed in step 5162, the process advances to step 5IB4. On the other hand, when the counter [1ITCT1 is not "o",
That is, if all of the input byte data has not been checked in step 5162, the process advances to 5176.

ステップ５１７６ニおいては、メモリＢＩＲＣ２，ＢＩ
ＲＣＩ　。In step 5176, the memories BIRC2, BI
R.C.I.

ＢＩＲ（：０のデータを１ビツトずつ右へ移動する。こ
の様子は、第６図に図示されている。BIR(:0 data is moved to the right one bit at a time. This situation is illustrated in FIG. 6.

ステップ５１７８においては、カウンタＢＩＴＣＴＩの
値を１だけ減じる。In step 5178, the value of counter BITCTI is decremented by one.

ステップ５１８０においては、メモリＢＩＲＣ１の値が
７εＨ（すなわち、フラグパターン）であるか否かが判
断される。メモリＢＩＲＣＩの値が７Ｅ）Ｉ（すなわち
、フラグパターン）である時は、フラグパターンが連続
しているものと判断し、ステップ５１７４に進む。メモ
リＢＴＲＣＩの値が７ＥＨ（すなわち、フラグパターン
）でない時は、プリアンプルの送出が終了したものと判
断し、ステップ５１８２に進む。In step 5180, it is determined whether the value of memory BIRC1 is 7εH (ie, flag pattern). When the value of the memory BIRCI is 7E)I (ie, flag pattern), it is determined that the flag pattern is continuous, and the process advances to step 5174. If the value of the memory BTRCI is not 7EH (ie, flag pattern), it is determined that the transmission of the preamble has ended, and the process proceeds to step 5182.

ステップ５１８２においては、プリアンプルの最後のフ
ラグを検出したことを表わすフラグＦＬＧＤＥＴに「１
」をセットする。In step 5182, the flag FLGDET indicating that the last flag of the preamble has been detected is set to "1".
”.

ステップ５１８４においては、フラグＦＬＧＤＥＴが「
０」であるか否か、すなわち、プリアンプルの最後のフ
ラグを検出しているか否かが判断される。フラグＦＬＧ
ＤＥＴが「Ｏ」である時、すなわち、プリアンプルの最
後のフラグを検出していない時は、ステップ５１２６に
進む。他方、フラグＦＬＧＤＥＴがｒｌ」である時、す
なわち、プリアンプルの最後のフラグを検出している時
は、ステップ５１８６に進む。In step 5184, the flag FLGDET is set to “
0'', that is, whether or not the last flag of the preamble has been detected. flag FLG
When DET is "O", that is, when the last flag of the preamble has not been detected, the process advances to step 5126. On the other hand, when the flag FLGDET is "rl", that is, when the last flag of the preamble is detected, the process advances to step 5186.

ステップ５１８６に進む場合は、２バイト以上の連続し
たフラグパターンを検出し、その後、フラグパターン以
外のパターンを検出した場合である。The process proceeds to step 5186 if a continuous flag pattern of 2 bytes or more is detected, and then a pattern other than the flag pattern is detected.

ここで、自機が送出するバイナリ信号の最終部分のフラ
グは１つである。このため、自機の送出したバイナリ信
号の最終部分のフラグを検出して、ステップ５１８６に
進むことはない。Here, the final part of the binary signal sent by the machine itself has one flag. Therefore, the flag of the final part of the binary signal sent by the own machine is not detected and the process does not proceed to step 5186.

ステップ５１８６においては、バイナリ信号の受信を行
う。すなわち、３００ｂ／ｓのバイトクロック（信号線
２８ａのバイトクロツタ）が発生する毎に、バイトデー
タを入力し、０デリートおよびＦＣ５を演算しながら、
バイトデータをメモリに書き込む。In step 5186, a binary signal is received. That is, every time a 300 b/s byte clock (byte clock of signal line 28a) is generated, byte data is input, and while calculating 0 delete and FC5,
Write byte data to memory.

受信したバイト数は、カウンタＣＮＴＢＹＴに示される
。ここで、バイナ　信号の受信中にタイマーＴ１がタイ
ムオーバーした時は、ＤＣＮ　（切断コマンド）信号を
送出し、その後、電話回線を電話機側へ接続し、ＯＦＦ
となる。また、最終部分のフラグを検出した時は、ステ
ップ５１８８に進む。バイナリ信号を受信中に、２０．
０　ｍｓ連続してＣＤ（キャリアディテクト）が「０」
であることを検出した場合は、ステップ５１０８に進む
。更に、１フレームのバイト数（ＣＮＴＢＹＴ）が１２
８を越えた場合も、ステップ５１０８に進む。これは、
本実施例特有の機能である。ここでは、カウンタＢＩＴ
ＣＴＩ等の制御も行う。The number of bytes received is indicated in counter CNTBYT. Here, when timer T1 times out while receiving a binary signal, a DCN (disconnection command) signal is sent, and then the telephone line is connected to the telephone side and turned off.
becomes. Further, when the flag of the final portion is detected, the process advances to step 5188. While receiving a binary signal, 20.
CD (carrier detect) is “0” continuously for 0 ms
If detected, the process advances to step 5108. Furthermore, the number of bytes in one frame (CNTBYT) is 12.
If the number exceeds 8, the process also proceeds to step 5108. this is,
This is a function unique to this embodiment. Here, the counter BIT
It also controls CTI, etc.

ステップ５１８８においては、いま、受信したフレーム
のバイト数（ＣＮＴＢＹＴ）が５未満であるか否かが判
断される。いま、受信したフレームのバイト数が５未満
の時は、ステップ５１０８に進む。またいま、受信した
フレームのバイト数が５以上の時は、ステップ５１９０
に進む。ここで、正しくバイナリ信号を受信した時のバ
イト数は少なくとも５バイト（アドレス、制御、ファク
シミリ制御、ファクシミリ情報フィールド、フレームチ
ェックシーケンス２バイト）である。In step 5188, it is determined whether the number of bytes (CNTBYT) of the currently received frame is less than five. If the number of bytes in the received frame is less than 5, the process advances to step 5108. Also, if the number of bytes of the received frame is 5 or more, step 5190
Proceed to. Here, the number of bytes when correctly receiving the binary signal is at least 5 bytes (address, control, facsimile control, facsimile information field, frame check sequence 2 bytes).

ステップ５１９０においては、フレームチェックシーケ
ンスが正しいか否かが判断される。フレームチェックシ
ーケンスが正しい時は、ステップ５１９２に進む。フレ
ームチェックシーケンスが誤っている時は、ステップ５
１０８に進む。In step 5190, it is determined whether the frame check sequence is correct. If the frame check sequence is correct, proceed to step 5192. If the frame check sequence is incorrect, step 5
Proceed to step 108.

ステップ５１９２においては、受信したバイナリ信号の
ファクシミリ情報フィールドの解析を行う。In step 5192, the facsimile information field of the received binary signal is analyzed.

ステップ５１９４においては、いま受信したバイナリ−
データがＣＲＰ　（コマンド再送要求）信号であるかが
判断される。いま受信したバイナリデータが（ＨＰ信号
である時は、ステップ５２１０に進む。また、いま受信
したバイナリデータがＣＲＰ信号でない時は、ステップ
５１９６に進む。In step 5194, the binary code just received is
It is determined whether the data is a CRP (command retransmission request) signal. If the binary data just received is an HP signal, the process advances to step 5210. If the binary data just received is not a CRP signal, the process advances to step 5196.

ステップ５１９６においては、いま受信したフレームが
ラストフレームであるか否かが判断される。In step 5196, it is determined whether the currently received frame is the last frame.

今、受信したフレームがラストフレームである時は、ス
テップ５１９８に進む。また、いま受信したフレームが
ラストフレームでない時は、ステップ５２０６に進む。If the currently received frame is the last frame, the process advances to step 5198. Further, if the currently received frame is not the last frame, the process advances to step 5206.

ステップ５１９８においては、いま受信したバイナリ信
号は、直前に送出したバイナリ信号と同じであるか否か
が判断される。いま受信したバイナリ信号が、直前に送
出したバイナリ信号と同じである場合は、ステップ５２
００に進む。また、いま受信したバイナリ信号が直前に
送出したバイナリ信号と違う場合は、ステップ５２１２
に進む。In step 5198, it is determined whether the currently received binary signal is the same as the previously sent binary signal. If the binary signal just received is the same as the previously sent binary signal, step 52
Go to 00. Further, if the binary signal just received is different from the binary signal sent immediately before, step 5212
Proceed to.

ステップ５２００においては、いま受信したバイナリ信
号は、０１５（デジタル識別信号）信号であるかが判断
される。また、いま受信したバイナリ信号がＯＸＳ信号
である時は、ステップ５２０２に進む。また、いま受信
したバイナリ信号がＤＩＳ信号でない時は、エコーと判
断し、ステップ５１０８に進む。In step 5200, it is determined whether the binary signal just received is a 015 (digital identification signal) signal. Further, if the binary signal just received is an OXS signal, the process advances to step 5202. Furthermore, if the binary signal just received is not a DIS signal, it is determined to be an echo and the process proceeds to step 5108.

ステップ５２０２においては、自動着信であるか否かが
判断される。自動着信でない時は、ステップ５２０４に
進む。自動着信である時は、０１５グループの信号を検
出しても意味のない信号であるので、ステップ５１０８
に進む。In step 5202, it is determined whether or not the call is automatically received. If the call is not automatically received, the process advances to step 5204. When the call is automatically received, detecting the 015 group signal is meaningless, so step 5108
Proceed to.

ステップ５２０４においては、直前に送出したバイナリ
信号と、いま受信したバイナリ信号のＰＩＦ（ファクシ
ミリ情報フィールド）が同じであるか否かが判断される
。直前に送出したバイナリ信号と、いま受信したバイナ
リ信号のＰＩＦが違う場合は、ステップ５２１２に進む
。また直前に送出したバイナリ−信号と、いま受信した
バイナリ信号のＰＩＦが同じ場合は、エコーと判断し、
ステップ５１０８に進む。In step 5204, it is determined whether the PIF (facsimile information field) of the binary signal sent just before and the binary signal just received are the same. If the PIF of the binary signal sent just before and the binary signal just received are different, the process advances to step 5212. Also, if the PIF of the binary signal sent just before and the binary signal just received are the same, it is judged as an echo,
Proceed to step 5108.

ステップ５１９８ないし、ステップ５２０４は、エコー
に対する対策である。これは、本実施例特有の機能であ
る。Steps 5198 to 5204 are measures against echo. This is a feature unique to this embodiment.

ステップ５２０６においては、フラグＦＬＧＤＥＴに「
Ｏ」をセットする。In step 5206, the flag FLGDET is set to “
Set "O".

ステップ５２０８においては、フラグ（：ＮＴＢＹＴに
「０」をセットする。In step 5208, the flag (:NTBYT is set to "0".

ステップ５２１０においては、後述するステップ５２１
２ないしステップ５２４０ニ示すＶ２１信号ノＣＤ＝。In step 5210, step 521 to be described later
2 to step 5240 indicates V21 signal CD=.

を確認した後、ステップ５９８に進む。After confirming, the process advances to step 598.

ステップ５２１２においては、タイマーＴ２に１０秒を
セットする。In step 5212, timer T2 is set to 10 seconds.

ステップ５２１４においては、メモリＢＩＲＣＯが７Ｅ
Ｈ（フラグパターン）であるか否かが判断される。メモ
リＢＩＲＣＯが７２）Ｉ（フラグパターン）である時は
、ステップ５２＋６に進む。また、メモリＢＩＩＩに０
が７εＩ＋（フラグパターン）でない時は、ステップ５
２１８に進む。In step 5214, memory BIRCO is 7E
It is determined whether the pattern is H (flag pattern). When the memory BIRCO is 72)I (flag pattern), the process advances to step 52+6. Also, 0 is added to memory BIII.
is not 7εI+ (flag pattern), step 5
Proceed to 218.

ステップ５２１Ｂにおいては、メモリＢＩＲＣＩが７Ｅ
ｌ（（フラグパターン）であるか否かが判断される。メ
モリＢＩＲ［：１が７ＥＩｌ（フラグパターン）である
時は、フラグ信号が連続しているものと判断し、ステッ
プ５２１８に進む。また、メモリｎｚ６ｃｔが７ＥＨ（
フラグパターン）でない（メモリＢＩＲＣＯは７ＥＨ（
フラグパターン）である時は、クローズドフラグを検出
したものと判断し、ステップ５２３６に進む。In step 521B, memory BIRCI is 7E.
1 ((flag pattern)). If the memory BIR[:1 is 7EIl (flag pattern), it is determined that the flag signals are continuous, and the process advances to step 5218. , memory nz6ct is 7EH (
flag pattern) (memory BIRCO is 7EH (
flag pattern), it is determined that a closed flag has been detected, and the process advances to step 5236.

ステップ５２１８においては、カウンタＢＴＴＣＴＩが
「０」であるか否かが判断される。カウンタＢＩＴＣＴ
Ｉが「０」である時は、ステップ５２２４に進む。また
、カウンタＢＩＴ（：ＴＩが「０」でない時は、ステッ
プ５２２０に進む。In step 5218, it is determined whether the counter BTTCTI is "0". Counter BITCT
When I is "0", the process advances to step 5224. Further, if the counter BIT(:TI is not "0"), the process advances to step 5220.

ステップ５２２０ニおイテは、メモリＩＩＩＲＣ２，Ｂ
ＩＲＣＩ。In step 5220, memory IIIRC2,B
I.R.C.I.

ＢＩｎＣＯのデータを１ビツトずつ右へ８勅する。Move the BInCO data one bit at a time to the right.

ステップ５２２２においては、カウンタＢＩＴＣＴＩの
値を１だけ減じる。In step 5222, the value of counter BITCTI is decremented by one.

ステップ５２２４においては、タイマーＴ２がタイムオ
ーバーしたか否かが判断される。タイマーＴ２がタイム
オーバーした時は、ステップ５２３２に進む。In step 5224, it is determined whether timer T2 has timed out. When timer T2 times out, the process advances to step 5232.

他方、タイマーＴ２がタイムオーバーしていない時は、
ステップ５２２６に進む。On the other hand, when timer T2 has not timed out,
Proceed to step 5226.

ステップ５２２６においては、３００ｂ／Ｓのバイトク
ロックが発生したか否か、すなわち、信号線２８ａにク
ロックが発生したか否かが判断される。In step 5226, it is determined whether a byte clock of 300b/s has been generated, that is, whether a clock has been generated on the signal line 28a.

３００　ｂ／ｓのバイトクロックが発生した時、すなわ
ち、信号線２８ａにクロックが発生した時は、ス・テッ
プ５２２８に進む。また、３００ｂ／Ｓのバイトクロッ
クが発生していない時、すなわち、信号線２８ａにクロ
ックが発生していない時は、ステップ５２２４に皿む。When a 300 b/s byte clock is generated, that is, when a clock is generated on signal line 28a, the process advances to step 5228. Further, when a byte clock of 300b/s is not generated, that is, when a clock is not generated on the signal line 28a, the process proceeds to step 5224.

ステップ５２２８においては、受信したバイナリデータ
（信号線２８ｂに出力されているデータ）をメモリＢＩ
ＲＣ２に格納する。In step 5228, the received binary data (data output to the signal line 28b) is transferred to the memory BI.
Store in RC2.

ステップ５２３０においては、カウンタＢＩＴ（：Ｔｌ
に８をセットする。In step 5230, counter BIT(:Tl
Set 8 to .

ステップ５２３２においては、電話回線を電話機側に接
続する。具体的には、信号線３８ａに信号レベル「０」
の信号を出力する。In step 5232, the telephone line is connected to the telephone set. Specifically, the signal level "0" is applied to the signal line 38a.
Outputs the signal.

ステップ５２３４は、エラーを表している。Step 5234 represents an error.

ステップ５２３６においては、タイマーＴ２に１秒をセ
ットする。In step 5236, timer T2 is set to 1 second.

ステップ５２３８においては、２００ｍ５間連続してＳ
ＥＤ（Ｓｉｇｎａｌ　Ｅｎｅｒｇｙ　Ｄｅｔｅｃｔ）が
「ｏ」であることを検出したか否かが判断される。この
ＳＥＤが「０」であるか「１」であるかは、信号線３６
ａの信号を人力して判断する。２００ｍ５間連続してＳ
ＥＤが「０」であることを検出した時は、ステップ５２
４２に進む。また、２００ｍ５間連続してＳＥＤが「０
」であることを検出していない時は、ステップ５２４０
に進む。In step 5238, the S
It is determined whether ED (Signal Energy Detect) has detected that it is "o". Whether this SED is “0” or “1” is determined by the signal line 36.
The signal of a is judged manually. S continuously for 200m5
When it is detected that ED is "0", step 52
Proceed to step 42. In addition, the SED was “0” for 200 m5 consecutively.
”, step 5240
Proceed to.

ステップ５２４０においては、タイマーＴ２がタイムオ
ーバーしたか否かが判断される。タイマーＴ２がタイム
オーバした時は、ステップ５２４２に進む。他方、タイ
マーＴ２がタイムオーバーしていない時は、ステップ５
２３８に進む。In step 5240, it is determined whether timer T2 has timed out. When timer T2 times out, the process advances to step 5242. On the other hand, if timer T2 has not timed out, step 5
Proceed to 238.

ステップ５２１２ないしステップ５２４０は、本実施例
特有の機能を示している。Steps 5212 to 5240 indicate functions unique to this embodiment.

ステップ５２４２は、３００ｂ／ｓのバイナリ信号の受
信が終了し、受信した信号に基づいて次の動作へ進むこ
とを表している。Step 5242 indicates that the reception of the 300 b/s binary signal is completed and the process proceeds to the next operation based on the received signal.

上述した第５図において、３００ｂ／ｓのバイトクロ・
ンクが発生した時（ステップ５１２４で判断する）は、
３００ｂ／ｓの解析へ向かう。そして、３００ｂ／ｓの
解析において、バイナリ信号の受信と判断されない時は
、ステップ５１２６に進む。In Fig. 5 mentioned above, 300 b/s bytechrome
When a link occurs (determined in step 5124),
Heading to the analysis of 300b/s. In the analysis of 300 b/s, if it is not determined that a binary signal has been received, the process advances to step 5126.

更に、トーナル信号の１周期の解析が終了した時（ステ
ップＳ１：ｌＯで判断）は、トーナル信号の解折へ進む
。そして、トーナル信号の解析において、トーナル信号
の受信と判断されない時は、ステップ５１２４に進む。Furthermore, when the analysis of one period of the tonal signal is completed (determined in step S1: IO), the process proceeds to the analysis of the tonal signal. In the analysis of the tonal signal, if it is determined that no tonal signal has been received, the process advances to step 5124.

このように、トーナル信号とバイナリ信号を同時に受信
する必要がある時、受信したすべての信号を見落すこと
なく、常にトーナル信号およびバイナリ信号の受信を行
うことが可能になる。これは、本実施例特有の機能であ
る。In this way, when it is necessary to receive tonal and binary signals simultaneously, it is possible to always receive tonal and binary signals without overlooking all the received signals. This is a feature unique to this embodiment.

次に、既述の制御■について、第７図に示すフローチャ
ートを参照して説明する。Next, the above-mentioned control (2) will be explained with reference to the flowchart shown in FIG.

第７図において、ステップ５２５０は、画像送信側の処
理を表している。In FIG. 7, step 5250 represents processing on the image sending side.

ステップ５２５２においては、タイマーＴＩに３５秒を
セットする。In step 5252, timer TI is set to 35 seconds.

ステップ５２５４に：おいては、Ｃ（：ＩＴＴ勧告Ｖ２
１のバイナリ信号を受信したか否かが判断される。In step 5254: C(:ITT Recommendation V2
It is determined whether or not a binary signal of 1 has been received.

ＣＣＩＴＴ勧告Ｖ２勧告式２１リ信号を受信した場合は
、ステップ５２５６ニ進む。また、ＣＣＩＴＴ勧告Ｖ２
勧告式２１リ信号を受信していない場合には、ステップ
５）５８に進む。If the CCITT Recommendation V2 Recommendation 21 Recommendation signal is received, the process proceeds to step 5256. Also, CCITT Recommendation V2
If the recommendation type 21 signal has not been received, the process proceeds to step 5)58.

ステップ５２５６は、Ｇ３モードのバイナリ手順に移行
することを表している。Step 5256 represents transition to G3 mode binary procedure.

ステップ５２５８においては、ＧＩ２信号を検出したか
否かが判断される。ＧＩ２信号を検出したときには、ス
テップ５２６０に進む。他方、ＧＩ２信号を検出してい
ないときには、ステップ５２６２に進む。In step 5258, it is determined whether the GI2 signal is detected. When the GI2 signal is detected, the process advances to step 5260. On the other hand, if the GI2 signal is not detected, the process advances to step 5262.

ステップ５２６０は、トーナル手順に移行することを表
している。本実施例によるファクシミリ装置は、（：Ｃ
ＩＴＴ勧告Ｇ２．Ｇ３　ｉ能を有する場合を想定してい
るので、トーナル信号としては、ＧＩ２信号の受信を行
う必要がある。Step 5260 represents transition to a tonal procedure. The facsimile device according to this embodiment is (:C
ITT Recommendation G2. Since it is assumed that the device has G3 i capability, it is necessary to receive the GI2 signal as the tonal signal.

ステップ５２６２においては、タイマー′「ｌがタイム
オーバーしたか否かが判断される。タイマーＴｌがタイ
ムオーバーしたときには、ステップ５２６４に進む。ま
た、タイマーｒｔがタイムオーバーしていないときには
、ステップ５２５４に進む。In step 5262, it is determined whether or not the timer 'l has timed out. If the timer Tl has timed out, the process proceeds to step 5264. If the timer rt has not timed out, the process proceeds to step 5254.

ステップ５２６４は、回線切断を表している。Step 5264 represents line disconnection.

上述した第７図示の概略フローチャートにおいては、本
実施例特有の機能は示されていない。そこで、第８図（
１）〜（４）に示す詳細なフローチャートを参照して、
本実施例の制御手順を述べる。In the above-described schematic flowchart shown in FIG. 7, functions unique to this embodiment are not shown. Therefore, Figure 8 (
Referring to the detailed flowcharts shown in 1) to (4),
The control procedure of this embodiment will be described.

第８図において、ステップ５２７０は、画像送信側の処
理を表している。In FIG. 8, step 5270 represents processing on the image sending side.

ステップ５２７２においていは、電話回線をファクシミ
リ装置側に接続する。具体的には、信号線３８ａに信号
レベル「１」の信号を出力する。In step 5272, the telephone line is connected to the facsimile machine. Specifically, a signal of signal level "1" is output to the signal line 38a.

ステップ５２７４においては、タイマーＴｌに３５秒を
セットする。In step 5274, the timer Tl is set to 35 seconds.

ステップ５２７６においては、ＧＴ２信号を何回検出し
たかをカウントするためのカウンタＧＩ２ＤＥＴに［０
」をセットする。In step 5276, a counter GI2DET for counting the number of times the GT2 signal is detected is set to [0
”.

ステップ５２７８においては、受信したデータを格納す
るエリアＢＩＲＣＯに００）１をセットする。In step 5278, 00)1 is set in the area BIRCO for storing the received data.

ステップ５２８０においては、受信したデータを格納す
るエリア８１１１（：ｌにＯＯＨをセットする。In step 5280, OOH is set in area 8111 (:l) for storing the received data.

ステップ５２８２においては、２バイト連続した７ＥＨ
（フラグパターン）を検出した時「１」にセットされる
フラグＦＬＧＩＤＴに「０」をセットする。In step 5282, two consecutive bytes of 7EH
The flag FLGIDT, which is set to "1" when the (flag pattern) is detected, is set to "0".

ステップ５２８４においては、フラグＦＬＧＤＥＴに「
０」をセットする。In step 5284, the flag FLGDET is set to “
0”.

ステップ５２８６においては、１つのフレームを受信し
ている時のバイト数をカウントするためのカウンタＣＮ
ＴＢＹＴに「０」をセットする。In step 5286, a counter CN is set for counting the number of bytes when receiving one frame.
Set TBYT to “0”.

ステップ５２８８においては、１周期の信号の周波数を
解析した際、１８５０Ｈｚであったと判断されることが
４６３回あった場合には、１つのＧＩ２信号を検出した
ものと判断する。In step 5288, when the frequency of one period of the signal is analyzed and it is determined that it is 1850 Hz 463 times, it is determined that one GI2 signal has been detected.

この４６３回をカウントするのに使用するカウンタ［：
ＮＴ１８５に４６３をセットする。２周期に１回、周波
数の解析を行うことが可能であるのて、こ１８５０１１
ｚを検出することに対応する。The counter used to count these 463 times [:
Set 463 to NT185. It is possible to analyze the frequency once every two cycles, so this 185011
Corresponds to detecting z.

ステップＳ　２９　’０においては、３００ｂ／ｓのバ
イトクロックが発生したか否かが判断される。具体的に
は、信号線２８ａにクロックが発生したか否かが判断さ
れる。３００ｂ／ｓのバイトクロツタが発生すると、す
なわち、信号線２８ａにクロックが発生すると、ステッ
プ５３３２に進む。他方、３００ｂ／ｓのバイトクロツ
タが発生していないとき、すなわち、信号線２８ａにク
ロックが発生していないときには、ステップ５２９２に
進む。In step S29'0, it is determined whether a 300 b/s byte clock has been generated. Specifically, it is determined whether a clock is generated on the signal line 28a. When a byte clock of 300 b/s occurs, that is, when a clock is generated on the signal line 28a, the process advances to step 5332. On the other hand, if the 300 b/s byte clock is not occurring, that is, if no clock is being generated on the signal line 28a, the process advances to step 5292.

ステップ５２９２においては、Ｆｔ、ＧＩＤＴが「０」
であるか否か、すなわち、２バイトの連続したフラグパ
ターン（７ＥＨ）が検出されているか否かが判断される
。ＦＬＧＩＤＴが「０」の時、すなわち、２バイトの連
続したフラグパターン（７Ｅ）ｌ）を検出していない時
は、ステップ５２９４に進む。またＦＬＧＩＤＴが「１
」の時、すなわち、２バイトの連続したフラグパターン
（７ＥＨ）を検出している時は、ステップ５３０６に進
み、トーナル信号の解析は行わない。In step 5292, Ft and GIDT are "0"
It is determined whether or not, that is, whether or not a continuous 2-byte flag pattern (7EH) is detected. When FLGIDT is "0", that is, when a 2-byte continuous flag pattern (7E)l) is not detected, the process advances to step 5294. Also, FLGIDT is “1
'', that is, when a continuous 2-byte flag pattern (7EH) is detected, the process advances to step 5306 and the tonal signal is not analyzed.

ステップ５２９４においては、ＳＥＤ（Ｓｉｇｎａｌ　
ＥｎｅｒｇｙＤｅｔｅｃｔ）が「１」であるか否か、す
なわち、信号線３６ａが信号レベル「１」であるか否か
が判断される。このＳＥＤが「１」である時、すなわち
、信号線３６ａが信号レベル「１」である時は、ステッ
プ５２９６に進み、トーナル信号の解析へ進む。他方、
ＳＥＤが「０」である時、すなわち、信号線３６ａが信
号レベル「０」である時は、ステップ５３０６に進み、
トーナル信号の解析は行わない。In step 5294, SED (Signal
It is determined whether or not EnergyDetect) is "1", that is, whether the signal level of the signal line 36a is "1". When this SED is "1", that is, when the signal line 36a is at the signal level "1", the process advances to step 5296 to analyze the tonal signal. On the other hand,
When SED is "0", that is, when the signal line 36a is at the signal level "0", the process advances to step 5306;
Tonal signal analysis is not performed.

上記のステップ５２９２および５２９４は、本実施特有
の機能である。Steps 5292 and 5294 above are features specific to this implementation.

ステップ５２９６においては、トーナル信号の１周期の
解析が終了したか否か、すなわち、信号線３４ａにパル
スが発生したか否かが判断される。In step 5296, it is determined whether the analysis of one period of the tonal signal has been completed, that is, whether a pulse has occurred on the signal line 34a.

トーナル信号の１周期の解析が終了すると、すなわち、
信号線３４のパルスが発生すると、ステップ５２９８に
進む。他方、トーナル信号の１周期の解析が終了してい
ないとき、すなわち、信号線３４ａにパルスが発生して
いないときには、ステップ５３０６に進む。When the analysis of one period of the tonal signal is completed, that is,
When a pulse on signal line 34 occurs, the process proceeds to step 5298. On the other hand, if the analysis of one period of the tonal signal has not been completed, that is, if no pulse is generated on the signal line 34a, the process advances to step 5306.

ステップ５２９８においては、トーナルデータ（すなわ
ち、信号線３４ｂの信号）を入力する。In step 5298, tonal data (ie, the signal on signal line 34b) is input.

ステップ５３００においては、いま受信した１周期の信
号が１８５０Ｈｚであるか否かが判断される。いま受信
した１周期の信号が１８５０１１２である時は、ステッ
プ５３０２に進む。いま受信した１周期の信号が１８５
０１１ｚでない時は、ステップ５３０６に進む。In step 5300, it is determined whether the currently received one-cycle signal is 1850 Hz. If the signal of one period just received is 1850112, the process advances to step 5302. The signal of one period just received is 185
If it is not 011z, the process advances to step 5306.

ステップ５３０２においては、カウンタＣＮＴ１８５の
値が負であるか否か、すなわち、１８５０）１ｚの信号
を合計０．５秒以上検出したか否かが判断される。カウ
ンタＣＮＴ１８５の値が負である時、すなわち、１８５
０Ｈｚの信号を合計０．５秒以上にわたって検出した時
は、ステップ５３０６に進む。またカウンタＣＮＴ１８
５の値が正または雫である時、すなわち、１１１５０Ｈ
２の信号を合計０．５秒以上検出していない時は、ステ
ップ５３０４に進む。In step 5302, it is determined whether the value of the counter CNT185 is negative, that is, whether the signal of 1850)1z has been detected for a total of 0.5 seconds or more. When the value of counter CNT185 is negative, that is, 185
When a 0 Hz signal is detected for a total of 0.5 seconds or more, the process advances to step 5306. Also counter CNT18
When the value of 5 is positive or drop, that is, 11150H
If the signal No. 2 is not detected for a total of 0.5 seconds or more, the process advances to step 5304.

ステップ５３０４においては、カウンタＣＮＴ１８５の
値を１だけデクリメントする。In step 5304, the value of counter CNT185 is decremented by one.

ステップ５３０６においては、２００ｍ５以上の連続し
た５ＥＤ＝Ｏを検出したか否かが判断される。ここでは
、バックグランドノイズ等があった場合も、信号のラン
ダム性をチェックし、信号断を判断する。In step 5306, it is determined whether or not consecutive 5ED=O of 200 m5 or more have been detected. Here, even if there is background noise, the randomness of the signal is checked to determine if the signal is disconnected.

２０Ｑｍｓ以上の連続した信号断を検出した場合は、ス
テップ５３０８に進む。また２００ｍ５以上の連続した
信号断を検出していない場合は、ステップ５３２６に進
む。If continuous signal interruption of 20Qms or more is detected, the process advances to step 5308. Further, if a continuous signal disconnection of 200 m5 or more is not detected, the process advances to step 5326.

ステップ５３０８においては、カウンタ［：ＮＴ１８５
の値が負であるか否か、すなわち、１８５０Ｈｚの信号
を合計０．５秒以上検出したか否かが判断される。カウ
ンタＣＮＴ１８５の値が負である時、すなわち１８５０
１Ｊｚの信号を合計０．５秒以上検出した時は、ステッ
プ５３１０に進む。カウンタＣＮＴ１８５の値が正また
はτである時、すなわち、１８５１Ｅｚの信号を合計０
．５秒以上検出していない時は、ステップ５３２０に進
む。In step 5308, the counter [:NT185
It is determined whether the value of is negative, that is, whether the 1850 Hz signal has been detected for a total of 0.5 seconds or more. When the value of counter CNT185 is negative, that is, 1850
When a signal of 1 Jz is detected for a total of 0.5 seconds or more, the process advances to step 5310. When the value of counter CNT185 is positive or τ, that is, the signal of 1851Ez is summed to 0.
．． If no detection has been made for 5 seconds or more, the process advances to step 5320.

ステップ５３１０においては、信号断を検出し、かつ、
１８５０Ｈｚの信号を合計して０．５秒以上検出してい
るので、ＧＩ２ＣＮＴを１だけ、インクリメントする。In step 5310, a signal disconnection is detected, and
Since the total signal of 1850 Hz has been detected for more than 0.5 seconds, GI2CNT is incremented by 1.

ステップ５３１２においては、ＦＬＧＩＤＴが「０」で
あるか否かが判断される。ここで、ＦＬＧＩＤＴが「０
」である時は、ステップ５３１４に進む。他方、ＦＬＧ
ＩＤＴがｒＱＪでない時は、ステップ５３１Ｂに進む。In step 5312, it is determined whether FLGIDT is "0". Here, FLGIDT is “0
”, the process advances to step 5314. On the other hand, FLG
If IDT is not rQJ, the process advances to step 531B.

ステップ５３１４においては、カウンタＧ１２ＤＥＴが
２未満であるか否か、すなわち、ＧＩ２信号を２回未満
受信したか否かが判断される。カウンタＧＩ２ＤＥＴが
２未満である場合、すなわち、ＧＩ２信号を２回未満受
信した場合は、ステップ５３２Ｇに進む。In step 5314, it is determined whether the counter G12DET is less than 2, that is, whether the GI2 signal has been received less than twice. If the counter GI2DET is less than 2, that is, if the GI2 signal has been received less than twice, the process proceeds to step 532G.

また、カウンタＧＩ２ＤＥＴが２以上である場合すなわ
ち、ＧＩ２信号を２回以上受信した場合は、ステップ５
３１６に進む。Further, if the counter GI2DET is 2 or more, that is, if the GI2 signal is received twice or more, step 5
Proceed to 316.

ステップ５３１６においては、相手機が、６２機である
と判断し、Ｇ２モードの伝送へ進む。In step 5316, it is determined that the other device is 62, and the process proceeds to G2 mode transmission.

ステップ５３１８においては、カウンタＧＩ２ＤＥＴが
３未満であるか否か、すなわち、ＧＩ２信号を３回未満
受信したか否かが判断される。カウンタＧＩ２ＤＥＴが
３未満である場合、すなわち、ＧＩ２信号を３回未満受
信した場合は、ステップ５３２０に進む。他方、カウン
タＧＩ２ＤＥＴが３以上である場合、すなわち、ＧＩ２
信号を３回、受信した場合は、ステップ５３１６に進む
。In step 5318, it is determined whether the counter GI2DET is less than 3, that is, whether the GI2 signal has been received less than three times. If the counter GI2DET is less than 3, that is, if the GI2 signal has been received less than three times, the process proceeds to step 5320. On the other hand, if the counter GI2DET is 3 or more, that is, GI2
If the signal has been received three times, proceed to step 5316.

ステップ５３００ないしステップ５３１８は、本実施例
特有の機能である。Steps 5300 to 5318 are functions unique to this embodiment.

ステップ５３２０においては、ＦＬＧＩＤＴに「０」を
セットする。In step 5320, FLGIDT is set to "0".

ステップ５３２２においては、ＦＬＧＤＥＴに「０」を
セットする。In step 5322, FLGDET is set to "0".

ステップ５３２４においては、カウンタＣＮＴ１８５に
ｒ４８３　Ｊをセットする。In step 5324, counter CNT185 is set to r483J.

ステップ５３２６においては、タイマーＴ１がタイムオ
ーバーしたか否かが判断される。タイマーＴ１がタイム
オーバーしたときには、ステップ５３２８に進む。また
、タイマーＴ１がタイムオーバーしていないときには、
ステップ５２９０に進む。In step 5326, it is determined whether timer T1 has timed out. When the timer T1 times out, the process advances to step 5328. Also, when timer T1 has not timed out,
Proceed to step 5290.

ステップ５３２８においては、電話回線を電話機側に接
続する。具体的には、信号線３８ａに信号レベル「０」
の信号を出力する。In step 5328, the telephone line is connected to the telephone side. Specifically, the signal level "0" is applied to the signal line 38a.
Outputs the signal.

ステップ５３３０は、エラーを表している。Step 5330 represents an error.

ステップ５３３２ないしステップ５３６２は、第５図（
３）　、　（４）に示したステップ５１８２ないしステ
ップ５１９２に相当する。Steps 5332 to 5362 are shown in FIG.
3) corresponds to steps 5182 to 5192 shown in (4).

上述したステップ５３５６およびステップ５３５８の判
断は、本実施例特有の機能である。The determinations in step 5356 and step 5358 described above are functions unique to this embodiment.

ステップ５３６４においては、いま受信したフレームが
ラストフレームであるか否かが判断される。In step 5364, it is determined whether the frame just received is the last frame.

いま、受信したフレームがラストフレームである時は、
ステップ５３６６に進む。また、いま受信したフレーム
がラストフレームでない時は、ステップ５３７０に進む
。If the received frame is the last frame,
Proceed to step 5366. Further, if the currently received frame is not the last frame, the process advances to step 5370.

ステップ５３６６は、Ｍ５＠（５）　に示したステップ
５２１２ないしステップ５２４０に述べたキャリア断の
検出を行っている。これは、本実施例特有の効果である
。Step 5366 detects carrier disconnection as described in steps 5212 to 5240 shown in M5@(5). This is an effect unique to this embodiment.

ステップ５３６８は、３００ｂ／ｓのバイナリ−信号の
受信が終了し、受信した信号に基づいて次の動作へ進む
ことを表している。Step 5368 represents receiving the 300 b/s binary signal and proceeding to the next operation based on the received signal.

ステップ５３７０においては、ＦＬＧＤＥＴに「０」を
セットする。In step 5370, FLGDET is set to "0".

ステップ５３７２においては、ＣＮＴＢＹＴに「０」を
セットする。In step 5372, CNTBYT is set to "0".

上述した第８図においては、３００ｂ／ｓのバイトクロ
ックが発生した時（ステップ５２９０で判断する）　、
３００ｂ／Ｓの解析へ向かう。そして、３００ｂ／Ｓの
解析において、バイナリ信号の受信と判断されない時は
、ステップ５２９２に進む。In FIG. 8 described above, when a 300 b/s byte clock is generated (determined in step 5290),
Heading to the analysis of 300b/S. In the analysis of 300b/S, if it is not determined that a binary signal has been received, the process advances to step 5292.

更に、トーナル信号の１周期の解析が終了した時（ステ
ップ５２９６で判断する）は、トーナル信号の解析へ進
む。そして、トーナル信号の解析において、トーナル信
号の受信と判断されない時は、ステップ５２９０に進む
。Furthermore, when the analysis of one cycle of the tonal signal is completed (determined in step 5296), the process proceeds to the analysis of the tonal signal. In the analysis of the tonal signal, if it is determined that no tonal signal has been received, the process advances to step 5290.

このように、トーナル信号とバイナリ信号を同時に受信
する必要がある時、受信したすべての信号を見落すこと
なく、常にトーナル信号およびバイナリ信号の受信を行
うことが可能になる。これは、本実施例特有の機能であ
る。In this way, when it is necessary to receive tonal and binary signals simultaneously, it is possible to always receive tonal and binary signals without overlooking all the received signals. This is a feature unique to this embodiment.

なお、これまで述べた実施例においては、Ｇ２．Ｇ３機
能を有するファクシミリ装置について説明したが、その
他の通信装置においても本発明を適用し得ることは勿論
である。Note that in the embodiments described so far, G2. Although the facsimile device having the G3 function has been described, it goes without saying that the present invention can be applied to other communication devices.

（以下、余白） ［発明の効果コ 以上詳述したとおり本発明によれば、ハイレベルデータ
リンク制御手順に従ったデータのデータ長をモニタし、
そのデータ長に基づいて受信エラーの有無を判別する構
成としであるので、当該受信エラーを迅速かつ適確に把
握することができる。(Hereinafter, blank space) [Effects of the Invention] As detailed above, according to the present invention, the data length of data according to the high-level data link control procedure is monitored,
Since the configuration is such that the presence or absence of a reception error is determined based on the data length, the reception error can be quickly and accurately grasped.

また、本発明の一実施例によれば、バイナリ信号を受信
している時、ハイレベルデータリンク制御手順に従った
データのデータ長を監視し、ある一定長（例えば１２８
バイト）を越えた場合には、その受信しているデータを
エラーと判断する構成としであるので、相手機から非常
に長いデータ長の信号が送られてきた場合にも、無意味
なデータを受信し続けることを避けることができる。Further, according to an embodiment of the present invention, when receiving the binary signal, the data length of the data according to the high-level data link control procedure is monitored, and the length of the data is a certain length (for example, 128
Bytes), the received data is determined to be an error, so even if a very long data length signal is sent from the other device, meaningless data will not be sent. You can avoid continuing to receive messages.

その結果、無意味なデータを受信し続けることに起因し
て、メモリにストアされている有効なデータを破壊して
しまうといった不都合もなくすことができる。As a result, it is possible to eliminate the inconvenience of destroying valid data stored in memory due to continued reception of meaningless data.

更に、本発明の他の実施例によれば、バイナリ信号を受
信している最中にハイレベルデータリンク制御手順に従
ったデータの終端に付されているフラグ情報を検出した
場合、当該受信データの長さがある一定長以下（例えば
５バイト未満）のときは、その受信したデータをエラー
とみなし次の動作へ進む構成としであるので、これによ
り、有効なデータを受信していない場合にも、不必要な
受信信号の解析を行うことをなくし、効率の良いデータ
通信を実現することが可能となる。Furthermore, according to another embodiment of the present invention, when flag information attached to the end of data according to a high-level data link control procedure is detected while receiving a binary signal, the received data If the length of the received data is less than a certain length (for example, less than 5 bytes), the received data is treated as an error and the process proceeds to the next operation. Also, it is possible to eliminate unnecessary analysis of received signals and realize efficient data communication.

（以　下　余　白）(Hereafter, extra white)

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は未発り１に係るデータ受信装置の全体構成図、 ：５２図は本発明を適用したファクシミリ装置の一実施
例を、ｉζすブロック図。 第３図はトーナルカウンタを説明するための図、 第４図は画像受信側として制御回路３８が実行すべき制
御手順を示す流れ図、 第５図（１）〜第５図（５〕は画像受信側として制御回
路３８が実行すべき評則なｆｆＪ＋御毛１１１１を示す
流れ図、 第６図は受信したパ・ｆナリデータを格納する時の動作
を示す図、 第７図は画像送信側として制御回路３８が実行すべき制
御手順をボす流れ図。 第８図（１）〜７Ａ８図（４）は画像送信側として制御
回路３Ｂが実行すべき詳細な：ｒＪ＋　ｍ手ｍ＋を示す
流れ図である。 ２・・・Ｎｅｔｌ　　、 ４・・・電話機。 ６・・・ハイブリッド回路。 ８・・・読取回路、 ＩＯ・・・符号化回路、 １２・・−Ｖ２？ｔｅｒあるいはＶ２９変；ｌＪ器。 １４・・・パラレル／ンリアルｆ換回路、１６・・・Ｖ
２１変調器、 １７・・・ＣＩ２信号送出回路、 １８・・・加算回路、 ２０・・・Ｖ２７ｔｅｒあるいはＶ２９復調器。 ２２・・・復号化回路、 ２４・・・記録回路、 ２６・・・Ｖ２１復調器、 ２８・・・シリアル／パラレル変換回路、３０・・・増
幅回路、 ３２・・・２値化回路。 ３４・・・トーナルカウンタ回路、 ３Ｂ・・・信号有無検出回路。 ３８・・・制御回路。 憂　イ言　莱　ＩＬ （７７，７６ｋｌ−１ｚ） 第３図 第６図FIG. 1 is an overall configuration diagram of a data receiving device related to unissued data 1, and FIG. 52 is a block diagram of an embodiment of a facsimile device to which the present invention is applied. Fig. 3 is a diagram for explaining the tonal counter, Fig. 4 is a flowchart showing the control procedure to be executed by the control circuit 38 as the image receiving side, and Figs. 5 (1) to 5 (5) are image receiving A flowchart showing the regular ffJ+Mige 1111 to be executed by the control circuit 38 as a side, FIG. 6 is a diagram showing the operation when storing received par-f data, and FIG. 7 is a control circuit as an image sending side. Flowchart showing the control procedure to be executed by the circuit 38. FIGS. 8(1) to 7A8(4) are flowcharts showing detailed steps to be executed by the control circuit 3B as the image transmitting side. 2...Netl, 4...Telephone. 6...Hybrid circuit. 8...Reading circuit, IO...encoding circuit, 12...-V2?ter or V29 converter; lJ device. 14.・Parallel/N real f conversion circuit, 16...V
21 modulator, 17... CI2 signal sending circuit, 18... addition circuit, 20... V27ter or V29 demodulator. 22...Decoding circuit, 24...Recording circuit, 26...V21 demodulator, 28...Serial/parallel conversion circuit, 30...Amplification circuit, 32...Binarization circuit. 34... Tonal counter circuit, 3B... Signal presence/absence detection circuit. 38...control circuit. IL (77,76kl-1z) Figure 3 Figure 6

Claims (1)

【特許請求の範囲】 １）ハイレベルデータリンク制御手順に従ったデータ信
号を受信する装置において、 前記データ信号のデータ長をモニタする監視手段と、 前記データ長に基づいて当該受信データの誤りを判定す
る判定手段とを具備したことを特徴とするデータ信号受
信装置。 ２）前記判定手段は、前記データ長が所定値を越えた場
合に当該受信データを誤りと判定するようにしたことを
特徴とする特許請求の範囲第１項記載のデータ信号受信
装置。 ３）前記判定手段は、前記データ信号の終端に付して送
出されるフラグ情報を検出する手段と、前記フラグ情報
が検出されたとき前記データ長が所定値以下の場合には
当該受信データを誤りと判定する手段とを具備したこと
を特徴とする特許請求の範囲第１項記載のデータ信号受
信装置。[Claims] 1) A device for receiving a data signal according to a high-level data link control procedure, comprising: monitoring means for monitoring the data length of the data signal; and monitoring means for detecting errors in the received data based on the data length. What is claimed is: 1. A data signal receiving device, comprising determining means for making a determination. 2) The data signal receiving apparatus according to claim 1, wherein the determining means determines that the received data is erroneous if the data length exceeds a predetermined value. 3) The determining means includes means for detecting flag information sent at the end of the data signal, and detecting the received data if the data length is less than or equal to a predetermined value when the flag information is detected. 2. The data signal receiving apparatus according to claim 1, further comprising means for determining an error.