JPS62281441A - 目合わせずれのチエツクパタ−ンを有した半導体装置 - Google Patents
目合わせずれのチエツクパタ−ンを有した半導体装置Info
- Publication number
- JPS62281441A JPS62281441A JP12533886A JP12533886A JPS62281441A JP S62281441 A JPS62281441 A JP S62281441A JP 12533886 A JP12533886 A JP 12533886A JP 12533886 A JP12533886 A JP 12533886A JP S62281441 A JPS62281441 A JP S62281441A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- metal silicide
- contact opening
- semiconductor device
- silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 56
- 239000002184 metal Substances 0.000 claims abstract description 56
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 26
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 26
- 238000009792 diffusion process Methods 0.000 claims abstract description 10
- 150000002739 metals Chemical class 0.000 claims 1
- 230000004888 barrier function Effects 0.000 abstract description 14
- 238000012360 testing method Methods 0.000 abstract description 11
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 4
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 230000002950 deficient Effects 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
3、発明の詳細な説明
〔産業上の利用分野]
本発明はマスクパターンとの目合わせずれをチェックす
るチェックパターンを有した半導体装置に関し、特に、
目合わせずれによってコンタクト部において発生する配
線用金属と金属シリサイドの直接接触によるアロイ・ス
パイクを適格に抑制できるようにした目合わせずれのチ
ェックパターンを有した半導体装置に関する。
るチェックパターンを有した半導体装置に関し、特に、
目合わせずれによってコンタクト部において発生する配
線用金属と金属シリサイドの直接接触によるアロイ・ス
パイクを適格に抑制できるようにした目合わせずれのチ
ェックパターンを有した半導体装置に関する。
従来の半導体装置として、例えば、半導体基板の表面に
形成された拡散層上に金属シリサイドを設け、この金属
シリサイドと配線用金属(、l)との間に異種のバリア
金属(Ti−W、Ti−N)をはさんでコンタクト部を
構成したものがある。
形成された拡散層上に金属シリサイドを設け、この金属
シリサイドと配線用金属(、l)との間に異種のバリア
金属(Ti−W、Ti−N)をはさんでコンタクト部を
構成したものがある。
この半導体装置の製造過程において、コンタクト開口部
の拡散層上に金属シリサイドを形成し、その表面に一様
にバリア金属を被覆した後、コンタクト開口部の部分だ
けを残して除去し、次いで、所定のパターンの配線用金
属を形成して前述したコンタクト部を構成している。こ
の場合、マスクパターンの目合わせは半導体装置に設け
られた目合わせ用パターンを基準にして自動あるいは手
動で行い、目視でチェックして目合わせ精度が所定のレ
ベルに入るようにしている。
の拡散層上に金属シリサイドを形成し、その表面に一様
にバリア金属を被覆した後、コンタクト開口部の部分だ
けを残して除去し、次いで、所定のパターンの配線用金
属を形成して前述したコンタクト部を構成している。こ
の場合、マスクパターンの目合わせは半導体装置に設け
られた目合わせ用パターンを基準にして自動あるいは手
動で行い、目視でチェックして目合わせ精度が所定のレ
ベルに入るようにしている。
このようにして製造された半導体装置はコンタクト部に
おいて、配線用金属と金属シリサイドの間にバリヤ金属
をはさんでいるため、アロイ・スパイクを抑制すること
ができる。
おいて、配線用金属と金属シリサイドの間にバリヤ金属
をはさんでいるため、アロイ・スパイクを抑制すること
ができる。
しかし、従来の半導体装置によれば、マスクパターンの
目合わせを目視でチェックしているため、露光装置の精
度あるいは作業者の作業レベルによっては目合わせ精度
が所定のレベル以下になってバリア金属のパターンがず
れ、それによって配線用金属と金属シリサイドが直接接
触する恐れがある。
目合わせを目視でチェックしているため、露光装置の精
度あるいは作業者の作業レベルによっては目合わせ精度
が所定のレベル以下になってバリア金属のパターンがず
れ、それによって配線用金属と金属シリサイドが直接接
触する恐れがある。
この直接接触は製造工程における電気試験でチェックす
ることができないため、製品としての使用中にアロイ・
スパイクに進行して故障となることが多く、信頼性の低
下につながる。
ることができないため、製品としての使用中にアロイ・
スパイクに進行して故障となることが多く、信頼性の低
下につながる。
本発明は上記に鑑みてなされたものであり、配線用金属
と拡散層上の金属シリサイドの直接接触を製造工程中に
おいて検出できるようにするため、試験用コンタクト開
口部を設けてその周縁にバリヤ金属と同一プロセスで形
成されるチェックパターンを設け、目合わせずれが所定
の精度より低くなったとき、チェックパターンが試験用
コンタクト開口部内に形成されて金属シリサイドと導通
ずるようにした目合わせずれのチェックパターンを有し
た半導体装置を提供するものである。
と拡散層上の金属シリサイドの直接接触を製造工程中に
おいて検出できるようにするため、試験用コンタクト開
口部を設けてその周縁にバリヤ金属と同一プロセスで形
成されるチェックパターンを設け、目合わせずれが所定
の精度より低くなったとき、チェックパターンが試験用
コンタクト開口部内に形成されて金属シリサイドと導通
ずるようにした目合わせずれのチェックパターンを有し
た半導体装置を提供するものである。
以下、本発明の目合わせずれのチェックパターンを有し
た半導体装置を詳細に説明する。
た半導体装置を詳細に説明する。
第1図(イ)、(ロ)および第2図は本発明の一実施例
を示し、半導体基板10は表面を絶縁酸化膜6で被われ
、所定の領域に拡散層5が形成されている。絶縁酸化膜
6は拡散層5に通じる開口部6a、6bを有し、開口部
5a、5bの領域には金属シリサイド3a。
を示し、半導体基板10は表面を絶縁酸化膜6で被われ
、所定の領域に拡散層5が形成されている。絶縁酸化膜
6は拡散層5に通じる開口部6a、6bを有し、開口部
5a、5bの領域には金属シリサイド3a。
3bが形成されている。開口部6aの周縁にはTi−W
、TiN等のチェックパターン1aが形成され、開口部
6bにはTi−W、Ti−N等のバリア金属1bが形成
されている。チェックパターン1aおよびバリア金属l
bは相互に絶縁された配線用アルミニウム2aおよび2
bに接続され、配線アルミニウム2aおよび2bは所定
のパターンの絶縁膜6で被われ、露出部がアルミニウム
・パッド4a、4bとなっている。
、TiN等のチェックパターン1aが形成され、開口部
6bにはTi−W、Ti−N等のバリア金属1bが形成
されている。チェックパターン1aおよびバリア金属l
bは相互に絶縁された配線用アルミニウム2aおよび2
bに接続され、配線アルミニウム2aおよび2bは所定
のパターンの絶縁膜6で被われ、露出部がアルミニウム
・パッド4a、4bとなっている。
マスクパターンの目合わせずれが所定の精度内にあると
、第1図(イ)、(ロ)に示すように、チェックパター
ン1aおよびバリア金属1bが所定の位置に形成され、
チェックパターン1aと金属シリサイド3aは非導通状
態にあり、配線用アルミニウム2bと金属シリサイド3
bはバリア金属1bによって直接接触を断たれている。
、第1図(イ)、(ロ)に示すように、チェックパター
ン1aおよびバリア金属1bが所定の位置に形成され、
チェックパターン1aと金属シリサイド3aは非導通状
態にあり、配線用アルミニウム2bと金属シリサイド3
bはバリア金属1bによって直接接触を断たれている。
ここで、アルミニウム・パッド4a、4bを試験用端子
として導通試験を行うと非導通の結果が得られ、良品と
して判定する。
として導通試験を行うと非導通の結果が得られ、良品と
して判定する。
一方、マスクパターンの目合わせずれが所定の精度より
低くなると、第2図に示すように、チェックパターン1
aが開口部6aの内部に入り込んで形成されて金属シリ
サイド3aと導通ずる。同時に、バリア金属1bがずれ
るため、配線用アルミニウム1bが一部において金属シ
リサイド3bと直接接触する。
低くなると、第2図に示すように、チェックパターン1
aが開口部6aの内部に入り込んで形成されて金属シリ
サイド3aと導通ずる。同時に、バリア金属1bがずれ
るため、配線用アルミニウム1bが一部において金属シ
リサイド3bと直接接触する。
ここで、アルミニウム・パッド4a、4bを試験用端子
として導通試験を行うと導通の結果が得られ、不良品と
して判定する。
として導通試験を行うと導通の結果が得られ、不良品と
して判定する。
以上説明した通り、本発明の目合わせずれのチェックパ
ターンを有した半導体装置によれば、試験用コンタクト
開口部を設けてその周縁にバリヤ金属と同一プロセスで
形成されるチェックパターンを設け、目合わせずれが所
定の精度より低くなったときチェックパターンが試験用
コンタクト開口部内に形成されることにより金属シリサ
イドと導通するようにしたため、配線用金属と拡散層上
の金属シリサイドの直接接触を製造工程中において検出
することができる。
ターンを有した半導体装置によれば、試験用コンタクト
開口部を設けてその周縁にバリヤ金属と同一プロセスで
形成されるチェックパターンを設け、目合わせずれが所
定の精度より低くなったときチェックパターンが試験用
コンタクト開口部内に形成されることにより金属シリサ
イドと導通するようにしたため、配線用金属と拡散層上
の金属シリサイドの直接接触を製造工程中において検出
することができる。
第1図(イ)、(ロ)および第2図は本発明の一実施例
を示し、第1図(イ)、(ロ)は良品の断面図及び平面
図である。第2図は不良品の断面図。 符号の説明 1a、1b・−・−バリア金属
を示し、第1図(イ)、(ロ)は良品の断面図及び平面
図である。第2図は不良品の断面図。 符号の説明 1a、1b・−・−バリア金属
Claims (1)
- 【特許請求の範囲】 配線用金属と拡散層表面の所定の領域に設けられた金属
シリサイドとの間に異種の金属をはさんで構成したコン
タクト部を有する半導体装置において、 前記拡散層表面の他の領域に形成されるコンタクト開口
部に設けられた他の金属シリサイドと、 前記配線用金属と絶縁されている他の配線用金属に接続
されており、マスクパターンとの目合わせずれが所定の
精度内にあるとき前記コンタクト開口部の周縁に形成さ
れて前記他の金属シリサイドとの導通せず、前記目合わ
せずれが所定の精度より低くなったとき前記コンタクト
開口部内に形成されて前記他の金属シリサイドと導通す
る前記異種の金属で形成されるチェックパターンを有す
ることを特徴とする目合わせずれのチェックパターンを
有した半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12533886A JPS62281441A (ja) | 1986-05-30 | 1986-05-30 | 目合わせずれのチエツクパタ−ンを有した半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12533886A JPS62281441A (ja) | 1986-05-30 | 1986-05-30 | 目合わせずれのチエツクパタ−ンを有した半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62281441A true JPS62281441A (ja) | 1987-12-07 |
Family
ID=14907642
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12533886A Pending JPS62281441A (ja) | 1986-05-30 | 1986-05-30 | 目合わせずれのチエツクパタ−ンを有した半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62281441A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100698073B1 (ko) | 2005-10-27 | 2007-03-23 | 동부일렉트로닉스 주식회사 | 반도체 소자의 패턴이동 측정방법 |
-
1986
- 1986-05-30 JP JP12533886A patent/JPS62281441A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100698073B1 (ko) | 2005-10-27 | 2007-03-23 | 동부일렉트로닉스 주식회사 | 반도체 소자의 패턴이동 측정방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6288453B1 (en) | Alignment of openings in semiconductor fabrication | |
JP2983999B2 (ja) | 並列素子の自動化選別相互接続方法 | |
JP2890442B2 (ja) | 半導体装置のコンタクトホールの目ずれ検査方法 | |
US4208783A (en) | Method for determining the offset between conductor paths and contact holes in a conductor plate | |
JPS62281441A (ja) | 目合わせずれのチエツクパタ−ンを有した半導体装置 | |
US6972583B2 (en) | Method for testing electrical characteristics of bumps | |
JPH0645419A (ja) | 半導体装置 | |
JPH01319956A (ja) | 半導体集積回路 | |
EP0402592B1 (en) | Master slice semiconductor device and method of forming it | |
JPH0621180A (ja) | プリント配線板のソルダーレジスト層の位置ずれ検査方法 | |
JPS61148829A (ja) | ワイヤボンデイング方法 | |
JPH02226741A (ja) | 半導体装置のモニタ素子 | |
JPH11135632A (ja) | 半導体装置 | |
KR100265841B1 (ko) | 포토마스크를 이용한 반도체 소자의 공정 모니터 방법 | |
JPH05315534A (ja) | Icパッケージ | |
JPH06326109A (ja) | 半導体装置のパッド構造およびそれを用いた特性試験方法 | |
JPS6167238A (ja) | 半導体装置 | |
JPS63116444A (ja) | 半導体装置 | |
JPH02307239A (ja) | 集積回路チップの電気特性モニタ構造 | |
KR20010063700A (ko) | 테스트 패턴 | |
JPH0545398A (ja) | 回路基板の試験方法 | |
JPS621255A (ja) | 半導体集積回路 | |
JPH08153851A (ja) | 半導体装置 | |
JPH02168642A (ja) | 半導体集積回路装置 | |
KR20050079540A (ko) | 반도체 소자의 테스트 패턴 그룹 |