JPS62280898A - Interface circuit for color liquid crystal display unit - Google Patents
Interface circuit for color liquid crystal display unitInfo
- Publication number
- JPS62280898A JPS62280898A JP61126440A JP12644086A JPS62280898A JP S62280898 A JPS62280898 A JP S62280898A JP 61126440 A JP61126440 A JP 61126440A JP 12644086 A JP12644086 A JP 12644086A JP S62280898 A JPS62280898 A JP S62280898A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- liquid crystal
- data
- color liquid
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 20
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 239000011159 matrix material Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 10
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000005520 electrodynamics Effects 0.000 description 1
- 239000010985 leather Substances 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Landscapes
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
３、発明の詳細な説明
〔産業上の利用分野〕
この発明は、カラー液晶表示装置のインターフェース回
路に関し、特にパーソナルコンピュータなどに多用され
ているＣＲＴディスプレイ装置のインターフェース信号
のみを利用して、軽薄短小な液晶表示装置に代替できる
ようにしたインターフェース回路を有するカラー液晶表
示装置りこ関するものである。Detailed Description of the Invention 3. Detailed Description of the Invention [Field of Industrial Application] The present invention relates to an interface circuit for a color liquid crystal display device, and particularly relates to an interface circuit for a CRT display device, which is often used in personal computers, etc. This invention relates to a color liquid crystal display device having an interface circuit that can be used as a replacement for a light, thin, short, and small liquid crystal display device.
本発明は、ＣＲＴディスプレイのインターフェース信号
を利用して、独立なカラー表示データをＲＡＭに記ｔ９
することなく、リアルタイムで赤。The present invention uses CRT display interface signals to store independent color display data in RAM.
Red in real time without having to.
緑９ 青色の混合した表示データに変換し、従来と同等
な駆動回路構成で、カラー表示が可能なインターフェー
ス回路を提供できるカラー液晶表示装置に関するもので
ある。This invention relates to a color liquid crystal display device that can convert green 9 to mixed display data of blue and provide an interface circuit capable of color display with the same drive circuit configuration as the conventional one.
液晶表示装置は、薄型低電圧、低消費電力の特性を有す
るため、最近では、大型ドツトマトリックスパネルによ
ってパーソナルコンビ二一夕、ワードプロセッサなどの
表示端末装置として実用化されるに至った。今日では、
ＣＲＴの代替となり、携帯用のパーソナルコンピュータ
として、ＣＲＴインターフェースと直結可能なＬＳＩ回
路が開発され、各ＯＡ機器開発メーカにおいては、液晶
表示専用のインターフェース回路をゲート・アレイによ
って製作するに至っており、液晶の大幅な需要を起こし
ている。しかしながら、これらの液晶表示装置は、６４
０ Ｘ ２００ドツトなどのＣＲＴに代わる表示容量を
存しては要るが、モノクロの単色表示であるため、グラ
フインク表示した場合など、表示情Ｉｎとしては不足し
ている。単純マトリックスの表示パネルに、赤、緑、青
のカラー表示データの１つ又は２つを利用して、単純に
ＯＮ、ＯＦＦ表示をしているため、ＣＲＴディスプレイ
に比較して、表示ｐＨの魅力が不充分であった。Since liquid crystal display devices have the characteristics of being thin, low voltage, and low power consumption, recently, large dot matrix panels have been put into practical use as display terminal devices for personal computer computers, word processors, and the like. Nowadays,
LSI circuits that can be directly connected to CRT interfaces have been developed to replace CRTs and serve as portable personal computers.Manufacturers developing OA equipment are now producing interface circuits exclusively for LCD displays using gate arrays. is causing significant demand for. However, these liquid crystal display devices
Although it is necessary to have a display capacity such as 0.times.200 dots to replace a CRT, it is insufficient for display information In, such as when displaying graph ink, because it is a monochrome display. The simple matrix display panel uses one or two of red, green, and blue color display data to simply display ON and OFF, making the display pH more attractive than a CRT display. was insufficient.
上記したように、従来の液晶表示装置のインターフェー
ス回路は、モノクロ表示であったため、魅力の少ない物
であったが、近年カラー液晶表示装置が開発されるに至
って、カラーＣＲＴのインターフェース信号を利用して
、カラー表示のできる液晶表示装置に適用可能なインタ
ーフェース回路を提供することを目的とするものである
。As mentioned above, the interface circuits of conventional liquid crystal display devices were monochrome displays, which made them less attractive.However, with the development of color liquid crystal display devices in recent years, interface circuits using color CRT interface signals have been developed. Therefore, it is an object of the present invention to provide an interface circuit applicable to a liquid crystal display device capable of color display.
次に、本発明の一実施例について説明する。 Next, one embodiment of the present invention will be described.
第１図は、本発明の一実施例を示す回路図であり、第２
図は、第１図の回路の動作説明を補足するためのタイミ
ング図である。FIG. 1 is a circuit diagram showing one embodiment of the present invention, and FIG.
The figure is a timing diagram to supplement the explanation of the operation of the circuit of FIG. 1.
第１図において、１ｌｓｙｃは水平同期信号、Ｖｓｙｃ
は垂直同期信号、ＣＲはドツトクロック信号、ＲＤ。In FIG. 1, 1lsyc is a horizontal synchronizing signal, Vsyc
is a vertical synchronization signal, CR is a dot clock signal, and RD.
ＣＤ、ＢＤは各々赤、緑、青色の表示データである。CD and BD are red, green, and blue display data, respectively.
これらのＨｓｙｃ、シｓｙｃ、ＣＫ、ＲＤ、ＣＤ、ＢＤ
は、ＣＲＴディスプレイ装置へのインターフェース信号
と同等のものである。１は、ドツトクロックＣＫをカウ
ントして、Ｘ軸方向の表示領域（又は位置）を調整する
Ｘ軸表示位置調整回路、７は、水平同期信号１１ｓｙｃ
をカウントしてＹ軸方向の表示領域（又は位Ｔ）を調整
するＹ他表示位置調整回路、４．５は、有効ドツトクロ
ックφ２をカウントするための１／８及び１／８０化力
ウンク回路、１１，１２．１３は、赤、緑、青色のノリ
アル表示データＲＤ、ＣＤ、ＢＤをパラレルな表示デー
タに変換するＳＩＰ変換回路、 １４．１５．１６は、
前記、Ｓ／Ｐ変換回路１１，１２．１３のパラレル表示
データ出力を一時的に記ｔαするう、子回路。１７〜２
２は、前記、ランチ回路１４〜１６のパラレル表示デー
タを時分割的にスイッチングしてパラレル表示データＵ
Ｄ ＋ 〜ＵＤ、及びＬＤ１〜ＬＤ４を液晶駆動回路
に出力するためのスイッチング回路、２３は、前記、ス
イッチング回路１７〜２２を時分割的にスイッチングす
るための４ビツトのシフトレジスタ回路。ＳＫは、Ｘ軸
駆動回路に内蔵されたシフトレジスタ回路、前記、パラ
レル表示データＵＤｌ”ＵＤ−、ＬＤｌ〜ＬＤ４をシフ
トするためのシフトクロック信号。ＬＫは、ＸＩＩＩＩ
Ｉ駆動回路に内蔵されたラッチ回路に、パラレル表示デ
ータＵ Ｄ ＋ 〜ＵＤ、、Ｌ、Ｄ、−ＬＤ４をラッチ
するためのラッチ信号。ＦＲＭは、Ｙ軸方向の走査を開
始するためのスキャンニング開始データ。Ｍは、カラー
液晶パネルを交流駆動するための交流化駆動信号である
。These Hsyc, Sysyc, CK, RD, CD, BD
is equivalent to an interface signal to a CRT display device. 1 is an X-axis display position adjustment circuit that counts dot clocks CK and adjusts the display area (or position) in the X-axis direction; 7 is a horizontal synchronization signal 11syc;
4.5 is a 1/8 and 1/80 power count circuit for counting the effective dot clock φ2. , 11, 12.13 are SIP conversion circuits that convert red, green, and blue noreal display data RD, CD, and BD into parallel display data; 14.15.16 is
A child circuit temporarily records the parallel display data outputs of the S/P conversion circuits 11, 12, and 13. 17-2
2, time-divisionally switching the parallel display data of the launch circuits 14 to 16 to generate parallel display data U.
A switching circuit 23 is a 4-bit shift register circuit for time-divisionally switching the switching circuits 17-22. SK is a shift register circuit built in the X-axis drive circuit, and a shift clock signal for shifting the parallel display data UDl"UD-, LDl to LD4. LK is a shift clock signal for shifting the parallel display data UDl"UD-, LDl to LD4.
A latch signal for latching parallel display data U D + to UD, , L, D, -LD4 to a latch circuit built into the I drive circuit. FRM is scanning start data for starting scanning in the Y-axis direction. M is an AC driving signal for AC driving the color liquid crystal panel.
次に、本発明の動作について説明する。Next, the operation of the present invention will be explained.
Ｘ軸表示装置調整回路１に、水平同期信号１１ｓｙｃが
入力されると、第２図タイミング図の（Ａ）で示すよう
にその出力Ｘアは、リセットされ“Ｌｌになり、所定の
時間経過後“Ｈ”に立上がる。この期間幅Ｌｗｌは、内
蔵のドツトクロックＣＫのバリアプルカウンタのカラン
値を任意に調整することによって、Ｘ他表示方向の表示
スタート位置を変化させることができる。更に、水平開
ｊＪｌ信号１１ｓｙｃは、Ｒ−Ｓフリップフロップ６を
セットするので、その出力Ｔ１は“ト（１となる。それ
故に、ＡＮＤ回路２の出力φ、は（Ａ）に示すタイミン
グで、Ｘ軸有効表示期間のド・７トクロソクを発生する
。Ｙ軸表示位置調整回路７も又、同様の構成になってお
り、垂直同期信号Ｖｓｙｃが人力されると第２図タイミ
ング図の（Ｂ）で示すように、その出力Ｙ、は、リセッ
トされて“Ｌ”になり、所定の時間経過後“Ｈ”に立上
がる。この期間幅ＬＷ２は、内蔵のバリアプルカウンタ
の１ｌｓｙｃのカラン値を任意に調整することによって
、Ｙ軸方向の表示スタート位置を調整することができる
。更に、垂直同期信号Ｖｓｙｃは、Ｒ−Ｓフリップフロ
ップ９をセントするので、その出力Ｔ２は“Ｈｏとなる
。それ故に、ＡＮＤ回路８の出力は、（Ｂ）に示すタイ
ミングでＹ軸有効表示期間の水平同期信号１１ｓｙｃを
出力する。Ｒ−Ｓフリップフロップ９の出力Ｔ２が“Ｈ
ｏの期間ＡＮＤ回路３は、有効表示期間のドツトクロッ
クφ２を発生する。このドツトクロックφ２は、８ビツ
トシフトレジスタにより構成されたＳ／Ｐ変換回路１１
．１２．１３のシフトクロックとして入力される。従っ
て、赤、緑、青色の有効表示期間の表示データＲＤ、Ｇ
Ｄ、ＢＤのシリアルデータは、パラレルデータに変１典
されて、ラッチ回路１４．１５．１６に出力される。前
記、有効表示期間のドツトクロックφ２は、１７８化カ
ウンタによって１７８分周され、キャリー信号φ３を発
生する。このキャリー信号φ３は、前記ランチ回路１４
．１５゜１６のラッチ信号となる。更に、キャリー信号
φ。When the horizontal synchronizing signal 11syc is input to the X-axis display device adjustment circuit 1, the output XA is reset to "Ll" as shown in (A) in the timing diagram of FIG. It rises to "H". This period width Lwl can change the display start position in the X and other display directions by arbitrarily adjusting the Callan value of the built-in dot clock CK's variable pull counter.Furthermore, Since the horizontal open jJl signal 11syc sets the R-S flip-flop 6, its output T1 becomes "1".Therefore, the output φ of the AND circuit 2 is set on the X-axis at the timing shown in (A). The Y-axis display position adjustment circuit 7 also has a similar configuration, and when the vertical synchronization signal Vsyc is manually inputted, the signal is generated as shown in (B) in the timing diagram of Figure 2. , the output Y is reset to "L" and rises to "H" after a predetermined period of time has elapsed.This period width LW2 is determined by arbitrarily adjusting the 1lsyc callan value of the built-in variable pull counter. By doing this, the display start position in the Y-axis direction can be adjusted.Furthermore, since the vertical synchronization signal Vsyc sends the R-S flip-flop 9, its output T2 becomes "Ho".Therefore, AND The output of the circuit 8 outputs the horizontal synchronizing signal 11syc for the Y-axis effective display period at the timing shown in (B).The output T2 of the R-S flip-flop 9 is “H”.
The period o period AND circuit 3 generates a dot clock φ2 for the effective display period. This dot clock φ2 is sent to the S/P conversion circuit 11 which is constituted by an 8-bit shift register.
．． It is input as a shift clock of 12.13. Therefore, the display data RD, G during the valid display period of red, green, and blue.
The D and BD serial data are converted into parallel data and output to latch circuits 14, 15, and 16. The dot clock φ2 during the valid display period is frequency-divided by 178 by the 178 counter to generate a carry signal φ3. This carry signal φ3 is applied to the launch circuit 14.
．． It becomes a latch signal of 15°16. Furthermore, a carry signal φ.
は１／８０化カウンタ５に人力され、１ノ８０分周され
キャリー信号φ４を発生し、前記、Ｒ−Ｓフリップフロ
ップ６をリセットする。故に、その出力Ｔ１は“Ｌ”に
リセットされ、ドツトクロックφ、の発生を停止する。is inputted to the 1/80 counter 5 and divided by 1 by 80 to generate a carry signal φ4, which resets the R-S flip-flop 6. Therefore, the output T1 is reset to "L" and the generation of the dot clock φ is stopped.
前記、有効表示期間内において、ラッチ回路１４゜１５
．１６の出力は、スイッチング回路１７〜２２に人力さ
れる。スイッチング回路１７〜２２は、４ビツトパラレ
ルのトランスミノンヨンゲートに構成され、その入力は
、ラッチ回路１４．１５．１６の１ビツト目よりＲ，、
Ｇ、、Ｂ、〜Ｒｓ、 Ｇ ！、 Ｂ ｅの８ビツトとす
ると、スイッチング回路１７．２２の入力信号は、□す
上記のように、スイッチング回路１７，１９．２１と１
８゜２０．２２にグループ化され、かつＲＤ、ＧＤ、Ｂ
Ｄの表示データは、１ビツト目から交互に分離されて人
力されている。上記、スイッチング回路１７〜２２のス
イッチング信号は、４ピントのシフトレジスタ２３より
発生される。１／４化カウンタ２４は、有効表示期間の
ドツトクロックφ２を、１／２化カウンタ３Ｉによって
１７２分周したクロックφ１゜を１／４分周し、そのキ
ャリー信号φ、を（Ｃ）に示すように発生する。このキ
ャリー信号φ６は、シフトレジスタ２３に人力され、出
力Ｑ、−Ｑ、を発生する。During the effective display period, the latch circuit 14°15
．． The output of 16 is manually input to switching circuits 17-22. The switching circuits 17 to 22 are configured as 4-bit parallel transmission gates, and the inputs thereof are R, , , , , and 1 from the 1st bit of the latch circuits 14, 15, and 16.
G,,B,~Rs,G! , Be 8 bits, the input signal of the switching circuit 17.22 is □as above, the switching circuit 17, 19.21 and 1
8°20.22, and RD, GD, B
The display data of D is manually separated and inputted alternately starting from the first bit. The switching signals for the switching circuits 17 to 22 described above are generated by a 4-pin shift register 23. The 1/4 counter 24 divides the dot clock φ2 during the effective display period into 1/4 by dividing the clock φ1° by 172 by the 1/2 counter 3I, and its carry signal φ is shown in (C). It occurs like this. This carry signal φ6 is input to the shift register 23 to generate outputs Q and -Q.
出力Ｑ１〜Ｑ４は、時分割的に出力“Ｈ”を発生するが
スイッチング回路１７〜２２のスイッチング信号として
、出力Ｑ２〜Ｑ４を利用する。出力Ｑ。The outputs Q1 to Q4 generate "H" outputs in a time-division manner, and the outputs Q2 to Q4 are used as switching signals for the switching circuits 17 to 22. Output Q.
は、出力データ休止期間として設けている。それ故に、
スイッチング回路１７〜２２は、時系列的にスイッチン
グ回路１７と１８．１９と２０．２１と２２が、スイッ
チングされて、パラレル表示データＵＤ、〜ＵＤ４及び
ＬＤ、〜ＬＤ、を同時に出力する。シフトレジスタ２３
の出力Ｑｌ の反転出力とシフトレジスタ２３のシフト
クロックφ、のＡＮＤ回路２７の出力ＳＫは、４ビット
パラレルデータＵＤ、〜ＵＤ。is provided as an output data suspension period. Therefore,
In the switching circuits 17 to 22, the switching circuits 17, 18, 19, 20, 21, and 22 are switched in chronological order to simultaneously output parallel display data UD, -UD4, and LD, -LD. shift register 23
The output SK of the AND circuit 27 of the inverted output of the output Ql and the shift clock φ of the shift register 23 is 4-bit parallel data UD, -UD.
とＬＤ、〜ＬＤ、をＸ軸′ｌ極駆動回路に内蔵されたシ
フトレジスタ（４ビツトパラレル）のシフトクロックと
して出力する。第２図タイミング図における（Ｄ）は、
Ｘ軸及びＹ軸電極駆動回路へのインターフェース信号の
タイミングを示している。and LD, to LD are outputted as shift clocks for a shift register (4-bit parallel) built in the X-axis 'l-pole drive circuit. (D) in the timing diagram of Figure 2 is
The timing of interface signals to the X-axis and Y-axis electrode drive circuits is shown.
シフトクロックＳＫは、１／４８０化力ウンタ２８ニ人
力され、ｌ／４８０分周されたキャリー信号ＬＫは、前
記、Ｘ軸電極駆動回路内蔵の４ビツトパラレルシフトレ
ジスタの出力をラッチするラッチ信号でとなる。Ｒ−５
型フリップフロップ回路２９は、Ｖｓｙｃによって、セ
ットとし、ラッチ信号ＬＫによってリセットする回路で
あり、（Ｄ）に示すようなタイミングＹ軸電極の走査開
始信号のＦＲＭを出力する。１／２カウンタ３０は、前
記、ＦＲＭ信号を】／２分周した信号Ｍを発生し、液晶
に印加される駆動電圧の極性をフレーｌ、毎に反転させ
る。The shift clock SK is inputted by a 1/480 frequency counter 28, and the carry signal LK, which is frequency-divided by 1/480, is a latch signal that latches the output of the 4-bit parallel shift register with a built-in X-axis electrode drive circuit. becomes. R-5
The type flip-flop circuit 29 is a circuit that is set by Vsyc and reset by latch signal LK, and outputs a timing Y-axis electrode scan start signal FRM as shown in (D). The 1/2 counter 30 generates a signal M obtained by dividing the FRM signal by 2, and inverts the polarity of the drive voltage applied to the liquid crystal every frame l.
第３図は、本発明の一実施例を示すカラー液晶表示装置
のノステム構成を示す図である。６０は前述のインター
フェース回路、５０はＹ軸電極駆動回路、４０はカラ−
１皮品表示パネル４４のＸ電極を上側に引出したＸ電極
のＸ！電極駆動回路、４９はＸ電極を下側Ｇご引出した
ＸＴ：Ｌ極のＸ軸電極駆動回路、５０はＹ軸電極駆動回
路である。Ｘ軸電極駆動回路４０及び４９は、４ビツト
・パラレルシフトレジスタ４１．４６とラッチ回路４２
．４７と、液晶ドライバ一部４３、４８によって構成さ
れている。パラレル表示データＵＤ１〜ＵＤ、及びＬＤ
、−ＬＤ、は、同時に４ビツトパラレルシフトレジスタ
４１と４６に人力され、シフトクロツタＳＫによってシ
フトされ、ラノチクロンクＬＫによってラッチ回路４２
．４７にう、チされる。ランチ回路／１２．４７にラン
チされた出力は、）良品ドライバー４３と４５によって
各々に着色されたフィルタ電極に該当する表示データに
応して駆動を行う。FIG. 3 is a diagram showing the system configuration of a color liquid crystal display device showing an embodiment of the present invention. 60 is the aforementioned interface circuit, 50 is a Y-axis electrode drive circuit, and 40 is a color
1 The X of the X electrode of the leather product display panel 44 pulled out upwards! An electrode drive circuit, 49 is an XT:L-pole X-axis electrode drive circuit in which the X electrode is pulled out from the lower side G, and 50 is a Y-axis electrode drive circuit. The X-axis electrode drive circuits 40 and 49 include 4-bit parallel shift registers 41 and 46 and a latch circuit 42.
．． 47 and liquid crystal driver parts 43 and 48. Parallel display data UD1 to UD, and LD
, -LD, are simultaneously input to the 4-bit parallel shift registers 41 and 46, shifted by the shift clock SK, and input to the latch circuit 42 by the clock clock LK.
．． 47 was hit. The outputs launched to the launch circuit/12.47 are driven by non-defective drivers 43 and 45 according to the display data corresponding to the respective colored filter electrodes.
以上述べたように、本発明によれば、ＣＲＴディスプレ
イのインターフェース信号を用いて、ＲＡＭなどの記憶
回路を用いずに、リアルタイムで、液晶のカラー表示が
容易に行えるので、表示情報量が増大し、軽薄短小化、
フラットディスプレイ端末など魅力のある表示装Ｗとす
ることができる。As described above, according to the present invention, color display on the liquid crystal can be easily performed in real time using interface signals of a CRT display without using a memory circuit such as a RAM, so that the amount of displayed information can be increased. , light, thin, shortened,
An attractive display device W such as a flat display terminal can be provided.
また、モノクロ用の従来と同一の駆動回路のＩＣを使用
することができるので、カラー専用の駆動回路の開発を
必要としないなど、多大な効果を存するものである。Furthermore, since the same IC as the conventional drive circuit for monochrome can be used, there is no need to develop a drive circuit exclusively for color, which has great effects.
第１図は、本発明の一実施例を示す回路図、第２図（Ａ
）〜（Ｄ）は、本発明の一実施例を示す回路図のタイミ
ング図。第３図は、本発明の一実施例を示すカラー液晶
表示装置のシステム構成図。
１・・・Ｘ軸表示位置調整回路
７・・・Ｙ軸表示位置調整回路
１１．１２．１３・・・Ｓ／Ｐ変換回路１７〜２２・
・スイッチング回路
２３ ・・シフトレジスタ
１４〜１６・ ・ラッチ回路
４０．４９ ・ ・ＸＩＩＩＩ電極駆動回路４４
・・カラー液晶パネル
５Ｑ・・・Ｙ動電ｒｇＡ駆動回路
６０ インターフェース回路
以上
出願人 セイコー電子工業株式会社
代理人 弁理士 最 上 ＩＫ、’Ｃ，他１名）病暁
、□′FIG. 1 is a circuit diagram showing one embodiment of the present invention, and FIG. 2 (A
) to (D) are timing diagrams of circuit diagrams showing one embodiment of the present invention. FIG. 3 is a system configuration diagram of a color liquid crystal display device showing one embodiment of the present invention. 1...X-axis display position adjustment circuit 7...Y-axis display position adjustment circuit 11.12.13...S/P conversion circuit 17-22.
・Switching circuit 23 ・・Shift registers 14 to 16 ・・Latch circuit 40.49 ・・XIII electrode drive circuit 44
...Color LCD panel 5Q...Y electrodynamic rgA drive circuit 60 Interface circuit and above Applicant Seiko Electronics Co., Ltd. Agent Patent attorney Mogami IK, 'C, and 1 other person) Illness, □'
Claims (2)
Ｘ軸電極に赤、青、緑色のフィルターを着色したカラー
液晶パネル、Ｘ軸及びＹ軸電極を駆動する駆動回路、赤
、青、緑色のシリアル表示データをパラレルデータに変
換するＳ／Ｐ変換回路群と、前記Ｓ／Ｐ変換回路の出力
信号が、混色データとなる様に、赤、青、緑色のデータ
をパラレルに入力した複数個のスイッチング回路より成
り、前記スイッチング回路が、時分割的にスイッチング
され、前記、Ｘ電極駆動回路に表示データを転送するこ
とを特徴とするカラー液晶表示装置のインターフェース
回路。(1) Arrange the X-axis electrodes and Y-axis electrodes in a matrix,
A color liquid crystal panel with red, blue, and green filters on the X-axis electrodes, a drive circuit that drives the X-axis and Y-axis electrodes, and an S/P conversion circuit that converts red, blue, and green serial display data into parallel data. and a plurality of switching circuits inputting red, blue, and green data in parallel so that the output signal of the S/P conversion circuit becomes mixed color data, and the switching circuit inputs red, blue, and green data in parallel. An interface circuit for a color liquid crystal display device, characterized in that the interface circuit is switched and transfers display data to the X electrode drive circuit.
のインターフェース回路において、少なくとも２つ以上
にグループ化して分離した、Ｘ電極駆動回路と、スイッ
チング回路より成り、前記スイッチング回路が、時分割
的にスイッチングされ、前記分離したＸ電極駆動回路に
表示データを転送することを特徴とするカラー液晶表示
装置のインターフェース回路。(2) An interface circuit for a color liquid crystal display device according to claim 1, which comprises an X-electrode drive circuit and a switching circuit, which are grouped into at least two groups and separated, and the switching circuit is arranged in a time-sharing manner. An interface circuit for a color liquid crystal display device, characterized in that the interface circuit is selectively switched and transfers display data to the separated X electrode drive circuit.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61126440A JPH0816830B2 (en) | 1986-05-30 | 1986-05-30 | Interface circuit for color LCD |
| DE19873782450 DE3782450T2 (en) | 1986-04-25 | 1987-04-21 | INTERFACE, FOR EXAMPLE FOR A LIQUID CRYSTAL DISPLAY. |
| EP87303469A EP0244978B1 (en) | 1986-04-25 | 1987-04-21 | Interface, for example for a liquid crystal display device |
| KR1019870003957A KR950003980B1 (en) | 1986-04-25 | 1987-04-24 | Interface |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61126440A JPH0816830B2 (en) | 1986-05-30 | 1986-05-30 | Interface circuit for color LCD |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62280898A true JPS62280898A (en) | 1987-12-05 |
| JPH0816830B2 JPH0816830B2 (en) | 1996-02-21 |
Family
ID=14935257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61126440A Expired - Lifetime JPH0816830B2 (en) | 1986-04-25 | 1986-05-30 | Interface circuit for color LCD |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0816830B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01267697A (en) * | 1988-04-20 | 1989-10-25 | Ascii Corp | Color liquid crystal display device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6156397A (en) * | 1984-08-28 | 1986-03-22 | シチズン時計株式会社 | Color liquid crystal display unit |
-
1986
- 1986-05-30 JP JP61126440A patent/JPH0816830B2/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6156397A (en) * | 1984-08-28 | 1986-03-22 | シチズン時計株式会社 | Color liquid crystal display unit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01267697A (en) * | 1988-04-20 | 1989-10-25 | Ascii Corp | Color liquid crystal display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0816830B2 (en) | 1996-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8248340B2 (en) | Liquid crystal display capable of split-screen displaying and computer system using same | |
| JP2002196731A (en) | Liquid crystal display device having multi-frame inversion function, and device and method for driving the same | |
| CN101877212A (en) | Liquid crystal display device and method of driving the same | |
| JPS61213896A (en) | Display controller | |
| JP2001092424A (en) | Electrooptical device and electronic equipment using the device and display driving ic | |
| EP0244978A2 (en) | Interface, for example for a liquid crystal display device | |
| CN102509538A (en) | T-CON realization method based on CPLD | |
| JPS61205983A (en) | Display controller | |
| JP3044627B2 (en) | LCD panel drive circuit | |
| JPS62280898A (en) | Interface circuit for color liquid crystal display unit | |
| JPH09160526A (en) | Driving circuit for matrix type display panel, and display device using the same | |
| KR100448937B1 (en) | Circuit for generating polarity control signal for use in thin film transistor liquid crystal display device, especially arranging a source driving circuit as dual banks | |
| JP2512297B2 (en) | Color liquid crystal display device interface circuit | |
| JP2685079B2 (en) | Matrix display device | |
| JP2571924B2 (en) | Interface circuit for display device | |
| JP2527483B2 (en) | Display device | |
| JPH0654420B2 (en) | Interface circuit of liquid crystal display device | |
| JP2617101B2 (en) | Color liquid crystal display | |
| JPS61256387A (en) | Phase transfer type liquid crystal display unit | |
| JPS63170694A (en) | Interface circuit for planar type display device | |
| JPS62203131A (en) | Color liquid crystal display device | |
| JPS62251798A (en) | Interface circuit for color liquid crystal display unit | |
| JP2000356975A (en) | Driving circuit, electrooptical device and electronic equipment | |
| JP2617103B2 (en) | Interface circuit for color flat display | |
| JPS62280897A (en) | Liquid crystal display unit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |