JPS62279711A - Composite semiconductor device - Google Patents
Composite semiconductor deviceInfo
- Publication number
- JPS62279711A JPS62279711A JP61122788A JP12278886A JPS62279711A JP S62279711 A JPS62279711 A JP S62279711A JP 61122788 A JP61122788 A JP 61122788A JP 12278886 A JP12278886 A JP 12278886A JP S62279711 A JPS62279711 A JP S62279711A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- base
- bipolar transistor
- current
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002131 composite material Substances 0.000 title claims abstract description 23
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 230000005669 field effect Effects 0.000 claims description 12
- 102220612903 Small EDRK-rich factor 1_Q12A_mutation Human genes 0.000 abstract description 14
- 238000010586 diagram Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
Landscapes
- Electronic Switches (AREA)
Abstract
Description
３、発明の詳細な説明 3. Detailed description of the invention
本発明はバイポーラトランジスタ（以下ＢＰＴとも略す
）と電界効果トランジスタ（以下ＦＥＴとも略す）とを
備えた複合半導体装置であって、特に小電力を用いて大
電力の高速開閉を行うような半導体装置に関する。
なお以下各図において同一の符号は同一または相当部分
を示す。The present invention relates to a composite semiconductor device comprising a bipolar transistor (hereinafter also abbreviated as BPT) and a field effect transistor (hereinafter also abbreviated as FET), and particularly relates to a semiconductor device that performs high-speed switching of high power using small electric power. . Note that in the following figures, the same reference numerals indicate the same or corresponding parts.
第２図、第３図はそれぞれこの種の複合半導体装置の回
路図である。
第２図は主回路電流を開閉する主ＢＰＴＱ１の前段にダ
ーリントン接続の補助ＦＥＴＱ１２を備えた複合半導体
装置の回路を示し、Ｅｓは主回路電源、Ｌは主回路負荷
、ｅＧはＢＰＴＱＩのエミッタＥを基準電位としてＦＥ
ＴＱ１２のゲートＧを駆動する開閉信号電圧で、ＦＥＴ
Ｑ１２のオン、オフを介してＢＰＴＱｌをオン、オフし
主回路電流ＩＣをスイッチング開閉する。この回路では
開閉信号電圧ｅＧによってＦＥＴＱ１２のゲートＧを駆
動するため駆動用電力は極めて小電力で済むが、反面、
前段ＦＥＴＱ１２として後段の主ＢＰＴＱ１と同じ耐圧
が必要となるため、ＦＥＴＱＩ２のオン抵抗ＲＤＳ （
ＯＮ）が高いものとなり、そのため主回路電流Ｔｃの通
電中におけるＢＰＴＱｌのコレクタ・エミッタ間電圧Ｖ
ＣＢ （ｓａｔ）を持ち上げるため、この複合半導体
装置の発熱が大きくなると言う問題点がある。
第３図はいわゆるカスコード接続と呼ばれる複合半導体
装置の回路を示し、主ＢＰＴＱＩのコレクタＣ・エミッ
タＥと、主ＦＥＴＱ２のドレインＤ・ソースＳとは、エ
ミッタＥとドレインＤにおいて直列に接続されて、主回
路電流（便宜上コレクタ電流とも呼ぶ）ＩＣを開閉する
。なおトランジスタＱ１とＱ２を合わせ便宜上複合トラ
ンジスタと呼ぶ。またＢＰＴＱｌのベースＢとＦ ＥＴ
Ｑ２のソースＳ間にはベースＢ側がカソード側となるよ
うにツェナダイオードＺ１が接続されている。
ＦＥＴＱ２のゲートＧ・ソースＳ間には図外の駆動回路
を介して、コレクタ電流ＩＣのオン、オフを指令する開
閉信号電圧ｅＧが与えられ、またＢＰＴＱＩのベースＢ
とＦＥＴＱ２のソースＳ間に設けられたベース電源ＥＢ
を介して、Ｆ ＥＴＱ２のオンの際、前記ベースＢには
ベース電流ＩＢ１が供給される。
この回路は一般にＦＥＴのスイッチング速度がバイポー
ラトランジスタより速いことに着目して、高速、低耐圧
のＦＥＴＱ２と低速、高耐圧のバイポーラトランジスタ
Ｑ１とを組合わせ高速、高耐圧の複合スイ・ノチング素
子を得ようとする回路である。
すなわち、まず複合トランジスタＱｌ、Ｑ２をターンオ
ンさせる場合を述べると、この回路では、ＢＰＴＱＩの
エミッタ已にＦＥＴＱ２が接続されてベース電流ＩＢＩ
を開閉し得るところから、ＢＰＴＱＩのベースＢに与え
られるベース電圧ｅＢは比較的高い電圧とすることがで
きるので、ＦＥＴＱ２にこのトランジスタＱ２をターン
オンさせるべき開閉信号電圧ｅＧを与えると、そのドレ
インＤ・ソース８間電圧ＶＤＳが急峻に下降することに
よってベース電流ＩＢＩを急峻に立上がらせ、ＢＰＴＱ
Ｉ 従って複合トランジスタＱｌ、Ｑ２を急速にターン
オンさせることができる。なおこの場合のツェナダイオ
ードＺ１はオフ（無通電）状態にある。
他方複合トランジスタＱｌ、Ｑ２をターンオフさせる場
合には、ＦＥＴＱ２にこのトランジスタＱ２をターンオ
フさせるべき開閉信号電圧ｅＧを与えると、ＦＥＴＱ２
のドレイン・ソース間電圧ＶＤＳが急峻に高まり、自身
に流れるコレクタ電流ＩＣを遮断する。この瞬間ＢＰＴ
Ｑ１のベース・エミッタを流れていたコレクタ電流ＩＣ
はツェナダイオードＺ１に転流する。このようにしてＢ
ＰＴＱｌのベース部の蓄積キャリアは急速に放出される
ので、該トランジスタＱｌ、従って複合トランジスタＱ
ｌ、Ｑ２は急速にターンオフし、コレクタ電流ＩＣを遮
断することができる。
なお、ツェナダイオードＺ１は、ＦＥＴＱ２のターンオ
フ時、すなわちコレクタ電流ＩＣの前記の転流の際には
、ＦＥＴＱ２のドレイン・ソース間電圧ＶＤＳをターン
オフ可能な限界電圧（スイッチング阻止電圧ＢＶＤＳ）
以下に保ち、他方複合トランジスタＱｌ、Ｑ２がオンし
ている場合には、ベース電源ＥＢからＢＰＴＱＩのベー
スＢ側に供給されるベース電流ＩＢＩがツェナダイオー
ドｚ１に無駄に分流することを阻止するものであるが、
回路条件によっては必須のものではない。
このように第３図でもＦＢＴＱ２のゲートＧの駆動によ
って主回路電流１ｃを開閉できるため駆動用電力は小電
力で足りると共に、ＦＥＴＱ２は低耐圧のもので済み、
従ってそのオン抵抗が低く低損失とすることができる。
しかしながら他方ＢＰＴＱＩについては、そのターンオ
フ時（前記コレクタ電流１ｃの転流時）には、通常のス
イッチングモードと異なり、夕一ンオフコレクタ電流１
ｃがＢＰＴＱＩのコレクタ・ベース間に流れると同時に
そのコレクタ側に高電圧が発生し、大きな損失がＢＰＴ
ＱＩの半導体チップ内ベース領域に発生するため、通常
のバイポーラトランジスタと異なりベース領域の広いト
ランジスタが必要となる。そのためＢＰＴＱｌは通常の
バイポーラトランジスタより広くしたベス領域分だけチ
ップサイズの大きな真価なトランジスタとなる問題点が
ある。FIGS. 2 and 3 are circuit diagrams of this type of composite semiconductor device, respectively. Figure 2 shows the circuit of a composite semiconductor device equipped with a Darlington-connected auxiliary FETQ12 in front of the main BPTQ1 that switches on and off the main circuit current, where Es is the main circuit power supply, L is the main circuit load, and eG is the emitter E of the BPTQI. FE as reference potential
With the opening/closing signal voltage that drives the gate G of TQ12, the FET
BPTQl is turned on and off through the on and off of Q12, and the main circuit current IC is switched on and off. In this circuit, the gate G of FET Q12 is driven by the open/close signal voltage eG, so the driving power is extremely small, but on the other hand,
Since the front stage FETQ12 needs to have the same breakdown voltage as the main BPTQ1 at the rear stage, the on-resistance RDS of FETQI2 (
ON) becomes high, and therefore the collector-emitter voltage V of BPTQl while main circuit current Tc is flowing.
Since the CB (sat) is raised, there is a problem in that the heat generation of this composite semiconductor device increases. FIG. 3 shows a circuit of a composite semiconductor device called a cascode connection, in which the collector C and emitter E of the main BPTQI and the drain D and source S of the main FET Q2 are connected in series at the emitter E and drain D. Main circuit current (also called collector current for convenience) opens and closes the IC. Note that the transistors Q1 and Q2 are collectively referred to as a composite transistor for convenience. Also, the base B of BPTQl and FET
A Zener diode Z1 is connected between the source S of Q2 so that the base B side is the cathode side. An open/close signal voltage eG for commanding the collector current IC to turn on or off is applied between the gate G and the source S of the FETQ2 via a drive circuit not shown in the figure, and the base B of the BPTQI
and the base power supply EB provided between the source S of FETQ2 and the source S of FETQ2.
When FETQ2 is turned on, base current IB1 is supplied to the base B through FETQ2. Focusing on the fact that the switching speed of FETs is generally faster than that of bipolar transistors, this circuit combines a high-speed, low-voltage FET Q2 and a low-speed, high-voltage bipolar transistor Q1 to obtain a high-speed, high-voltage composite switching element. This is the circuit we are trying to use. That is, first, let us describe the case where the composite transistors Ql and Q2 are turned on. In this circuit, FETQ2 is connected across the emitter of BPTQI, and the base current IBI
Since the base voltage eB applied to the base B of BPTQI can be set to a relatively high voltage since it can be switched on and off, if a switching signal voltage eG to turn on this transistor Q2 is applied to FETQ2, its drain D. As the voltage VDS between the sources 8 and 8 suddenly falls, the base current IBI rises sharply, and the BPTQ
I Therefore, the composite transistors Ql and Q2 can be quickly turned on. Note that the Zener diode Z1 in this case is in an OFF (non-energized) state. On the other hand, when turning off the composite transistors Ql and Q2, if a switching signal voltage eG to turn off this transistor Q2 is applied to FETQ2, FETQ2
The drain-source voltage VDS of the transistor rises sharply, cutting off the collector current IC flowing through itself. This moment BPT
Collector current IC flowing through the base and emitter of Q1
is commutated to Zener diode Z1. In this way B
The accumulated carriers at the base of PTQl are rapidly released, so that the transistor Ql and hence the composite transistor Q
1, Q2 can quickly turn off and cut off the collector current IC. Note that the Zener diode Z1 has a limit voltage (switching blocking voltage BVDS) that can turn off the drain-source voltage VDS of the FET Q2 when the FET Q2 is turned off, that is, when the collector current IC is commutated.
This function prevents the base current IBI supplied from the base power supply EB to the base B side of BPTQI from being shunted to the Zener diode z1. Yes, but
It is not essential depending on the circuit conditions. In this way, in Fig. 3, the main circuit current 1c can be switched on and off by driving the gate G of FBTQ2, so a small amount of driving power is sufficient, and FETQ2 only needs to have a low withstand voltage.
Therefore, its on-resistance is low and loss can be reduced. However, on the other hand, when BPTQI is turned off (when the collector current 1c is commutated), unlike the normal switching mode, the turn-off collector current 1
At the same time as c flows between the collector and base of BPTQI, a high voltage is generated on the collector side, causing a large loss in BPTQI.
Since QI occurs in the base region of the semiconductor chip, a transistor with a wide base region is required, unlike a normal bipolar transistor. Therefore, BPTQl has the problem that it becomes a real transistor with a larger chip size than a normal bipolar transistor by the width of the base area.
本発明は前記の問題点を解決し、高耐圧のＦＥＴやベー
ス領域の大きい高価なりＰＴを用いることなく、小電力
で駆動できる複合半導体装置を提供することを目的とす
る。SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems and provide a composite semiconductor device that can be driven with low power without using a high-voltage FET or an expensive PT with a large base area.
本発明の要点は主回路電流（ＩＣなど）を開閉する第１
のバイポーラトランジスタ゛（主Ｂ ＰＴＱｌなど）の
コレクタに、第２のバイポーラトランジスタ（補助ＢＰ
ＴＱＩＩなど）のコレクタを接続し、この第２のバイポ
ーラトランジスタのエミッタに電界効果トランジスタ（
補助ＦＥＴＱ１２Ａなど）のドレインを接続し、この電
界効果トランジスタのソースを前記第１のバイポーラト
ランジスタのベースに接続し、前記第２のバイポーラト
ランジスタのベースと前記第１のバイポーラトランジス
タのエミッタとの間にこの第２のバイポーラトランジス
タにベース電流を供給するための直流電源（ＥＢなど）
を設け、前記電界効果トランジスタのゲートと前記第１
のバイポーラトランジスタのエミッタとの間に前記の主
回路電流を開閉するための信号電圧（開閉信号電圧ｅＧ
など）を加えるようにした点にあり、これにより特別な
特性を持つ素子を用いることなく低い駆動電力で高圧。
大電流を開閉できるようにした点にある。The key point of the present invention is that the main circuit current (IC, etc.)
A second bipolar transistor (auxiliary BPQl, etc.) is connected to the collector of a bipolar transistor (main BPTQl, etc.)
Connect the collector of a field-effect transistor (such as TQII) to the emitter of this second bipolar transistor (
auxiliary FET Q12A, etc.), the source of this field-effect transistor is connected to the base of the first bipolar transistor, and the base of the second bipolar transistor and the emitter of the first bipolar transistor are connected to each other. A DC power supply (such as EB) for supplying base current to this second bipolar transistor
is provided, and the gate of the field effect transistor and the first
The signal voltage for switching the main circuit current between the emitter of the bipolar transistor (switching signal voltage eG
etc.), which enables high voltage with low drive power without using any elements with special characteristics. The key point is that it can switch on and off large currents.
第１図は本発明装置の一実施例としての回路図で、第２
図、第３図に対応するものである。
第１図においては、第２図における高耐圧のＦＥＴＱ１
２に代わり、第３図のようにカスコード接続、された高
耐圧の補助Ｂ Ｐ Ｔ Ｑｌｌと低耐圧の補助Ｆ Ｅ
Ｔ Ｑ１２Ａが用いられている。この回路ではカスコー
ド接続の補助ＢＰＴＱＩＩと補助ＦＥＴＱ１２Ａの開閉
動作はこの２つの補助トランジスタＱ１１゜Ｑ１２Ａの
主回路に主ＢＰＴＱＩのベース・エミッタが直列に接続
されている点を除き第３図の回路と同じである。しかし
この場合上ＢＰＴＱＩのベース・エミッタ間の電圧降下
は常時小さな値であって２つの補助トランジスタＱｌｌ
、Ｑ１２Ａの動作への基本的な影響はなく、この動作は
第３図の複合トランジスタＱ１．Ｑ２の動作と同様であ
る。
２つの補助トランジスタＱｌｌ、Ｑ１２Ａのオン１オフ
に応じて主ＢＰＴＱＩがオン、オフすることは当然であ
る。
この回路では補助ＢＰＴＱＩＩの転流動作は第３図の主
ＢＰＴＱＩの転流動作と同じであるが、補助ＢＰＴＱＩ
Ｉのコレクタ電流ＩＣＩは主ＢＰＴＱｌのベース電流で
あるため、その値が主回路電流Ｉｃに比し充分小さいも
のとなり、補助Ｂ ＰＴＱｌｌのベース領域の損失は小
さい値に保たれ、この補助ＢＰＴＱＩＩに特別なトラン
ジスタを用いる必要は無くなる。またこの複合半導体装
置の開閉は補助ＦＥＴＱ１２ＡのゲートＧを介して行わ
れるので当然その駆動電力は小電力で足りることになる
。
さらに補助ＦＥＴ’Ｑ１２Ａは低耐圧の安価なものでよ
く、またそのオン抵抗ＲＤＳ （ＯＮ）も低く、低損失
にできる。
以上の実施例ではＮＰＮ形トランジスタＱｌ。
ＱｌｌとＮチャネル形ＦＥＴＱ１２Ａとで構成された例
であるが、これに代わりＰＮＰＮ上形ンジスタとＰチャ
ネル形ＦＥＴの同様な構成であっても同様の効果が得ら
れる。FIG. 1 is a circuit diagram as an embodiment of the device of the present invention;
This corresponds to FIG. In Figure 1, the high withstand voltage FET Q1 in Figure 2 is
In place of 2, high voltage auxiliary B P T Qll and low voltage auxiliary F E are connected in cascode as shown in Fig. 3.
TQ12A is used. In this circuit, the opening/closing operations of the cascode-connected auxiliary BPTQII and auxiliary FETQ12A are the same as the circuit in Figure 3, except that the base and emitter of the main BPTQI are connected in series to the main circuit of these two auxiliary transistors Q11 and Q12A. It is. However, in this case, the voltage drop between the base and emitter of the upper BPTQI is always a small value, and the voltage drop between the two auxiliary transistors Qll
, Q12A has no fundamental effect on the operation of the composite transistors Q1., Q12A of FIG. The operation is similar to that of Q2. It goes without saying that the main BPTQI turns on and off depending on whether the two auxiliary transistors Qll and Q12A are turned on or off. In this circuit, the commutation operation of the auxiliary BPTQII is the same as that of the main BPTQI in FIG.
Since the collector current ICI of I is the base current of the main BPTQl, its value is sufficiently small compared to the main circuit current Ic, and the loss in the base region of the auxiliary BPTQll is kept at a small value, and the loss in the base region of the auxiliary BPTQll is kept at a small value. There is no need to use a transistor. Further, since the opening and closing of this composite semiconductor device is performed via the gate G of the auxiliary FET Q12A, a small amount of driving power is naturally sufficient. Furthermore, the auxiliary FET'Q12A may be an inexpensive one with a low withstand voltage, and its on-resistance RDS (ON) is also low, resulting in low loss. In the above embodiment, the NPN transistor Ql. Although this is an example in which the transistor Qll is configured with an N-channel type FET Q12A, the same effect can be obtained by using a similar configuration of a PNPN transistor and a P-channel type FET instead.
以上の説明から明らかなように本発明によれば、主回路
電流（ＩＣなど）を開閉する第１のバイポーラトランジ
スタ（主ＢＰＴＱ１など）のコレクタに、第２のバイポ
ーラトランジスタ（補助ＢＰＴ Ｑｌｌなど）のコレク
タを接続し、この第２のバイポーラトランジスタのエミ
ッタに電界効果トランジスタ く補助ＦＥＴＱ１２Ａな
ど）のドレインを接続し、この電界効果トランジスタの
ソースを前記第１のバイポーラトランジスタのベースに
接続し、前記第２のバイポーラトランジスタのベースと
前記第１のバイポーラトランジスタのエミッタとの間に
この第２のバイポーラトランジスタにベース電流を供給
するための直流電源（ＥＢなど）を設け、前記電界効果
トランジスタのゲートと前記第１のバイポーラトランジ
スタのエミッタとの間に前記の主回路電流を開閉するた
めの信号電圧（開閉信号電圧ｅＱなど）を加えるように
し、補助ＦＥＴのゲートを介して複合半導体装置の開閉
駆動を行うことにより低電力での駆動が可能となると同
時に、複合半導体装置を構成するトランジスタについて
も、ＢＰＴについては高耐圧ではあるが特別な（チップ
のベース領域が大きく高価な）ＢＰＴを用いる必要はな
く、またＦＥＴについても低耐圧で安価なものを用いる
ことができ、従って複合半導体装置を安価に構成するこ
とが可能となる。As is clear from the above description, according to the present invention, a second bipolar transistor (auxiliary BPT Qll, etc.) is connected to the collector of the first bipolar transistor (main BPTQ1, etc.) that switches on and off the main circuit current (IC, etc.). The drain of a field effect transistor (such as an auxiliary FET Q12A) is connected to the emitter of this second bipolar transistor, the source of this field effect transistor is connected to the base of the first bipolar transistor, and A DC power supply (such as EB) for supplying a base current to the second bipolar transistor is provided between the base of the bipolar transistor and the emitter of the first bipolar transistor, and A signal voltage (opening/closing signal voltage eQ, etc.) for switching the main circuit current is applied between the emitter of the bipolar transistor No. 1 and the opening/closing drive of the composite semiconductor device via the gate of the auxiliary FET. At the same time, it is possible to drive with low power, and at the same time, there is no need to use a special BPT (which has a large chip base area and is expensive), although it has a high breakdown voltage, for the transistors that make up the composite semiconductor device. FETs having low breakdown voltage and low cost can also be used, so that it is possible to construct a composite semiconductor device at low cost.
第１図は本発明装置の一実施例としての回路図、第２図
、第３図は第１図に対応する従来装置のそれぞれ異なる
構成を示す回路図である。
ＥＳｚ主回路電源、Ｌ：主回路負荷、Ｑｌｚ主バイポー
ラトランジスタ（主ＢＰＴ） 、Ｑｌｌ：補助バイポー
ラトランジスタ（補助Ｂ ＰＴ） 、Ｑ１２Ａ：補助電
界効果トランジスタ（補助ＦＥＴ）、ＥＢ：ベース電源
、ｅＧ：開閉信号電圧。
、？１図
オ ２図
［−
オ ３図FIG. 1 is a circuit diagram as an embodiment of the device of the present invention, and FIGS. 2 and 3 are circuit diagrams showing different configurations of conventional devices corresponding to FIG. 1. ESz main circuit power supply, L: main circuit load, Qlz main bipolar transistor (main BPT), Qll: auxiliary bipolar transistor (auxiliary BPT), Q12A: auxiliary field effect transistor (auxiliary FET), EB: base power supply, eG: opening/closing signal voltage. ,? Figure 1 O Figure 2 [- O Figure 3
Claims (1)
タの前段に、第２のバイポーラトランジスタと電界効果
トランジスタをカスコード接続してなる複合素子をダー
リントン接続したことを特徴とする複合半導体装置。 ２）特許請求の範囲第１項に記載の装置において、主回
路電流を開閉する第１のバイポーラトランジスタのコレ
クタに、第２のバイポーラトランジスタのコレクタを接
続し、この第２のバイポーラトランジスタのエミッタに
電界効果トランジスタのドレインを接続し、この電界効
果トランジスタのソースを前記第１のバイポーラトラン
ジスタのベースに接続し、前記第２のバイポーラトラン
ジスタのベースと前記第１のバイポーラトランジスタの
エミッタとの間にこの第２のバイポーラトランジスタに
ベース電流を供給するための直流電源を設け、前記電界
効果トランジスタのゲートと前記第１のバイポーラトラ
ンジスタのエミッタとの間に前記の主回路電流を開閉す
るための信号電圧を加えるようにしたことを特徴とする
複合半導体装置。[Claims] 1) A composite device characterized in that a composite element formed by cascode-connecting a second bipolar transistor and a field effect transistor is connected in Darlington in front of a first bipolar transistor that switches on and off the main circuit current. Semiconductor equipment. 2) In the device according to claim 1, the collector of the second bipolar transistor is connected to the collector of the first bipolar transistor that switches on and off the main circuit current, and the emitter of the second bipolar transistor is connected to the collector of the first bipolar transistor that switches on and off the main circuit current. the drain of a field effect transistor is connected, the source of the field effect transistor is connected to the base of the first bipolar transistor, and the field effect transistor is connected between the base of the second bipolar transistor and the emitter of the first bipolar transistor A DC power source is provided for supplying a base current to the second bipolar transistor, and a signal voltage for switching the main circuit current is applied between the gate of the field effect transistor and the emitter of the first bipolar transistor. A composite semiconductor device characterized in that:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61122788A JPS62279711A (en) | 1986-05-28 | 1986-05-28 | Composite semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61122788A JPS62279711A (en) | 1986-05-28 | 1986-05-28 | Composite semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62279711A true JPS62279711A (en) | 1987-12-04 |
| JPH0560690B2 JPH0560690B2 (en) | 1993-09-02 |
Family
ID=14844634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61122788A Granted JPS62279711A (en) | 1986-05-28 | 1986-05-28 | Composite semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62279711A (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58526U (en) * | 1981-06-26 | 1983-01-05 | スタンレー電気株式会社 | Switching transistor circuit device |
| JPS58225727A (en) * | 1982-06-21 | 1983-12-27 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | Darlington circuit |
| JPS5975718A (en) * | 1982-10-25 | 1984-04-28 | Stanley Electric Co Ltd | Transistor switching circuit |
| JPS6045532U (en) * | 1983-09-06 | 1985-03-30 | 株式会社東芝 | transistor circuit |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58526B2 (en) * | 1975-12-29 | 1983-01-07 | 旭化成株式会社 | Renzokukihouhekinyoru Odakukakusanboushikouhou |
| JPS6045532B2 (en) * | 1981-04-10 | 1985-10-09 | 工業技術院長 | Body cavity internal pressure control system in laser endoscope |
-
1986
- 1986-05-28 JP JP61122788A patent/JPS62279711A/en active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58526U (en) * | 1981-06-26 | 1983-01-05 | スタンレー電気株式会社 | Switching transistor circuit device |
| JPS58225727A (en) * | 1982-06-21 | 1983-12-27 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | Darlington circuit |
| JPS5975718A (en) * | 1982-10-25 | 1984-04-28 | Stanley Electric Co Ltd | Transistor switching circuit |
| JPS6045532U (en) * | 1983-09-06 | 1985-03-30 | 株式会社東芝 | transistor circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0560690B2 (en) | 1993-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5281862A (en) | Power MOSFET driver with cross-conduction current reduction | |
| US4798983A (en) | Driving circuit for cascode BiMOS switch | |
| US4500801A (en) | Self-powered nonregenerative fast gate turn-off FET | |
| JP3067687B2 (en) | IGBT drive circuit | |
| US4672245A (en) | High frequency diverse semiconductor switch | |
| US11641201B2 (en) | Hybrid power devices | |
| US4740722A (en) | Composite semiconductor device | |
| JPH02214219A (en) | Bipolar mos tri-state output buffer | |
| US4636713A (en) | Monolithically integratable control circuit for switching inductive loads comprising a Darlington-type final stage | |
| JPS61288617A (en) | Semiconductor device | |
| JPS61288616A (en) | Semiconductor device | |
| US4602209A (en) | Switch-off circuits for transistors and gate turn-off thyristors | |
| JPS62279711A (en) | Composite semiconductor device | |
| US4103186A (en) | Low power jfet switch | |
| JPH0810821B2 (en) | Overcurrent protection drive circuit for IGBT | |
| JPS61120521A (en) | Transistor driving circuit | |
| JPH066196A (en) | Pseudo darlington driver having only 1 vbe drop when complete turn-on is performed even if device acts as derlington during output slew period | |
| SU1287278A1 (en) | Switching device with variable structure | |
| JPH0529904A (en) | Switching circuit | |
| JPS62100164A (en) | Composite semiconductor device | |
| JPH0413889B2 (en) | ||
| JPH03183210A (en) | High dielectric voltage semiconductor switch | |
| JPS61288618A (en) | Semiconductor device | |
| JPH0374972B2 (en) | ||
| JPS6116618A (en) | Composite switch element |