JPS62272546A - Film carrier for semiconductor device - Google Patents
Film carrier for semiconductor deviceInfo
- Publication number
- JPS62272546A JPS62272546A JP61115746A JP11574686A JPS62272546A JP S62272546 A JPS62272546 A JP S62272546A JP 61115746 A JP61115746 A JP 61115746A JP 11574686 A JP11574686 A JP 11574686A JP S62272546 A JPS62272546 A JP S62272546A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- plating
- film carrier
- film
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000007747 plating Methods 0.000 claims abstract description 33
- 239000004020 conductor Substances 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 abstract description 33
- 239000002184 metal Substances 0.000 abstract description 32
- 229910052751 metal Inorganic materials 0.000 abstract description 32
- 238000004519 manufacturing process Methods 0.000 abstract description 10
- 229910052737 gold Inorganic materials 0.000 abstract description 5
- 229910052802 copper Inorganic materials 0.000 abstract description 3
- 239000002356 single layer Substances 0.000 abstract description 3
- 230000007797 corrosion Effects 0.000 abstract description 2
- 238000005260 corrosion Methods 0.000 abstract description 2
- 229910052718 tin Inorganic materials 0.000 abstract description 2
- 229910001020 Au alloy Inorganic materials 0.000 abstract 1
- 229910000881 Cu alloy Inorganic materials 0.000 abstract 1
- 229910020220 Pb—Sn Inorganic materials 0.000 abstract 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 20
- 238000000034 method Methods 0.000 description 18
- 239000010931 gold Substances 0.000 description 17
- 239000011889 copper foil Substances 0.000 description 14
- 239000010949 copper Substances 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000036961 partial effect Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 239000000470 constituent Substances 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 239000011888 foil Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229920001225 polyester resin Polymers 0.000 description 2
- 239000004645 polyester resin Substances 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 229910017518 Cu Zn Inorganic materials 0.000 description 1
- 229910017755 Cu-Sn Inorganic materials 0.000 description 1
- 229910017752 Cu-Zn Inorganic materials 0.000 description 1
- 229910017927 Cu—Sn Inorganic materials 0.000 description 1
- 229910017943 Cu—Zn Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- TVZPLCNGKSPOJA-UHFFFAOYSA-N copper zinc Chemical compound [Cu].[Zn] TVZPLCNGKSPOJA-UHFFFAOYSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920013716 polyethylene resin Polymers 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
Abstract
Description
【発明の詳細な説明】
３、発明の詳細な説明
〈産業上の利用分野〉
本発明は、マルチチップＬＳＩやＩＣカード等の製造に
通用することが好適な、フィルムキャリア方式による半
導体素子の実装技術に係り、特にインナーリードボンデ
ィングのためのバンプを導体膜側に形成したフィルムキ
ャリアに関する。[Detailed Description of the Invention] 3. Detailed Description of the Invention (Field of Industrial Application) The present invention is directed to the mounting of semiconductor elements using a film carrier method, which is suitable for the production of multi-chip LSIs, IC cards, etc. The present invention relates to technology, and particularly to a film carrier in which bumps for inner lead bonding are formed on the conductor film side.
〈従来の技術〉
半導体素子の実装技術においては、自動化による量産性
の向上、パッケージの薄肉化、およびフィルムの可とう
性を利用した立体的な実装の実現等の利点を有するフィ
ルムキャリア方式が注目されている。<Conventional technology> In semiconductor device mounting technology, the film carrier method is attracting attention due to its advantages such as improved mass production through automation, thinner packages, and realization of three-dimensional mounting using the flexibility of the film. has been done.
このフィルムキャリア方式は、長尺のスプロケットホー
ル付きフィルムキャリアにワイヤレスボンディングによ
り半導体素子（以下ＩＣチップという）を連続的に組み
込んだものである。In this film carrier method, semiconductor elements (hereinafter referred to as IC chips) are successively incorporated into a long film carrier with sprocket holes by wireless bonding.
この方式を更に詳しく説明すると、ＩＣチップ上に形成
された微小の電極にフィルムキャリア上の対応するイン
ナーリードを、加熱されたボンディングツールにより熱
圧着し、インナーリードポンディング（ギヤングポンデ
ィング）を行う。To explain this method in more detail, the corresponding inner leads on the film carrier are thermocompression bonded to minute electrodes formed on the IC chip using a heated bonding tool, and inner lead bonding (guyang bonding) is performed. conduct.
この熱圧着操作は、ポンディングツールの上下運動、フ
ィルムキャリアの送りおよびＩＣチップを列状に配置し
たＩＣチップホルダーの送り等を連動させることにより
、連続的に行われる。This thermocompression bonding operation is performed continuously by interlocking the vertical movement of the bonding tool, the feeding of the film carrier, and the feeding of the IC chip holder in which the IC chips are arranged in a row.
ここで、フィルムキャリアは、通常ポリイミド樹脂、ポ
リエステル樹脂等の可とう性の絶縁フィルムにデバイス
ホールやスプロケットホール等の必要な貫通孔を打ち抜
きにより形成し、そのフィルムに銅箔を貼着し、次いで
該銅箔にフォトレジストを塗布、乾燥し所定パターンの
フォトマスクを通して露光し、現像して所定のパターン
形状のフォトレジスト層を形成した後、前記フォトレジ
スト層をマスクとしてエツチングを行い、所望の銅箔パ
ターンによるリードを形成する方法により製造される。Here, the film carrier is usually made by punching out necessary through holes such as device holes and sprocket holes in a flexible insulating film such as polyimide resin or polyester resin, and then pasting copper foil on the film. A photoresist is applied to the copper foil, dried, exposed through a photomask with a predetermined pattern, and developed to form a photoresist layer with a predetermined pattern shape. Etching is performed using the photoresist layer as a mask to form a desired copper layer. It is manufactured by a method of forming leads using a foil pattern.
ところで、フィルムキャリア上の銅箔によるインナーリ
ードをＩＣチップの電極（ＡＩｌバッド）にボンディン
グするには、Ａｕ等のバンプ金属を介してボンディング
がなされる。By the way, in order to bond the inner lead made of copper foil on the film carrier to the electrode (AIl pad) of the IC chip, bonding is performed through a bump metal such as Au.
第６図に示すように、通常このバンプ７は、ＩＣチップ
９上の電極（Ａｎパッド）１０上に密着用金属や拡散バ
リヤ用金属等の多層金属膜１４を介して形成されている
。As shown in FIG. 6, the bump 7 is normally formed on an electrode (An pad) 10 on the IC chip 9 via a multilayer metal film 14 such as an adhesion metal or a diffusion barrier metal.
しかるに、バンプの形成は、■ウェハ状態のＩＣチップ
に蒸着により多層金属膜を形成する工程、■感光性樹脂
により所定のパターンを形成するフォトリソグラフ工程
、■バンプ金属を形成するためのめフき工程、■不要部
分の多層金属膜を除去するエツチング工程のように数多
くの複雑な工程を経て行われる。However, the formation of bumps involves: ■ a process of forming a multilayer metal film by vapor deposition on an IC chip in the form of a wafer, ■ a photolithography process of forming a predetermined pattern with photosensitive resin, and ■ a cleaning process to form bump metal. The process involves a number of complicated steps, such as (1) an etching process to remove unnecessary parts of the multilayer metal film.
従って、高価な製造設備を必要とし、製造コストが高く
なるとともに、製造工程の複雑化により半導体集積回路
素子に設計との誤差が生じ易くなり、信頼性が低下する
。Therefore, expensive manufacturing equipment is required, which increases manufacturing costs, and the complexity of the manufacturing process makes it easy for semiconductor integrated circuit elements to have design errors, resulting in decreased reliability.
また、バンプの形成はウェハ状態で行われ、これを切断
してＩＣチップとするため不良素子に対してもバンプが
形成されることになり、高価なバンプ金属の浪費となる
という欠点もある。Furthermore, since bumps are formed on a wafer and the wafer is cut into IC chips, bumps are also formed on defective elements, resulting in a waste of expensive bump metal.
そこで、近年バンプをＩＣチップ側の電極上に形成する
のではなく、フィルムキャリア側のインナーリードに形
成する試みがなされている。この方法は、米国のＭ Ｅ
Ｓ Ａ Ｔｅｃｈｎｏｌｏｇｙ社によって開発され
たもので、銅箔のインナーリードをハーフエツチングし
工バンプ（突起）を形成し、その上にＩＣチップの電極
（Ａｎパッド）との接合密着性を目的として１．３〜１
．６−厚の金めつきを行うというものである。Therefore, in recent years, attempts have been made to form bumps not on the electrodes on the IC chip side but on the inner leads on the film carrier side. This method is used by the American M.E.
Developed by S A Technology, a copper foil inner lead is half-etched to form a bump (protrusion), and a layer of 1. 3-1
．． 6- Thick gold plating is performed.
しかし、この方法には次のような欠点がある。However, this method has the following drawbacks.
リードは、フィルムキャリアのデバイスホール内に片持
ち支持にて突出しているため、強度の確保の点から比較
的硬度の高い銅箔を用いている。Since the leads protrude in a cantilevered manner into the device holes of the film carrier, relatively hard copper foil is used to ensure strength.
従って上記インナーリードに同材料で一体的に形成され
たバンプ金属も硬質であり、インナーリードを熱圧着に
よりボンディングする際、ＩＣチップ上の電極等を損傷
する危険性が高く、デバイスの信頼性の低下を招く。Therefore, the bump metal integrally formed with the same material on the inner lead is also hard, and when bonding the inner lead by thermocompression, there is a high risk of damaging the electrodes on the IC chip, which may reduce the reliability of the device. causing a decline.
逆に、上記欠点を避けるためにリードに硬度の低い銅箔
を用いると、リードとしての強度が不足し、熱圧着によ
りボンディングする際リードが変形し易くなり、ボンデ
ィング位置のずれ等から結局デバイスの信頼性が低下す
る。On the other hand, if copper foil with low hardness is used for the leads in order to avoid the above disadvantages, the strength of the leads will be insufficient, and the leads will be easily deformed during bonding by thermocompression bonding, resulting in device failure due to misalignment of the bonding position, etc. Reliability decreases.
〈発明が解決しようとする問題点〉
本発明の目的は、上述した従来技術の欠点を解消し、製
造コストの低減を図りつつ、デバイスの信頼性を向上す
ることかできる半導体装置用フィルムキャリアを提供す
ることにある。<Problems to be Solved by the Invention> The purpose of the present invention is to provide a film carrier for semiconductor devices that can eliminate the above-mentioned drawbacks of the prior art, reduce manufacturing costs, and improve device reliability. It is about providing.
く問題点を解決するための手段〉
このような目的を達成するために、本発明者は、鋭意研
究の結果、リード側にバンプを形成した半導体装置用フ
ィルムキャリアにおいて、リードの構成材料を変更する
ことなく、インナーリードのボンディングを行う部分に
めっきによりリードと異質な金属のバンプを形成するこ
とを見い出し、本発明に至った。Means for Solving the Problems In order to achieve the above object, the inventor of the present invention, as a result of intensive research, changed the constituent material of the leads in a film carrier for semiconductor devices in which bumps are formed on the lead side. It was discovered that a bump made of a metal different from the lead can be formed by plating on the bonding portion of the inner lead without having to do so, leading to the present invention.
すなわち、本発明は、可とう性絶縁フィルム上に所望の
パターンの導体膜を貼着し、リードを形成してなる半導
体装置用フィルムキャリアにおいて、前記リードの先端
部分にめっきにより少なくとも一層のバンプを形成して
なることを特徴とする半導体装置用フィルムキャリアを
提供するものである。That is, the present invention provides a film carrier for a semiconductor device in which a conductor film of a desired pattern is adhered on a flexible insulating film to form leads, in which at least one layer of bumps is formed by plating on the tip portions of the leads. The present invention provides a film carrier for a semiconductor device, which is characterized in that it is formed by:
以下、本発明の半導体装置用フィルムキャリアを、添付
図面に示す好適実施例について詳細に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The film carrier for semiconductor devices of the present invention will be described in detail below with reference to preferred embodiments shown in the accompanying drawings.
第１図は、本発明の半導体装置用フィルムキャリアの部
分平面図である。同図に示すように、フィルムキャリア
１は、ポリイミド樹脂、ポリエチレン樹脂、ポリエステ
ル樹脂、可とう性エポキシ樹脂等の樹脂類や、紙類等の
可とう性、絶縁性を有する材料で構成されるフィルム２
上に所望のパターンの導体膜（以下、典型例として銅箔
５につき説明する）が接着剤等により貼着されている。FIG. 1 is a partial plan view of a film carrier for a semiconductor device according to the present invention. As shown in the figure, the film carrier 1 is a film made of resins such as polyimide resin, polyethylene resin, polyester resin, flexible epoxy resin, and flexible and insulating materials such as paper. 2
A conductor film having a desired pattern (hereinafter, copper foil 5 will be explained as a typical example) is adhered thereon with an adhesive or the like.
フィルムキャリア１には、中央部付近にＩＣチップ９を
マウントするためのデバイスホール４が形成されている
とともに、両側端に沿ってフィルム送りのギヤー（スプ
ロケット）がかみ込むためのスプロケットホール３が形
成されている。なお、フィルムキャリアは通常長尺物で
あるが、第１図には、１個のＩＣチップを装着する１単
位が部分的に示されている。A device hole 4 for mounting an IC chip 9 is formed near the center of the film carrier 1, and sprocket holes 3 are formed along both side edges for engagement with film feeding gears (sprockets). has been done. Although the film carrier is usually a long object, FIG. 1 partially shows one unit on which one IC chip is mounted.
このフィルムキャリア１のデバイスホール４の周囲には
、銅箔５によるリードが互いに電気的に接続しないよう
に形成されており、各リードの先端部のインナーリード
６は、フェイスアップで位置合せしてボンディングする
ことができるようデバイスホール内に突出している。こ
のインナーリード６の先端部分がＩＣチップ９上の対応
する各電極ｌＯにボンディングされる。Around the device hole 4 of this film carrier 1, leads made of copper foil 5 are formed so as not to be electrically connected to each other, and the inner leads 6 at the tips of each lead are aligned face-up. It protrudes into the device hole so that it can be bonded. The tip portions of the inner leads 6 are bonded to corresponding electrodes IO on the IC chip 9.
ＩＣチップ上の各電極１０の周囲には保護膜１１が形成
され、ＩＣチップ９を保護している。A protective film 11 is formed around each electrode 10 on the IC chip to protect the IC chip 9.
なお、リードを形成する導体膜は純銅箔に限らず、例え
ばＣｕ−Ｚｎ合金、Ｃｕ−Ｓｎ合金等の銅系合金の箔で
あってもよい。Note that the conductive film forming the lead is not limited to pure copper foil, and may be a foil of a copper-based alloy such as a Cu-Zn alloy or a Cu-Sn alloy.
また、導体膜の厚さも特に限定されない。Further, the thickness of the conductor film is not particularly limited either.
本発明では、第２図に示すように、各インナーリード６
のＩＣチップ９上に形成された電極（Ａｆｆｉバッド）
１０にボンディングする部分に、バンプ７がめっきによ
り形成されている。In the present invention, as shown in FIG.
Electrodes formed on the IC chip 9 (Affi pad)
A bump 7 is formed by plating on a portion to be bonded to 10.
このバンプ金属には、軟質で、延性が高く、耐腐食性の
ある金属が好ましく、例えばＡｕ、Ａｕ系合金、Ｃｕ、
Ｃｕ系合金、Ｓｎ、Ｐｂ／Ｓｎ、等を挙げることができ
る。上記例示金属の内Ａｕは、軟質で、延性が高く、し
かもＡＩｌ、パッドとの密着性が良いため、バンプ７の
構成材料として好適である。The bump metal is preferably a soft, highly ductile, and corrosion-resistant metal, such as Au, Au-based alloy, Cu,
Examples include Cu-based alloys, Sn, Pb/Sn, and the like. Among the metals mentioned above, Au is suitable as a constituent material of the bump 7 because it is soft, has high ductility, and has good adhesion to Al and pads.
また、バンプ７は、上記第２図に示すような単一層の金
属めっきで形成するものに限らず、第３図に示すように
、多層の金属めっきにより形成したものでもよい。例え
ば、バンプの土台を構成するＣｕめっき層７１と、これ
を被包する薄いＡｕめっき層８で構成してもよい。Further, the bumps 7 are not limited to those formed by a single layer of metal plating as shown in FIG. 2, but may be formed by multilayer metal plating as shown in FIG. For example, it may be composed of a Cu plating layer 71 that forms the base of the bump and a thin Au plating layer 8 that covers this.
なお、この場合Ｃｕめっき層７１は、インナーリードボ
ンディングした際電極（ＡＩＬバッド）１０を損傷しな
いように、軟質のＣｕによるめっき層とするのがよい。In this case, the Cu plating layer 71 is preferably a soft Cu plating layer so as not to damage the electrode (AIL pad) 10 during inner lead bonding.
このようにバンプ７を多層金属めっきにより形成すれば
、異なる金属のそれぞれの利点を併有することができ有
利である。特にバンプ金属をＣｕめっき層７１とこれを
被包する薄いＡｕめっき層８で構成した場合には、導電
性、ボンディングの密着性の点で有利な他、高価なＡｕ
の節約ともなり材料コストの面からも有利である。If the bumps 7 are formed by multilayer metal plating in this way, it is advantageous because the advantages of different metals can be combined. In particular, when the bump metal is composed of a Cu plating layer 71 and a thin Au plating layer 8 surrounding it, it is advantageous in terms of conductivity and bonding adhesion.
It is advantageous in terms of material costs as well.
以上述べた、バンプ７の突起の高さは、少なくともイン
ナーリード６がＩＣチップと接触しない高さが必要であ
り、通常は１５〜２０−程度とするのがよい。The height of the protrusion of the bump 7 described above needs to be at least high enough so that the inner lead 6 does not come into contact with the IC chip, and is usually about 15 to 20 mm.
また、バンプの形状も特に限定されない。Further, the shape of the bump is not particularly limited either.
次に、本発明の半導体装置用フィルムキャリアの製造方
法の一例を説明する。Next, an example of a method for manufacturing a film carrier for a semiconductor device according to the present invention will be described.
本発明のフィルムキャリアは以下の手順により製造され
る。The film carrier of the present invention is manufactured by the following procedure.
■可とう性絶縁フィルム２に打ち抜きにより所定のデバ
イスホール４およびスプロケットホール３を開孔形成す
る。(2) Predetermined device holes 4 and sprocket holes 3 are formed in the flexible insulating film 2 by punching.
■前記■のフィルムに銅箔を接着剤等により貼着する。(2) Attach copper foil to the film (2) above using an adhesive or the like.
■該銅箔にフォトレジストを塗布、乾燥し、これに所定
パターンのフォトマスクを装着して露光、現像すること
によりリードと同じパターンのフォトレジスト層を形成
する。(2) Coat a photoresist on the copper foil, dry it, attach a photomask with a predetermined pattern to it, expose it to light, and develop it to form a photoresist layer with the same pattern as the lead.
■前記■のフォトレジスト層をマスクとしてエツチング
を行い、所望のパターンの銅箔５を得る。すなわち、フ
ィルム２上にリードが形成される。(2) Etching is performed using the photoresist layer of (2) as a mask to obtain a copper foil 5 with a desired pattern. That is, leads are formed on the film 2.
■不要なフォトレジスト層を除去し、水洗等により清浄
化する。■Remove unnecessary photoresist layer and clean by washing with water, etc.
■このフィルムキャリアの全面にポジ形フォトレジスト
（例えば０ＦＰＲ−７）を塗布し、マスキングによりイ
ンナーリードのバンプを形成しようとする部分のみを露
光し、現像して、第４図に示すようなパターンのレジス
ト層１２を形成する。すなわち、バンプを形成する部分
が開口部１３となるようにレジスト層１２を形成する。■ Apply a positive photoresist (for example, 0FPR-7) to the entire surface of this film carrier, expose only the portion where the inner lead bump is to be formed by masking, and develop it to create a pattern as shown in Figure 4. A resist layer 12 is formed. That is, the resist layer 12 is formed so that the portion where the bump is to be formed becomes the opening 13.
■前記■の状態のフィルムキャリアに対し、浸漬電気め
っき法、無電解めっき法等の方法により例えばＡｕめっ
きを行う。これにより第５図に示すようにインナーリー
ド６の開口部１３のみにＡｕめっきがなされ、Ａｕのバ
ンプ７が形成される。(2) The film carrier in the state of (2) is plated with Au, for example, by a method such as immersion electroplating or electroless plating. As a result, as shown in FIG. 5, only the opening 13 of the inner lead 6 is plated with Au, and the bump 7 of Au is formed.
前述した多層の金属めっきによりバンプを形成する場合
には、まず、Ｃｕめつきを行って開口部１３にバンプ７
の土台となる軟質のＣｕめっき層７１を形成し、次いで
Ａｕめっきを行ってその周囲を被包する薄いＡｕめっき
層８を形成することにより行う。When forming bumps using the multilayer metal plating described above, Cu plating is first performed to form the bumps 7 in the openings 13.
This is done by forming a soft Cu plating layer 71 as a base, and then performing Au plating to form a thin Au plating layer 8 surrounding the soft Cu plating layer 71.
なお、単層または多層めっきによるバンプ金属形成のた
めのめっき方法は、特に限定されない。Note that the plating method for forming the bump metal by single-layer or multilayer plating is not particularly limited.
■不要なレジスト層１２を剥離除去し、水洗等により清
浄化する。(2) Peel off the unnecessary resist layer 12 and clean it by washing with water or the like.
〈実施例〉
（実施例１）
ポリイミドフィルム（巾３５ｍｍ、厚さ１２５−）に、
スタンピング法にてスプロケットホールおよびデバイス
ホールを形成し、このフィルムに３５＃ａｎ厚の圧延Ｃ
ｕ箔を接着した。<Example> (Example 1) Polyimide film (width 35 mm, thickness 125 mm),
Sprocket holes and device holes were formed by stamping, and the film was rolled to a thickness of 35#an.
Glued the U foil.
次に、Ｃｕ箔だけにフォトレジスト０ＦＰＲ（ポジ型）
をロール法にて厚さ２〜３−塗布し、所定の条件にてプ
レベータ、露光、現像し、ボストベークし、２８ビン（
ピン巾０．３０ ｍｍ ）のリードを形成するためのレ
ジストパターンを形成した。Next, apply photoresist 0FPR (positive type) only to Cu foil.
was applied to a thickness of 2 to 3 mm using a roll method, pre-baked, exposed, developed, and boss-baked under specified conditions.
A resist pattern for forming leads with a pin width of 0.30 mm was formed.
その後、Ｃｕ箔にＦｅＣＪ？３溶液をスプレーしてエツ
チングし、２８ピンＣｕ箔パターンを形成した後、所定
方法にてフォトレジストを除去した。After that, FeCJ on Cu foil? 3 solution was sprayed and etched to form a 28-pin Cu foil pattern, and then the photoresist was removed by a predetermined method.
次いで、０ＦＰＲを再度塗布し、上記と同様の方法にて
、ビン先端から０．７ ｍｍ付近の位置にバンプ形成の
ための開口部を残したパターンのレジスト層を形成した
。Next, 0FPR was applied again, and a resist layer was formed in a pattern in which an opening for forming a bump was left at a position approximately 0.7 mm from the tip of the bottle using the same method as described above.
その後、電気めっき法にて、Ａｕめっきを行い、前記各
ビンの先端部に厚さＺＯ，ａのＡｕバンプを形成した。Thereafter, Au plating was performed by electroplating to form an Au bump with a thickness of ZO,a at the tip of each bottle.
レジスト層の除去後十分水洗し、乾燥した。After removing the resist layer, it was thoroughly washed with water and dried.
このようにして得られたバンプ付リードを存するフィル
ムキャリアを用いて、各リードを対応するｔＣチップ上
の電極にホンディングした結果、十分な接合強度が得ら
れ、ＩＣチップの破損も生じなかった。Using the thus obtained film carrier containing the bumped leads, each lead was bonded to the corresponding electrode on the tC chip, resulting in sufficient bonding strength and no damage to the IC chip. .
（実施例２）
実施例１と同様の方法にて、２８ピンＣｕ箔パターンを
形成し、同様のバンプ形成のための開口部を残したパタ
ーンのレジスト層を形成した。(Example 2) A 28-pin Cu foil pattern was formed in the same manner as in Example 1, and a resist layer with a similar pattern in which openings for forming bumps were left was formed.
その後、電気めっき法にて、まず厚さ１５−のＣｕをめ
っきし、次いで厚さ５ＩａのＡｕをめっきし、第３図に
示すような二重金属めっき層のバンプ（計２０−厚）を
形成した。Then, by electroplating, first plate Cu with a thickness of 15 mm, and then plate with Au with a thickness of 5 Ia, forming bumps (20 mm in total) with a double metal plating layer as shown in Fig. 3. did.
レジスト層の除去後、十分水洗し、乾燥した。After removing the resist layer, it was thoroughly washed with water and dried.
このようにして得られたバンプ付リードを有するフィル
ムキャリアを用いて、各リードを対応するＩＣチップ上
の電極にボンディングした結果、十分な接合強度が得ら
れ、ＩＣチップの破損も生じなかった。Using the thus obtained film carrier having bumped leads, each lead was bonded to the corresponding electrode on the IC chip, and as a result, sufficient bonding strength was obtained and no damage to the IC chip occurred.
〈発明の効果〉
本発明の半導体装置用フィルムキャリアによれば、バン
プをフィルムキャリアのリード側にめっきにより形成す
るため、従来、ＩＣチップの電極側にバンプを形成して
いたのに比べ製造工程が簡素化され、これにより蹟度が
高まりデバイスの信頼性が向上するとともに実装コスト
も低減する。<Effects of the Invention> According to the film carrier for semiconductor devices of the present invention, the bumps are formed on the lead side of the film carrier by plating, so the manufacturing process is shorter than conventional bumps formed on the electrode side of the IC chip. This simplifies the design process, thereby increasing robustness, improving device reliability, and reducing implementation costs.
特に従来ではＩＣチップに切断分離する前のウェハ状態
でバンプの形成を行っていたため、不良素子に対しても
バンプが形成されることになり、金のような高価なバン
プ金属の浪費となっていたが、本発明ではこのようなこ
とがなく、材料コストの低減が図れる。In particular, in the past, bumps were formed on the wafer before it was cut and separated into IC chips, so bumps were also formed on defective elements, resulting in a waste of expensive bump metals such as gold. However, in the present invention, this problem does not occur, and material costs can be reduced.
また、本発明のフィルムキャリアは、ハーフエツチング
等によりインナーリードにバンプを一体的に形成するも
のと異なり、リードの構成金属（例えば硬質の銅箔）に
かかわらず、バンプ金属として適した性質（例えばポン
ディング密着性やＩＣチップ上の電極損傷防止のための
軟質性）の金属を選択することができる。従ってリード
に悪影響を与えることなく、ポンディング性能を向上さ
せることが可能となり、デバイスの信頼性が向上する。Furthermore, unlike those in which bumps are integrally formed on inner leads by half-etching or the like, the film carrier of the present invention has properties suitable for bump metal (e.g., regardless of the constituent metal of the leads (e.g., hard copper foil) A metal with good bonding adhesion and softness to prevent damage to the electrodes on the IC chip can be selected. Therefore, it is possible to improve the bonding performance without adversely affecting the leads, and the reliability of the device is improved.
第１図は、本発明の半導体装置用フィルムキャリアの部
分平面図である。
第２図は、本発明の半導体装置用フィルムキャリアのイ
ンナーリードをＩＣチップの電極にポンディングする部
分を示す部分側面断面図である。
第３図は、バンプを多層の金属めっきで構成した場合の
インナーリード部の部分側面断面図である。
第４図および第５図は、本発明の半導体装置用フィルム
キャリアの製造工程を示すインナーリード部の側面断面
図である。
第６図は、従来のバンプ金属付ＩＣチップとフィルムキ
ャリアのインナーリードとを示す部分側面断面図である
。
符号の説明
１・・・・フィルムキャリア、
２・・・・フィルム、
３・・・・スプロケットホール、
４・・・・デバイスホール、
５・・・・銅箔（リード）、
６・・・・インナーリード、
７・・・・バンプ、
７１・・・・Ｃｕめっき層、
８・・・・Ａｕめっき層、
９・・・・ＩＣチップ１
．０・・・・電極（Ａｆｆｉｆｆ上）、１１・・・・保
護膜、
１２・・・・レジスト層、
１３・・・・開口部、
１４・・・・多層金属膜
ＦＩＧ、４ ＦＩＧ、５Ｆ Ｉ Ｇ、
６FIG. 1 is a partial plan view of a film carrier for a semiconductor device according to the present invention. FIG. 2 is a partial side sectional view showing a portion where the inner lead of the film carrier for a semiconductor device of the present invention is bonded to the electrode of an IC chip. FIG. 3 is a partial side sectional view of the inner lead portion when the bump is formed of multilayer metal plating. 4 and 5 are side sectional views of the inner lead portion showing the manufacturing process of the film carrier for a semiconductor device of the present invention. FIG. 6 is a partial side sectional view showing a conventional IC chip with metal bumps and inner leads of a film carrier. Explanation of symbols 1... Film carrier, 2... Film, 3... Sprocket hole, 4... Device hole, 5... Copper foil (lead), 6... Inner lead, 7...Bump, 71...Cu plating layer, 8...Au plating layer, 9...IC chip 1. 0...Electrode (Affiff top), 11...Protective film, 12...Resist layer, 13...Opening, 14...Multilayer metal film FIG, 4 FIG, 5F I G.
6
Claims (1)
膜を貼着し、リードを形成してなる半導体装置用フィル
ムキャリアにおいて、 前記リードの先端部分にめっきにより少なくとも一層の
バンプを形成してなることを特徴とする半導体装置用フ
ィルムキャリア。(1) In a film carrier for a semiconductor device in which a conductor film with a desired pattern is adhered to a flexible insulating film to form leads, at least one layer of bumps is formed by plating on the tips of the leads. A film carrier for semiconductor devices characterized by:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61115746A JPS62272546A (en) | 1986-05-20 | 1986-05-20 | Film carrier for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61115746A JPS62272546A (en) | 1986-05-20 | 1986-05-20 | Film carrier for semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62272546A true JPS62272546A (en) | 1987-11-26 |
Family
ID=14670027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61115746A Pending JPS62272546A (en) | 1986-05-20 | 1986-05-20 | Film carrier for semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62272546A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01248534A (en) * | 1988-03-29 | 1989-10-04 | Sonitsukusu:Kk | Formation of bump |
| US5057456A (en) * | 1988-08-23 | 1991-10-15 | Bull, S.A. | Method of manufacturing a tab semiconductor package by securing a thin insulating frame to inner leads of the package |
| WO2000015015A1 (en) * | 1998-09-03 | 2000-03-16 | Ibiden Co., Ltd. | Multilayer printed wiring board and method for manufacturing the same |
| USRE41721E1 (en) * | 1994-12-20 | 2010-09-21 | Renesas Electronics Corporation | Semiconductor device having an improved connected arrangement between a semiconductor pellet and base substrate electrodes |
-
1986
- 1986-05-20 JP JP61115746A patent/JPS62272546A/en active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01248534A (en) * | 1988-03-29 | 1989-10-04 | Sonitsukusu:Kk | Formation of bump |
| US5057456A (en) * | 1988-08-23 | 1991-10-15 | Bull, S.A. | Method of manufacturing a tab semiconductor package by securing a thin insulating frame to inner leads of the package |
| USRE41721E1 (en) * | 1994-12-20 | 2010-09-21 | Renesas Electronics Corporation | Semiconductor device having an improved connected arrangement between a semiconductor pellet and base substrate electrodes |
| USRE41722E1 (en) * | 1994-12-20 | 2010-09-21 | Renesas Electronics Corp. | Semiconductor device having an improved connection arrangement between a semiconductor pellet and base substrate electrodes and a method of manufacture thereof |
| WO2000015015A1 (en) * | 1998-09-03 | 2000-03-16 | Ibiden Co., Ltd. | Multilayer printed wiring board and method for manufacturing the same |
| US7415761B2 (en) | 1998-09-03 | 2008-08-26 | Ibiden Co., Ltd. | Method of manufacturing multilayered circuit board |
| US7832098B2 (en) | 1998-09-03 | 2010-11-16 | Ibiden Co., Ltd. | Method of manufacturing a multilayered printed circuit board |
| US8148643B2 (en) | 1998-09-03 | 2012-04-03 | Ibiden Co., Ltd. | Multilayered printed circuit board and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101089449B1 (en) | Semiconductor device and method for manufacturing same | |
| KR100445072B1 (en) | Bumped chip carrier package using lead frame and method for manufacturing the same | |
| JP4400898B2 (en) | Chip size package and manufacturing method thereof | |
| JP4032063B2 (en) | Manufacturing method of semiconductor device | |
| US6258631B1 (en) | Semiconductor package and the manufacturing method | |
| US6787392B2 (en) | Structure and method of direct chip attach | |
| US6828688B2 (en) | Resin-sealed semiconductor device, circuit member used for the device, and method of manufacturing the circuit member | |
| US20030157792A1 (en) | Bump manufacturing method | |
| TW200306631A (en) | Wafer-level coated copper stud bumps | |
| US20060118940A1 (en) | Semiconductor device and method of fabricating the same | |
| US6372620B1 (en) | Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device | |
| JP2000277672A (en) | Lead frame, manufacture thereof, and semiconductor device | |
| JP2000195984A (en) | Semiconductor device, its manufacture carrier substrate therefor and its manufacture | |
| JP2000133763A (en) | Circuit member for resin-sealing semiconductor device and manufacture thereof | |
| JP3422144B2 (en) | Semiconductor package manufacturing method | |
| US7202421B2 (en) | Electronic elements, method for manufacturing electronic elements, circuit substrates, method for manufacturing circuit substrates, electronic devices and method for manufacturing electronic devices | |
| JPS62272546A (en) | Film carrier for semiconductor device | |
| US6716739B2 (en) | Bump manufacturing method | |
| US20030189249A1 (en) | Chip structure and wire bonding process suited for the same | |
| JPH061789B2 (en) | Film carrier for semiconductor device | |
| JP3889311B2 (en) | Printed wiring board | |
| US10957637B2 (en) | Quad flat no-lead package with wettable flanges | |
| KR100599636B1 (en) | The fabrication method of printed circuit board for BOC semiconductor package substrate having non-plate pattern | |
| JP2549277B2 (en) | Semiconductor device | |
| KR100325459B1 (en) | Chip size package manufacturing method |