JPS62263667A - 電子装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 嗜でとメ日日トヤ　　　　ｋ　モ　・ノ　、・ン　プ　
刀　　　Ａ”１首１１＋１町を、ｈ、旧１９・４竺ｊ）
電子装置に関し、特に実装密度を向上させる際に利用し
て有効な技術に関するものである。

〔従来の技術〕

ｔ’ｅｃｈｎｏｌｏｇｙ）日本版Ｊ　（Ｓｅｐｔｅｍｂ
ｅｒ　　１９８２、ｐｐ６９〜７７）には、ＩＣパッケ
ージングの動向と題して、各種パッケージの形状が記載
されている。

その概要は、平板状のパンケージの周囲に外部接続端子
を設けるか、或いはパッケージの下面：（外部接続端子
を設けたものである。

本発明者は、上記電子装置の実装密度を向上させるべく
種々の技術的検討を行った。以下は、公知とされた技術
ではないが、本発明者によって検討された技術であり、
その概要は次のとおりである。

第６図は、トランジスタに適用されるリードフレーム１
の一例を示すものであり、２，３，４゜５．６は外部接
続端子となる。そしてＡは半導体チップが固定される位
置を示し、点線で示した伜はパッケージ、すなわち封止
体の大きさを示すものである。

上記外部接続端子２〜６は第７図のように折り曲げられ
、パッケージされたときの平面形状は、第８図のように
なる。なお、記入された寸法は、トランジスタの電力損
失等を勘案して決定された大きさの一例を示すものであ
る。

〔発明が解決しようとする問題点〕

すなわち、上記平面形状から明らかなように、パッケー
ジの２側面に形成された外部接続端子が外側方向に折り
曲げられている。実装時には、上記外部接続端子を回路
パターン上に載置し、半田付けｊるのであるから、実装
面積としては外部接続端子２〜６の長さ分を見込んだも
のが必要になう。上記寸法によれば一辺が２．８ｍｍで
あるから、実装に必要な面積は最小で７．８４　＋ｕ’
になる。

一方、ＶＴＲ’ＰＴＶのチューナ等では、コイル等が多
用されているので、実装面積は縮小したいものの、コイ
ルの高さ分によって扁さ方向のスペースに余裕がある場
合がある。このような状態を考えると、上記トランジス
タを縦長構造にすれば、実装面積を小にして、必要なト
ランジスタ、ＩＣ等を実装することができる。

換言すれば、電子装置の体積を変えず、面積を縮小すれ
ば実装密度を向上し得ることになる。

そして、パッケージの外側方向に突出している外部接続
端子をパッケージ外に突出しない形状にすれば、実装面
積はパッケージの大きさに縮小し得ることに気づいた。

しかもパッケージは実装面に対し平板状にせず、縦長構
造にすれば、実装面積を更に縮小し得ろことに気づいた
。

本発明の目的は、実装面積を低減したトランジスタ、Ｉ
Ｃ等の電子装置を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書および添付図面から明らかになるであろう。

〔問題点を解決するだめの手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。

すなわち、封止体を縦長構造に形成し、実装時に上記封
止体を縦長構造に実装ｊる−の側面に上記封止体と実質
的に同一平面となる外部接続端子を形成するとともに、
上記−の平面に対し互いに対抗″ｆる他の側面から第２
の外部接続端子を封止体外に突出せしめてその先端部を
上記第１の外部接続端子と同一面に形成し、上記第１お
よび第２の外部接続端子をたとえばプリント基板に形成
された回路パターンに接触せしめて実装するものである
。

〔作用〕

上記した手段によれば、封止体の−の側面に形成された
外部接続端子を回路パターンに半田付は等により実装す
ると、この面に外部接続端子が形成されているので、上
記封止体外に延長された外部接続端子がなく、この分実
装面積が低減される上に、封止体が縦長に実装されるの
で、平板状に実装されろ場合に比較して更に実装面積を
低減することがでさ、トランジスタ、ＩＣ等の実装面積
を低減ｆろ−とい５本発明の目的を遣ｂＶするｒ−とが
できろ。

〔実施例−１〕 以下、第１図〜第４図を参照して本発明を適用した′電
子装置の第１実施例を説明する。

本実施例の特徴は、トランジスタをパッケージを縦長構
造になし、実装密度を低減したことにある。なお、上記
トランジスタは、Ｄｕａｌ　Ｇａｔｅ　ＦＥＴであるが
、これは本発明が適用されるトランジスタの一例であっ
て、上記トランジスタに限定されろものではない。

第１図は外部接続端子１１〜１４の折り曲げ形状を示す
ものであり、銅板等からなるリードフレームは、上記第
１図に示した形状と同一のものであってよい。

外部接続端子１１の先端部１１ａには、第１図に示すよ
うに半導体チップ１５が固定され、他の外部接続端子１
２〜１４の各先端部１２ａ〜１４ａはインナーリードと
なる。そして半導体チップ１５と各インナーリードとは
、ワイヤボンディングされる。なお、第１図に示す点線
は、樹脂封止後のパッケージの大きさを示すものである
。

上記外部接続端子１１．１４は、本発明でいう第１の外
部接続端子に相当し、上記外部接続端子１２．１３は本
発明でいう第２の外部接続端子に相当する。

第２図はパッケージされたトランジスタＱの形状を示す
斜視図であり、パッケージＰの互いに対抗する側面Ｐａ
、Ｐｂは、本発明でいう一方の側面と他方の側面に相当
する。

一方の側面Ｐａから第１の外部接続端子１１゜１４が突
出し、その先端部１１ｂ、１４ｂは側面Ｐａに石って外
側方向に折り曲げられている。

他方の一側面Ｐｂから第２の外部接続端子１２゜１３が
突出し、その先端部１２ｂ、１３ｂは第２図および第３
図に示すようにパンケージＰの外側方向に折り曲げられ
ている。そして、上記第１および第２の外部接続端子の
先端部１１ａ〜１４ｂは同一平面、換言すれば面一にな
されている。

第３図は上記Ｐａ方向からみたトランジスタＱの平面図
であり、記入した数字は平面の寸法を示すものである。

そして実装面積は、２．８龍Ｘ１．８５ＩＩＩ１１によ
って決定され、面積は５゜１８龍となる。上記検討例の
実装面積が７．８４１１１’であるから大幅に低減され
ることになる。

なお、実装面積は上記のように低減されるものの、高さ
Ｈは検討例における長さＬに相当し不変であるとする。

この結果、トランジスタＱの電力損失等に対する特性が
低下することはない。

ところで、第２図に示すように先端部１１ｂ。

１４ｂは一側面Ｐａの段差部２１に形成され、両者の表
面が実質的に面一になるようになされている。

一側面Ｐ　ａには、実装時にトランジスタＱ　ヲｕ置決
め、固定すうだめの接着剤が塗布される。上記折り曲げ
部１１ｂ〜１４ｂは、プリント基板に形成された回路パ
ターン（何れも図示せず）上に接触するように位置決め
され、接着剤によって固定されろ。次いで半田付けによ
り実装される。

したがって、上記構造のトランジスタＱによれば、バク
ケージＰが縦長構造に形成され、しかも外部接続端子１
１．１４がパッケージの横方向に突出していないため、
実装面積が大幅に低減されろ。しかもパッケージＰの体
積は、上記検討例と同一であることから、電力損失は同
一にすることができろ。

上記実施例で示したトランジスタＱは下記の如き効果を
奏する。

（１）トランジスタパッケージの平面面積の小な一側面
に外部接続端子を形成し、しかも上記外部接続端子のパ
ッケージ外への突出部分を無くしたので、トランジスタ
の実装面積を低減ｊる、という効果が得られろ。

（２）上記（１）により、電子機器の実装密度を向上し
得る、という効果が得られる８ （３）上記（２）により、電子機器の小型化が容易にな
る、という効果が得られる。

（４）トランジスタのパッケージを縦長構造にして実装
し得るので、パンケージの体積を小にｊる必要かなく、
トランジスタの電力損失等が制約され（５）外部接続端
子の折り曲げ部をパッケージの一側面と実質的に同一平
面とし、上記折り曲げ部を回路パターン上に接触せしめ
て、接着剤により位置決め、固定ができるようにしたこ
とにより、トランジスタの自動装着、自動実装が可能に
なる、という効果が得られる。

なお、上記実施例は、本発明をトランジスタに適用した
ものであるが、半導体集積回路（以下に？いてＩＣとい
う）にも適用することができる。

〔実施例−２〕 次に、第４図および第５図を参照して本発明の第２実施
例を説明する。

本実施例と上記実施例との相違点は、本発明をデュアル
インライン型のＩＣに適用したことにある。

ＩＣ２１において、Ｐはパンケージを示し、−側面Ｐａ
に形成された外部接続端子２２と他の側面ｐｂに形成さ
れた外部接続端子２３とは、上記折り曲げ部１３ｂ、１
４ｂと同様にして形成されたもので名、乙−ノ（、、々
−、・ンＴ）　Ｌ＋ＩヅＩが÷σ）　ト　ヘ　１Ｆ＝≠
よに廿瑯ご圧である。

したがって、上記外部接続端子２２．２３を用いて実装
した場合、実装面積は上記第１実施例同様に、側面Ｐａ
またはｐｂの面積と、外部接続端子２３の面積との和に
よって決定される。そして上記同様に、実装面積が低減
される。

本実施例は、上記同様の効果を有するうえに、下記の如
き効果を奏する。

（６）ＩＣの一側面に複数の外部接続端子を面一に形成
してパッケージの実装面に外部接続端子を形成するとと
もに、他の側面から突出した複数の外部接続端子の先端
部を上記外部接続端子と同一平面になるように折り曲げ
ろことにより、ＩＣの実装時の平面面積が低減するので
、実装面積を低減する、という効果が得られる。

（７）ＩＣのパッケージを縦長構造にしたので、ＩＣの
実装面積を小にしたにも関らず、ＩＣの体積を大にｆ石
ことかでき、ＩＣの集積度を向上し得る、という効果が
得られる。

以上に、本発明者によってなされた発明を実施例にもと
づき具体的に説明したが、本発明は上記実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲で稿々変
形可能であることはいうまでもない。例えば、上記折り
曲げ部１２ｂ、１３ｂ。

２３をパッケージの実装面となる側面Ｐａに沿うように
折り曲げてもよい。この場合、トランジスタＱ、ＩＣ２
１の何れについても実装面積を更に低減することができ
る。

以上の説明では、主として本発明者によってなされた発
明をその背景となった利用分野であるトランジスタ等に
適用した場合について説明したが、それに限定されるも
のではな（、例えばハイブリッドＩＣに利用することも
できる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。

すなわち、トランジスタ、ＩＣの如き電子装置の外部接
続端子をパンケージの実装面となる一側面と面一に形成
するとともに、上記パッケージな縦長構造として、電子
装置の電力損失等の機能を損うことな（実装面積を低減
する、という効果を得ろものである。

【図面の簡単な説明】

第１図〜第３図は本発明を適用した電子装置の第］実施
例を示すものであり、 第１図は外部接続端子の折り曲げ構造を示す斜視図、 第２図はトランジスタの外形を示す斜視図、第３図は実
装面積を示す平面図、 第４図は本発明の第２実施例を示すＩＣの斜視図、 第５図は上記ＩＣの他の斜視図、 第６図は本発明に先立って検討されたリードフレームの
平面図、 第７図は上記リードフレームの折り曲げを示す斜視図、 第８図はトランジスタの平面図である。 Ｑ・・・トランジスタ、１１〜１４・・・外部接続端子
、・・・ＩＣ，Ｐａ、Ｐｂ・・・−側面、Ｐ・・・パッ
ケージ。 代理人　弁理士　　小　川　勝　男 第　　４　　図 第　　５　　図 ｄ 第　　６　　図 第　　７　　図

Claims (1)

【特許請求の範囲】
1. １、封止体によって封止される半導体チップと、一端が
   上記封止体内において上記半導体チップにワイヤを介し
   て接続され、かつ他端が上記封止体の互いに対抗する２
   側面のうちの一方の側面から上記封止体外に延長されて
   、この一方の側面に沿って折り曲げられる第１の外部接
   続端子と、上記封止体の他方の側面から突出し、かつそ
   の先端部が上記第１の外部接続端子と同一面になるよう
   に折り曲げられる第２の外部接続端子と、上記第１およ
   び第２の外部接続端子の上記折り曲げ部に対し縦長構造
   に形成された上記封止体と、をそれぞれ具備したことを
   特徴とする電子装置。