JPS62263660A - パツケ−ジとその製造方法 - Google Patents

パツケ−ジとその製造方法

Info

Publication number
JPS62263660A
JPS62263660A JP61107404A JP10740486A JPS62263660A JP S62263660 A JPS62263660 A JP S62263660A JP 61107404 A JP61107404 A JP 61107404A JP 10740486 A JP10740486 A JP 10740486A JP S62263660 A JPS62263660 A JP S62263660A
Authority
JP
Japan
Prior art keywords
layer
ceramic layer
metal
base
metal substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61107404A
Other languages
English (en)
Inventor
Noriaki Matsumura
紀明 松村
Eiji Kamijo
栄治 上條
Yasunori Ando
靖典 安東
Kiyoshi Ogata
潔 緒方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissin Electric Co Ltd
Original Assignee
Nissin Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissin Electric Co Ltd filed Critical Nissin Electric Co Ltd
Priority to JP61107404A priority Critical patent/JPS62263660A/ja
Priority to US07/048,357 priority patent/US4831212A/en
Publication of JPS62263660A publication Critical patent/JPS62263660A/ja
Priority to US07/168,056 priority patent/US4875284A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、rc、半導体素子等のチップ実装用のパッ
ケージとその製造方法に関する。
〔従来の技術〕
IC1半導体素子等のチップの大規模化、高集積化等の
進展により、チップからの熱の放熱等が問題となってき
ており、従来のアルミナ(A1203)製のパッケージ
に変わるものとして、■Be01AIN、SiC等の熱
伝導性の良好なセラミックスバ・7ケージ、■鉄板にほ
うろうがけをしたほうろうパンケージ、■金属基体に絶
8i物を接着剤で接着したパンケージ、■金属基体にセ
ラミックス粉末を溶射したパフケージ、■金属基体にP
VD法、CVD法等でセラミックス薄膜を成膜したパン
ケージ、■金属基体の表面に有機高分子の絶縁層を形成
したパッケージ、等が提案検討されている。
〔従来の技術の問題点〕 しかしながら、上記のようなパッケージにはそれぞれ次
のような問題があり、いずれも満足すべきものとは言い
難い。
■ Be05AIN、SiC等のセラミックスパッケー
ジは、アルミナパッケージに比較して熱伝導性は5〜2
0倍高いが、原料粉末の精製、粉末の粒度制御、成形、
焼結等の工程を経て製作されるため、工程が複雑である
。更に高温下(1500〜2000℃)での焼結を行わ
ねばならず、大形パッケージの製作が困難、熱歪みの発
生、コスト高等の欠点がある。特にBeOは熱伝導性が
高いが、有毒物質であり、高価であるため、非常に限定
された分野にしか利用できない。
■ はうろうパンケージは、650〜800°Cの高温
でほうろうフリットを溶融するため、絶縁層としてのほ
うろう層が0.5mm以上と厚く、熱伝導性が劣る。は
うろう層を薄くする(0.1+++m以下)と、ピンホ
ールの存在により絶縁耐圧が低下して実用化できない欠
点がある。
■ 金属基体にアルミナ等の絶縁物を接着したパッケー
ジでは、接着層での熱抵抗が増大すること、接着強度の
ばらつき等の欠点があり実用化はされていない。
■ 金属基体にセラミックス粉末を溶射したパッケージ
は、溶射絶縁層にピンホールが多く、絶縁耐圧および絶
縁層表面の平滑性に欠ける等の欠点がある。
■ 金属基体にPVD法、CVD法等でセラミックス薄
膜を成膜したパンケージは、セラミックス薄膜の形成に
500℃以上の高温処理が必要であり、金属基体の選択
余地、基体のなまりによる強度低下等に問題がある。更
に、薄膜と金属基体との密着性が弱く、膜質のばらつき
も大きい等の欠点がある。
■ 有機高分子薄膜層を持つパッケージは、高分子の耐
熱性が悪く、熱伝導性が小さく高熱放散性ではあり得な
い等の欠点がある。
一方、上記のような各種パッケージの絶縁物(層)上に
は、通常、チップとの接合や配線回路に用いるための金
属層が形成されているけれども、従来はこれを接着剤、
厚膜法、PVD法、CVD法等の技術を用いて形成して
おり、これらに共通する問題として、金属層の絶縁物層
に対する密着性が悪く、例えばリードの半田付は時の熱
応力等で剥離し易いという問題がある。また金属層の密
着性を高めるためには、プロセスの精密制御が必要であ
るためコスト高になるという問題もある。
〔発明の目的〕
そこでこの発明は、電気絶縁性、熱伝導性、信頼性等に
優れていると共に、金属層の密着性が高くて剥離しにく
く、しかも経済性の高いパッケージとその製造方法を提
供することを目的とする。
〔実施例〕
第1図は、この発明に係るパッケージの一例を示す断面
図である。このパッケージはCerDTPタイプのもの
であって、IC1半導体素子等のチップ40搭載用のベ
ースエ0と、当該ベース10上に被せて内部を封止する
ためのキャップ20を備えており、そしてリードフレー
ム60が当言亥パッケージの両側に配列されている。
詳述すると、ベース10は、チップ40搭載用の窪みを
有する金属基体11と、金属基体11上に形成された電
気絶縁性を有するセラミック層13と、セラミック層1
3上の周辺部から外周部にかけて所定の回路にパターン
化されて形成された金属層15と、金属基体11、セラ
ミック層13および金属層15の各界面付近にそれぞれ
形成されていてその1両側の構成物質を含んで成る混合
層12.14とを備えている。
そしてこの例では、ベース10の窪みの部分にチップ4
0が接合材30で接合、例えばロウ付けされており、チ
ップ40の電極とパターン化された金属層15とがA 
ll % A 1等のワイヤ50でそれぞれボンディン
グされており、更にパッケージの両側に導出された金属
層15にリードフレーム60がそれぞれ導電接合、例え
ばロウ付けされている。
一方キャップ20は、箱状をした金属基体21と、金属
基体21の前記ベース10と対向する側の周辺部に形成
された電気絶縁性を有するセラミック層23と、金属基
体21とセラミック層23の界面付近に形成されていて
両者の構成物質を含んで成る混合層22とを備えている
そしてこの例では、当該キャップ20を、上述のような
チップ40を搭載して配線したベース10上に被せて、
両者の間を例えば低融点ガラス等の封止材70で気密封
止している。
上記金属基体11.21の材質としては、熱伝導率が高
くかつ熱膨張率がチップ40のそれに近いものを選択す
るのが好ましく、例えばAI 、 A1合金、Cu S
Cu合金、ステンレス、Fe−42Ni、コバール等か
ら選ばれる。この場合、金5基体11および21の両者
の材質は、互いに同質でも異質でも良い。また金属基体
11.21の形状は、用途等に応じて、図示側以外の種
々のものが採り得る。
セラミック層13.23の種類としては、熱伝導性、電
気絶縁性に優れ誘電率が小さくかつ熱膨張率が搭載する
チップ40のそれに近いものを選択するのが好ましく、
例えば立方晶窒化ホウ素(C−BN)、立方晶BNを含
む窒化ホウ素(BN)、窒化アルミニウム<AIN) 
、リン化ホウ素(BP)、ダイヤモンド、ダイヤモンド
類似の炭素、窒化シリコン(Si3N4)等から選ばれ
る。
この場合、セラミック層13および23の両者の種類は
、互いに同質でも異質でも良い。またこの例では、キャ
ップ20側においては、その金属基体21の周辺部にの
みセラミック層23および混合層22を形成しているけ
れども、必要に応じて金属基体21のベース10と対向
する側の全面にそれらを形成しておいても良い。
金属層150種類としては、4電性等に優れたものを選
択するのが好ましく、例えばW、Mo、NiXCu、、
AI、Au、Ag、各種合金等から選ばれる。また当該
金属層15は、この例ではセラミック層13上のチップ
40の接合部付近には形成されていないけれども、必要
に応じてそこにも金属層15を形成しておいても良い。
尚、この例ではリードフレーム60は、金属層15の端
部をベース10の外周部まで延設しておいてそこで接合
するようにしているけれども、そのようにせずにリード
フレーム60の端部を折り曲げてベース10の上面部に
おいて金属層15と接合するようにしても良い。また上
記では、CerDIP形パンケージを例示したけれども
、この発明はそれに限定されるものではなく、他のタイ
プ、例えばSIP形、フラット(FP)形、チンプキャ
リャ形、プラグイン形等のパッケージにも適用すること
ができるのは勿論である。
上記のようなパッケージの特徴を列挙すれば次のとおり
である。
■ ベース10は、熱伝道性の便れた金属基体11上に
熱伝導性および電気絶縁性の優れたセラミック層13を
密着形成したものであるから、電気絶縁性および熱伝導
性に優れている。キャップ20も同様である。従って、
チップ40の熱による劣化や誤動作が少なく、高集積化
、高速化が可能である。
■ しかもベース10においては、金属基体11とセラ
ミック層13問およびセラミック層13と金属層15間
には接着剤を用いておらず、また混合層12.14の存
在によって金属基体11とセラミック層13間の界面お
よびセラミック層13と金属層15間の界面の組成がそ
れぞれ連続的に変化したものとなるため、金属基体11
とセラミック113間、更にはセラミック層13と金属
層15間の熱伝導が非常に良い。キャップ20において
も同様である。
■ 更に、ベース10においては、混合層12.14が
言わば喫のような作用をするので、金属基体11とセラ
ミック層13問およびセラミック層13と金属層15間
の密着性が高く従ってセラミ・ツク層13、金属層15
が剥離しにくい。また金属基体11とセラミック層13
問およびセラミック層13と金属層15間の熱膨張率の
違いを組成が連続的に変化している混合層12.14で
それぞれ吸収できるためクラックの発生も起こらない。
従って信顛性が高い。キャンプ20においても同様であ
る。
■ ベース10における金属基体11上のセラミンク層
13は十分に薄くすることが可能であり、そのようにす
ればベース10上に載せられるチップ40と金属基体1
1との熱伝導を一層良くすることができる。
■ ベース10、キャップ20共に、セラミックス基板
単独の場合に比べて、大面積のものを容易にかつ安価に
得ることができる。
次に上記のようなパッケージの製造方法の一例を第2図
を参照して説明する。第2図は、この発明に係る製造方
法を実施する装置の一例を示す概略図である。
まずベース10側の製造方法について説明すると、前述
したような金属基体11がホルダ80に取り付けられて
真空容器(図示省略)内に収納されており、当該金属基
体11に向けて蒸発源81およびイオン源84が配置さ
れている。金属基体11は、予め表面を研磨および洗浄
しておくのが好ましい。蒸発源81は例えば電子ビーム
蒸発源であり、蒸発材料82を加熱蒸気化して蒸着物質
83を金属基体11上に蒸着させることができる。
イオン#84は例えばバケット型イオン源が好ましく、
それによれば供給されたガスGをイオン化して均一で大
面積のイオン85を加速して金属基体11に向けて照射
することができるので、一度に大面積の処理が可能にな
る。尚、86は金属基体11上に形成される薄膜の膜厚
モニタである。
上記蒸着物質83およびイオン85の種類は、金属基体
11上にセラミック層13 (あるいは後述するように
金属基体21上にセラミック層23)を形成する場合は
その種類に応じて例えば次のような組み合わせとする。
■ セラミック層が立方晶BNまたは立方晶BNを含む
BHの場合 蒸着物質83としてホウ素(B)。イオン85として窒
素(N)イオン。
■ セラミック層がAINの場合 蒸着物質83としてアルミニウム(A1)。イオン85
として窒素イオン。もっともこの場合、金属基体11が
AIの場合は初期段階では当該金属基体11上にNイオ
ンを照射・注入するだけでも良い。その際の注入量は、
例えば1×1016〜lXl0I11イオン/cm2程
度にするのが好ましい。
そのようにすれば、スパッタを抑え、かつ抵抗率の高い
AINを形成することができる。
■ セラミック層がBPの場合 蒸着物質83としてホウ素。イオン85としてリン(P
)イオン。またはその逆。
■ セラミック層がダイヤモンドまたはダイヤモンド類
似の炭素の場合 蒸着物質83として炭素(C)。イオン85として炭素
イオン、水素イオン、アルゴン等の不活性ガスイオンの
1種以上、あるいはそれにダイヤモンド形成促進用にケ
イ素イオンを若干加えたもの。
■ セラミック層が5i3Nnの場合 蒸着物質83としてケイ素。イオン85として窒素イオ
ン。
処理に際しては、真空容器内を例えば10−5〜]、o
−7To r r程度にまで排気した後、まずセラミッ
ク層13を形成するために、蒸発源81からの上述のよ
うな蒸着物質83を金属基体11上に蒸着させるのと同
時に、またはそれと交互に、イオン源84からの上述の
ようなイオン85を金属基体11に向けて照射する。こ
れによって金属基体ll上に、イオン85の押し込み(
ノックオン)作用により、成膜の初期段階で前述したよ
うな混合層12が形成され、更に引き続いて前述したよ
うなセラミック層13が形成され、その結果例えば第1
図に示したようなベース10のセラミック7i!131
N下の部分が得られる。
上記の場合、蒸着物質/照射イオンの粒子比(組成比)
は、セラミック層13の種類に応じて適切な値をそれぞ
れ選ぶものとする。
また、イオン85の加速エネルギーは、50KeV程度
以下にするのが好ましい。これは、エネルギーがそれ以
上になると、イオン85のスパッタ作用により平滑な膜
面が得られなくなる恐れがあると共に、セラミック層1
3の内部に欠陥等の損傷部が多くなって良質のセラミッ
ク層13が得られなくなる恐れがあるからである。
更に、金属基体11の表面を加熱手段(図示省略)によ
って例えば数百〜500°C程度にまで加熱しながら膜
形成をしても良く、そのようにすれば上記損傷部や注入
イオンによるボリュームを軽減させることができると共
に、膜形成の反応を促進することができる場合もある。
そして上記のようにしてセラミックI’i13を形成し
た後、例えば上記のような蒸発源81およびイオン[8
4を用いて、セラミック層13に対して金属蒸気の蒸着
を行い、かつその後交互にまたはそれと同時に、加速さ
れた不活性ガスイオンの照射を行う。この場合、蒸着物
質83としては例えば、W、Mo、Ni、Cu、AI、
Au、Ag、各種合金等を用いる。またイオン85とし
ては、例えばアルゴン、キセノン、窒素等の不活性ガス
イオンを用いる。以上によって、セラミック層13上に
金属層15が、かつその界面付近に混合層14が形成さ
れる。
上記金属層15を所定回路にパターン化する方法として
は、所定のパターンをしたマスクを介して上記蒸着とイ
オン照射とを行っても良く、そのようにすれば別工程を
要することなく簡単に、セラミック層13上の一部分に
電気回路としてパターン化された金属層15を形成する
ことができる。
もっとも、所定の電気回路パターンを得る方法としては
、上記のようにして金属層15を形成した後、従来技術
であるエツチング法等によってそれをパターン化しても
良い。以上の結果例えば第1図に示したようなベース1
0が得られる。
上記の場合、金属層15の蒸着膜厚は、照射するイオン
85の飛程(平均射影飛程)程度とするのが好ましい。
そのようにすれば、金属層15とセラミック層13のち
ょうど界面付近に効果的に混合層14を形成することが
できるからである。
尚、混合層14を形成した後に更に金属層15の厚みを
成長させる蒸着を行っても良い。
またイオン85の加速エネルギーは、50Ke■程度以
下にするのが好ましい。これは、エネルギーがそれ以上
になると、イオン85のスパッタ作用により平滑な膜面
が得られなくなる恐れがあるからである。
更に上記処理は、セラミック層13の表面を加熱手段(
図示省略)によって数百〜400 ’C程度にまで加熱
しながら行っても良く、そのようにすれば金属層15と
セラミック層13とのなじみを良くして混合層14を効
率良く形成することができる。
次にキャップ20の製造方法について説明すると、例え
ば第2図のホルダ80に前述したような金属基体21を
取り付け、上述したベース10の製造の場合と同様に、
金属基体21に対して前述したような蒸着物質83の蒸
着と加速されたイオン85の照射とを行うことによって
、当該金属基体21上にセラミック層23を、かつ両者
の界面付近に混合層22を形成する。これによってキャ
ップ20が製造される。この場合、金属基体21の周辺
部のみにセラミック層23等を形成する場合は、マスク
等を使用しても良い。その池詳細は、前述したベース1
0のセラミック層13および混合層12形成の場合と同
様であるので、ここではその説明を省略する。
尚、上記金属基体21上へのセラミック層23等の形成
は、前述した金属基体11上へのセラミック層13等の
形成と同時に行うこともできるし、別工程で行っても良
い。
そして上記のようにしてベース10およびキャップ20
を形成した後は、それらを使用して、前述したような公
知の手段で、ベース10の金属層15とリードフレーム
60とを接合し、ベース10にチップ40を搭載し、チ
ップ40と金属層15とをワイヤボンドし、キャップ2
0を被せて封止材70で封止することにより、第1図に
示したようなデバイスを得ることができる。
上記のような製造方法の特徴を列挙すれば次のとおりで
ある。
■ 比較的低温(例えば数百℃以下)で処理できるため
、熱による歪み、クランクの発生が無く、良質のパッケ
ージが得られる。
■ 不純物が少なく、膜質、膜厚の均一なセラミック層
13.23が得られるため、電気絶縁性および熱伝導性
に優れたパッケージが得られる。
■ セラミック層13.23として薄いものを形成可能
であり、従ってこの点からも熱伝導性の高いパッケージ
が得られる。
■ 混合層重2.14.22によって密着性の高いセラ
ミック層13.23および金属層15が得られるので、
各層が剥離しに<<、信頼性の高いパッケージが得られ
る。
■ 表面の平滑性の良いセラミック層13が得られるた
め、チップ40との密着性や熱伝導性の良いパッケージ
が得られる。
■ 一度に大面積の処理が可能であり、また工程も簡単
であるため、パッケージの低コスト化が可能である。
■ マクスを用いて金属層15のパターン化を行えば、
微細パターン化が可能であり、その結果多ピン化が容易
となってより集積度の高いICチップ等を実装すること
ができる。
〔発明の効果〕
以上のようにこの発明によれば、電気絶縁性、熱伝導性
、信頼性等に優れていると共に、金属層の密着性が高く
て剥離しにくく、しかも経済性の高いパッケージが得ら
れる。
【図面の簡単な説明】
第1図は、この発明に係るパッケージの一例を示す断面
図である。第2図は、この発明に係る製造方法を実施す
る装置の一例を示す概略図である。 10・・・ベース、20・・・キャップ、11.21・
・・金属基体、12.14.22・・・混合層、13.
23・・・セラミック層、15・・・金属層、40・・
・チップ、83・・・蒸着物質、85.・・イオン。

Claims (2)

    【特許請求の範囲】
  1. (1)チップ搭載用のベースと当該ベース上に被せるキ
    ャップを備えるパッケージにおいて、前記ベースが、金
    属基体と、金属基体上に形成された電気絶縁性を有する
    セラミック層と、セラミック層上の所定領域にパターン
    化されて形成された金属層と、金属基体、セラミック層
    および金属層の各界面付近にそれぞれ形成されていてそ
    の両側の構成物質を含んで成る混合層とを備えており、 前記キャップが、金属基体と、金属基体上の前記ベース
    と対向する側の少なくとも周辺部に形成された電気絶縁
    性を有するセラミック層と、金属基体とセラミック層の
    界面付近に形成されていて両者の構成物質を含んで成る
    混合層とを備えることを特徴とするパッケージ。
  2. (2)チップ搭載用のベースと当該ベースに被せるキャ
    ップを備えるパッケージの製造方法において、 前記ベースを製造する工程として、真空中において、金
    属基体に対して蒸気化された物質の蒸着と加速されたイ
    オンの照射とを行うことによって、当該金属基体上に電
    気絶縁性を有するセラミック層を、かつ両者の界面付近
    に両者の構成物質を含んで成る混合層を形成する工程と
    、当該工程によって形成されたセラミック層に対して金
    属蒸気の蒸着と加速された不活性ガスイオンの照射とを
    行うことによって、セラミック層上に金属層を、かつ両
    者の界面付近に両者の構成物質を含んで成る混合層を形
    成する工程と、当該金属層をパターン化する工程とを備
    えており、 前記キャップを製造する工程として、真空中で金属基体
    の少なくとも周辺部に対して、蒸気化された物質の蒸着
    と加速されたイオンの照射とを行うことによって、当該
    金属基体上の少なくとも周辺部に電気絶縁性を有するセ
    ラミック層を、かつ両者の界面付近に両者の構成物質を
    含んで成る混合層を形成する工程を備えていることを特
    徴とするパッケージの製造方法。
JP61107404A 1986-05-09 1986-05-09 パツケ−ジとその製造方法 Pending JPS62263660A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP61107404A JPS62263660A (ja) 1986-05-09 1986-05-09 パツケ−ジとその製造方法
US07/048,357 US4831212A (en) 1986-05-09 1987-05-11 Package for packing semiconductor devices and process for producing the same
US07/168,056 US4875284A (en) 1986-05-09 1988-03-14 Process for producing a package for packing semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61107404A JPS62263660A (ja) 1986-05-09 1986-05-09 パツケ−ジとその製造方法

Publications (1)

Publication Number Publication Date
JPS62263660A true JPS62263660A (ja) 1987-11-16

Family

ID=14458288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61107404A Pending JPS62263660A (ja) 1986-05-09 1986-05-09 パツケ−ジとその製造方法

Country Status (1)

Country Link
JP (1) JPS62263660A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6220765B1 (en) 1997-08-27 2001-04-24 Sumitomo Electric Industries, Ltd. Hermetically sealed optical-semiconductor container and optical-semiconductor module

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6220765B1 (en) 1997-08-27 2001-04-24 Sumitomo Electric Industries, Ltd. Hermetically sealed optical-semiconductor container and optical-semiconductor module
US6345917B2 (en) 1997-08-27 2002-02-12 Sumitomo Electric Industries, Ltd. Hermetically sealed optical-semiconductor container and optical-semiconductor module

Similar Documents

Publication Publication Date Title
US4875284A (en) Process for producing a package for packing semiconductor devices
KR100745872B1 (ko) 구리/다이아몬드 복합체 물질을 갖는 반도체 기판 및 그의제조방법
JPS5815241A (ja) 半導体装置用基板
JP2694668B2 (ja) 基板保持装置
JP3449333B2 (ja) 半導体装置の製造方法
US3386906A (en) Transistor base and method of making the same
US5250327A (en) Composite substrate and process for producing the same
JPS62263660A (ja) パツケ−ジとその製造方法
EP3302010A1 (en) Circuit board and method for producing a circuit board
JPS62224048A (ja) ダイヤモンド膜製半導体基板の製造方法
JP2512898B2 (ja) 絶縁基体とその製造方法
JPS62254449A (ja) 複合基体とその製造方法
JP3569093B2 (ja) 配線基板およびその製造方法
JPS62182182A (ja) 金属化面を有する窒化アルミニウム焼結体
JPS62257794A (ja) 積層配線基板とその製造方法
JP2600336B2 (ja) 高熱伝導性ic用基材の作製方法
JPH02153883A (ja) 高熱伝導性基板およびその製造方法
JPS62256648A (ja) 配線基板とその製造方法
JPS63285941A (ja) 電子回路基板,電子回路基板の製造方法及び電子回路装置
JP2000294696A (ja) 電子回路用部材およびその製造方法
JPS61288447A (ja) 半導体素子塔載用基板
JPH08250465A (ja) 半導体プラズマ処理装置の電極カバー
JPS6120358A (ja) 半導体素子搭載用基板
JP3663883B2 (ja) 回路基板の製造方法および電子部品の製造方法
JPH0794355B2 (ja) 金属化面を有する窒化アルミニウム焼結体の製造方法