JPS62262107A - エミユレ−タ用pioシミユレ−タ装置 - Google Patents
エミユレ−タ用pioシミユレ−タ装置Info
- Publication number
- JPS62262107A JPS62262107A JP61103883A JP10388386A JPS62262107A JP S62262107 A JPS62262107 A JP S62262107A JP 61103883 A JP61103883 A JP 61103883A JP 10388386 A JP10388386 A JP 10388386A JP S62262107 A JPS62262107 A JP S62262107A
- Authority
- JP
- Japan
- Prior art keywords
- personal computer
- simulated circuit
- input
- emulator
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004088 simulation Methods 0.000 claims description 27
- 238000012360 testing method Methods 0.000 claims description 17
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000003825 pressing Methods 0.000 description 1
Landscapes
- Programmable Controllers (AREA)
- Testing And Monitoring For Control Systems (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はプログラマブルコントローラの実機なしにそ
のソフトウェア(以下S/Wという)試験が行なえるエ
ミュレータS/W試験装置のエミュレータ用PIOシミ
ュレータ装置に関するものである。
のソフトウェア(以下S/Wという)試験が行なえるエ
ミュレータS/W試験装置のエミュレータ用PIOシミ
ュレータ装置に関するものである。
第5図は従来のプログラマブルコントローラのS/W試
験システムのシステム構成図であり、図において、1は
実機プログラマブルコントローラ、2は実機プログラマ
ブルコントローラlの入出力部、3は模擬回路、4は入
出力部2と模擬回路3とを接続するためのケーブルであ
る。
験システムのシステム構成図であり、図において、1は
実機プログラマブルコントローラ、2は実機プログラマ
ブルコントローラlの入出力部、3は模擬回路、4は入
出力部2と模擬回路3とを接続するためのケーブルであ
る。
次に動作について説明する。プログラマブルコントロー
ラのS/W試験において、まず、制御されるべきプロセ
ス側に相当する動作を模擬回路3で作る。この模擬回路
3と実機プログラマブルコントローラ1の入出力部2と
をケーブル4によって接続する。ここで、実機プログラ
マブルコントローラ1のプログラムを実行させると、実
機プログラマブルコントローラ1の入出力部2より出力
信号が模擬回路3へ出力される。模擬回路3はこの出力
信号に応じて返送信号を作成して実機プログラマブルコ
ントローラ1の入出力部2へ入力する。この模擬回路3
からの返送信号が入力されたのを確認して、プログラム
が正常に動作しているか否かを試験する。
ラのS/W試験において、まず、制御されるべきプロセ
ス側に相当する動作を模擬回路3で作る。この模擬回路
3と実機プログラマブルコントローラ1の入出力部2と
をケーブル4によって接続する。ここで、実機プログラ
マブルコントローラ1のプログラムを実行させると、実
機プログラマブルコントローラ1の入出力部2より出力
信号が模擬回路3へ出力される。模擬回路3はこの出力
信号に応じて返送信号を作成して実機プログラマブルコ
ントローラ1の入出力部2へ入力する。この模擬回路3
からの返送信号が入力されたのを確認して、プログラム
が正常に動作しているか否かを試験する。
従来のプログラマブルコントローラのS/W試験システ
ムは以上のように構成されているので、模擬回路と実機
プログラマブルコントローラの入出力部との間をいちい
ちケーブルで接続しなければならず、準備時間がかかる
ものであり、また、模擬回路も動作が複雑なものは容易
に組むことができないなどの問題点があった。
ムは以上のように構成されているので、模擬回路と実機
プログラマブルコントローラの入出力部との間をいちい
ちケーブルで接続しなければならず、準備時間がかかる
ものであり、また、模擬回路も動作が複雑なものは容易
に組むことができないなどの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、エミュレータを用いたプログラマブルコント
ローラのS/W試験において、簡単に模擬回路を組むこ
とができ、模擬回路動作もかなり複雑なものまで実現で
きるとともに、準備に時間がかからず、コントローラの
入出力部の単体動作も入力およびモニタできるエミュレ
ータ用PIOシミエレータ装置を得ることを目的とする
。
たもので、エミュレータを用いたプログラマブルコント
ローラのS/W試験において、簡単に模擬回路を組むこ
とができ、模擬回路動作もかなり複雑なものまで実現で
きるとともに、準備に時間がかからず、コントローラの
入出力部の単体動作も入力およびモニタできるエミュレ
ータ用PIOシミエレータ装置を得ることを目的とする
。
この発明に係るエミュレータ用PIOシミュレータ装x
は、プログラマブルコントローラの入出力部及び模擬回
路をパーソナルコンピュータ(以下パソコンという)に
置きかえ、そのパソコン内にキーボード操作で選択可能
な幾種類もの標準模擬回路を用意したものである。
は、プログラマブルコントローラの入出力部及び模擬回
路をパーソナルコンピュータ(以下パソコンという)に
置きかえ、そのパソコン内にキーボード操作で選択可能
な幾種類もの標準模擬回路を用意したものである。
この発明におけるエミュレータ用PIOシミュレータ装
置は、パソコンのキーボード操作によって所定の標準模
擬回路を選択し、入出力番号を入力することによって模
擬回路を形成して、そのS/Wによって人出力部単体及
び入出力部と前記模擬回路の組合せ動作を実現する。
置は、パソコンのキーボード操作によって所定の標準模
擬回路を選択し、入出力番号を入力することによって模
擬回路を形成して、そのS/Wによって人出力部単体及
び入出力部と前記模擬回路の組合せ動作を実現する。
以下、この発明の一実施例を図について説明する。第1
図はこの発明の一実施例によるエミュレータ用PIOシ
ミュレータ装置を示すシステム構成図であり、第2図は
そのパソコンによる標準模擬回路の選択を説明するため
の構成図である。
図はこの発明の一実施例によるエミュレータ用PIOシ
ミュレータ装置を示すシステム構成図であり、第2図は
そのパソコンによる標準模擬回路の選択を説明するため
の構成図である。
第1図において、5はエミュレータ用計算機の計算機本
体、6はパソコン、7は計算機本体5内のパソコン支(
lプログラム、8は計算機本体5内の筆記憶領域、9は
上記Ja領域8内の入出力番号格納領域、10は主記憶
領域8内の被試験S/Wソース空間、11は計算機本体
5内の模擬回路動作実行プログラム、12はエミュレー
タ用S/Wである。また、第2図において、13は前記
パソコン6のパソコン本体、14はそのパソコン本体1
3内の標準模擬回路画面支援プログラム、15は標準模
擬回路選択画面、16は標準模擬回路画面、17はパソ
コン6のキーボードである。
体、6はパソコン、7は計算機本体5内のパソコン支(
lプログラム、8は計算機本体5内の筆記憶領域、9は
上記Ja領域8内の入出力番号格納領域、10は主記憶
領域8内の被試験S/Wソース空間、11は計算機本体
5内の模擬回路動作実行プログラム、12はエミュレー
タ用S/Wである。また、第2図において、13は前記
パソコン6のパソコン本体、14はそのパソコン本体1
3内の標準模擬回路画面支援プログラム、15は標準模
擬回路選択画面、16は標準模擬回路画面、17はパソ
コン6のキーボードである。
次に動作について説明する。このように構成されたエミ
ュレータ用PIOシミュレータ装置を使−用してS/W
試験をする場合、まず、パソコン6のキーボード17掻
作により標準模擬回路選択画面の呼び出しが行なわれる
。これによって、パソコン6の画面は標準模擬回路選択
画面15となる。
ュレータ用PIOシミュレータ装置を使−用してS/W
試験をする場合、まず、パソコン6のキーボード17掻
作により標準模擬回路選択画面の呼び出しが行なわれる
。これによって、パソコン6の画面は標準模擬回路選択
画面15となる。
つぎに、パソコン6のキーボード17操作により標準模
擬回路1画面選択が行なわれると、パソコン6の画面は
標準模擬回路画面16となる。ここで、パソコン6のキ
ーボード17より入出力番号が入力される0次いでこの
入出力番号の入力が完了したか否かチェックされ、入力
が完了していなければ、さらに標準模擬回路画面16の
変更の必要性がチェックされる。標準模擬回路画面16
がそのままでよければ、再度パソコン6のキーボード1
7により入出力番号の入力を行ない、標準模擬回路画面
16を変更する必要性があれば、パソコン6のキーボー
ド17ti作によって標準模擬回路選択画面の呼び出し
に処理を戻す。入出力番号の入力が完了すると模擬回路
の形成が完了する。第3図はその過程を示すフローチャ
ートである。
擬回路1画面選択が行なわれると、パソコン6の画面は
標準模擬回路画面16となる。ここで、パソコン6のキ
ーボード17より入出力番号が入力される0次いでこの
入出力番号の入力が完了したか否かチェックされ、入力
が完了していなければ、さらに標準模擬回路画面16の
変更の必要性がチェックされる。標準模擬回路画面16
がそのままでよければ、再度パソコン6のキーボード1
7により入出力番号の入力を行ない、標準模擬回路画面
16を変更する必要性があれば、パソコン6のキーボー
ド17ti作によって標準模擬回路選択画面の呼び出し
に処理を戻す。入出力番号の入力が完了すると模擬回路
の形成が完了する。第3図はその過程を示すフローチャ
ートである。
第3図のフローチャートに基づいて模擬回路を組むこと
で、入出力番号が計算機本体5内のパソコン支援プログ
ラム7によって、主記憶領域8内の入出力番号格納領域
9に格納される。その後、エミュレータ用S/W12に
よって、従来通り被試験S/Wをロードしてそのプログ
ラムを実行すると、主記憶領域8内の被試験S/Wソー
ス空間10のメモリの内容が変化する。そこで、模擬回
路動作実行プログラム11により、前記入出力番号格納
領域9に格納されている出力番号に対応している、被試
験S/Wソース空間10のメモリ変化に応じて模擬回路
動作を実行する。ここで、この模擬回路動作は模擬回路
動作実行プログラム11によって、パソコン6から入力
された入出力番号のみについて実行される。この模擬回
路動作の実行によって、実プロセスによる“運転“、“
停止”といった信号に対応した信号が対応する入力番号
のメモリへ返され、これによってプログラマブルコント
ローラのS/W試験が行なわれる。
で、入出力番号が計算機本体5内のパソコン支援プログ
ラム7によって、主記憶領域8内の入出力番号格納領域
9に格納される。その後、エミュレータ用S/W12に
よって、従来通り被試験S/Wをロードしてそのプログ
ラムを実行すると、主記憶領域8内の被試験S/Wソー
ス空間10のメモリの内容が変化する。そこで、模擬回
路動作実行プログラム11により、前記入出力番号格納
領域9に格納されている出力番号に対応している、被試
験S/Wソース空間10のメモリ変化に応じて模擬回路
動作を実行する。ここで、この模擬回路動作は模擬回路
動作実行プログラム11によって、パソコン6から入力
された入出力番号のみについて実行される。この模擬回
路動作の実行によって、実プロセスによる“運転“、“
停止”といった信号に対応した信号が対応する入力番号
のメモリへ返され、これによってプログラマブルコント
ローラのS/W試験が行なわれる。
上記実施例では、エミュレータ用計算機の計算機本体5
が模擬回路動作実行プログラム11を持っていたが、こ
れはパソコン6が持っていてもよく、その場合、計算機
本体5とパソコン6との間では入出力データのみの通信
となる。また、このようにパソコン6側に模擬回路動作
実行プログラム11を持たせた場合には、エミュレータ
用ばかりでなく、実機プログラマブルコントローラにイ
ンターフェースを介して使用することもできる。
が模擬回路動作実行プログラム11を持っていたが、こ
れはパソコン6が持っていてもよく、その場合、計算機
本体5とパソコン6との間では入出力データのみの通信
となる。また、このようにパソコン6側に模擬回路動作
実行プログラム11を持たせた場合には、エミュレータ
用ばかりでなく、実機プログラマブルコントローラにイ
ンターフェースを介して使用することもできる。
第4図はそのような場合のシステム構成図であり、この
場合、実機プログラマブルコントローラ1の入出力部も
必要とせず、それはパソコン6によって肩がわりされる
0図において18はパソコン6とのインターフェース、
19はそのインターフェースケーブルである。
場合、実機プログラマブルコントローラ1の入出力部も
必要とせず、それはパソコン6によって肩がわりされる
0図において18はパソコン6とのインターフェース、
19はそのインターフェースケーブルである。
以上のように、この発明によればエミュレータによるプ
ログラマブルコントローラのS/W試験において、パソ
コン内に幾種類もの標準模擬口゛路を用意しておいて、
キーボード操作によって模擬回路の選択、形成を行なう
ように構成したので、比較的複雑な動作をする模擬回路
であっても簡単に素早(組めるようになり、準備のため
の作業時間も短縮でき、プロセスシミュレーションも効
率良く精度の高いものが得られる効果がある。
ログラマブルコントローラのS/W試験において、パソ
コン内に幾種類もの標準模擬口゛路を用意しておいて、
キーボード操作によって模擬回路の選択、形成を行なう
ように構成したので、比較的複雑な動作をする模擬回路
であっても簡単に素早(組めるようになり、準備のため
の作業時間も短縮でき、プロセスシミュレーションも効
率良く精度の高いものが得られる効果がある。
第1図はこの発明の一実施例によるプログラマブルコン
トローラのS/W試験装置を示すシステム構成図、第2
図はそのパソコンによる標準模擬回路の選択を説明する
ための構成図、第3図はその模擬回路の形成を説明する
ためのフローチャート、第4図は模擬回路動作プログラ
ムをパソコン側に持たせて実機プログラマブルコントロ
ーラと接続した場合の構成図、第5図は従来のプログラ
マブルコントローラのS/W試験システムを示すシステ
ム構成図である。 5はエミュレータ用計算機の計算機本体、6はパソコン
、13はパソコン本体、14は標準模擬回路画面支援プ
ログラム、15は標準模擬回路選択画面、16は標準模
擬回路画面、17はキーボード。 なお、図中、同一符号は同一、又は相当部分を示す。 (外2名)−°“ 第1図 第4図 第50
トローラのS/W試験装置を示すシステム構成図、第2
図はそのパソコンによる標準模擬回路の選択を説明する
ための構成図、第3図はその模擬回路の形成を説明する
ためのフローチャート、第4図は模擬回路動作プログラ
ムをパソコン側に持たせて実機プログラマブルコントロ
ーラと接続した場合の構成図、第5図は従来のプログラ
マブルコントローラのS/W試験システムを示すシステ
ム構成図である。 5はエミュレータ用計算機の計算機本体、6はパソコン
、13はパソコン本体、14は標準模擬回路画面支援プ
ログラム、15は標準模擬回路選択画面、16は標準模
擬回路画面、17はキーボード。 なお、図中、同一符号は同一、又は相当部分を示す。 (外2名)−°“ 第1図 第4図 第50
Claims (1)
- エミュレータ用計算機を用いてプログラマブルコントロ
ーラのソフトウェア試験を行なうためのエミュレータ用
PIOシミュレータにおいて、パソコン内に複数種類の
標準模擬回路を用意して、前記プログラマブルコントロ
ーラのソフトウェアを試験するにあたっての模擬回路を
、前記パソコンのキーボード操作によって、所定の標準
模擬回路を選択するとともに入出力番号を入力すること
により形成することを特徴とするエミュレータ用PIO
シミュレータ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61103883A JPS62262107A (ja) | 1986-05-08 | 1986-05-08 | エミユレ−タ用pioシミユレ−タ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61103883A JPS62262107A (ja) | 1986-05-08 | 1986-05-08 | エミユレ−タ用pioシミユレ−タ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62262107A true JPS62262107A (ja) | 1987-11-14 |
Family
ID=14365831
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61103883A Pending JPS62262107A (ja) | 1986-05-08 | 1986-05-08 | エミユレ−タ用pioシミユレ−タ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62262107A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01251206A (ja) * | 1988-03-31 | 1989-10-06 | Nissan Motor Co Ltd | シーケンサーのシュミレーション装置 |
-
1986
- 1986-05-08 JP JP61103883A patent/JPS62262107A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01251206A (ja) * | 1988-03-31 | 1989-10-06 | Nissan Motor Co Ltd | シーケンサーのシュミレーション装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5805867A (en) | Multi-processor simulation apparatus and method | |
EP0404482B1 (en) | Simulation of selected logic circuit designs | |
US9772918B2 (en) | Method for connecting an input/output interface of a testing device equipped for testing a control unit | |
JPS62262107A (ja) | エミユレ−タ用pioシミユレ−タ装置 | |
JP2791193B2 (ja) | プラント制御装置 | |
JPH0359476A (ja) | 電子回路の測定方法 | |
JP2615222B2 (ja) | 分散形ディジタル制御システムのオペレータズコンソール | |
JPH03130839A (ja) | オンラインシミュレーション方式 | |
JPS63177231A (ja) | 並列プログラムデバグ方式 | |
JPS63157244A (ja) | 周辺装置試験プログラムデバグ方式 | |
JPS6170610A (ja) | 数値制御装置 | |
JPS6381505A (ja) | シ−ケンサシユミレ−タ | |
JPS63257839A (ja) | 試験プログラムのデバツグ方式 | |
JPH11143613A (ja) | アプリケーション構成自動設定システム | |
JPH02232744A (ja) | シミュレータの構成制御方式 | |
JPH02184902A (ja) | シミュレーション機能付コントローラ | |
JPS5953583B2 (ja) | 切替装置 | |
JPH0589081A (ja) | 分散処理システムシミユレータ | |
JPS6299837A (ja) | 入出力処理装置の検査方式 | |
JPH0664541B2 (ja) | コマンド処理装置 | |
JPH01261735A (ja) | 分散処理プログラムデバック装置 | |
JPS63201738A (ja) | プログラム単体テスト方式 | |
JPS61138184A (ja) | テストプログラムによる試験機ハ−ドウエア確認方式 | |
JPS63182752A (ja) | 結果保存可能な単体テスト支援システム | |
JPH01233529A (ja) | 端末試験制御方式 |