JPS6225874A - スイツチング電源用パルス幅変調回路 - Google Patents
スイツチング電源用パルス幅変調回路Info
- Publication number
- JPS6225874A JPS6225874A JP60164299A JP16429985A JPS6225874A JP S6225874 A JPS6225874 A JP S6225874A JP 60164299 A JP60164299 A JP 60164299A JP 16429985 A JP16429985 A JP 16429985A JP S6225874 A JPS6225874 A JP S6225874A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- output transistor
- switching power
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野コ
この発明は、スイッチング電源用パルス幅変調(Pul
se Width MOdLIIatiOn 、以
下、PWMと略記する)回路に関するものである。
se Width MOdLIIatiOn 、以
下、PWMと略記する)回路に関するものである。
[従来の技術]
第3図にC−MOS−ICで構成した制御回路を有する
フォワードコンバータの回路例を示す。
フォワードコンバータの回路例を示す。
図において、Vinは直流電源、G1はPWM回路、G
2はインバータA2、QIはスイッチング素子、T+は
トランス、G3は]イルL+、コンデンサC2から成る
L−Cフィルタ回路、G4はフォトダイオードP−D、
ツェナーダイオード7・D1抵抗R3〜Ry、コンデン
+jC3が図示のように接続されたサンプリングおよび
コンパレータ回路、D+ 、D2はダイオードである。
2はインバータA2、QIはスイッチング素子、T+は
トランス、G3は]イルL+、コンデンサC2から成る
L−Cフィルタ回路、G4はフォトダイオードP−D、
ツェナーダイオード7・D1抵抗R3〜Ry、コンデン
+jC3が図示のように接続されたサンプリングおよび
コンパレータ回路、D+ 、D2はダイオードである。
また、上記のPWM回路は、コンデン+JC+、抵抗R
+、フォトカプラの出力トランジスタP・Cおよび当該
出力トランジスタP−Cのコレクタ電流を制限して保護
する目的で接続された抵抗R2から成る微分回路と、イ
ンバータA1とを有している。
+、フォトカプラの出力トランジスタP・Cおよび当該
出力トランジスタP−Cのコレクタ電流を制限して保護
する目的で接続された抵抗R2から成る微分回路と、イ
ンバータA1とを有している。
上記の構成において、PWM回路G1の入力端子V ・
には50%デユーティサイクルの矩形波人SIg。
には50%デユーティサイクルの矩形波人SIg。
力信号が印加される。
これを前記の微分回路を介してC−MOS−ICのスレ
ッシュホールド電圧(V th)が制御回路の電源電圧
(VDo)の約1/2になることを利用したコンパレー
タに入力する。
ッシュホールド電圧(V th)が制御回路の電源電圧
(VDo)の約1/2になることを利用したコンパレー
タに入力する。
しかるに、上記の回路におけるフォトカブラの出力トラ
ンジスタP−Cには図示のサンプリングおよびコンパレ
ータ回路G4からの出力電圧■。
ンジスタP−Cには図示のサンプリングおよびコンパレ
ータ回路G4からの出力電圧■。
と基準電圧V との差に比例した電流が流れ微REF
。
。
弁回路の等価抵抗値を変化させ、スイッチング素子Q1
のオン時間T。0を制御することによって出力■。を安
定化するようにしている。
のオン時間T。0を制御することによって出力■。を安
定化するようにしている。
次に、第3図におけるPWM回路部分のみを取り出した
回路構成を第4図に示す。以下にその回路動作を分析、
説明する。
回路構成を第4図に示す。以下にその回路動作を分析、
説明する。
まず、第3図の直流電源V。in Ifi最小で、負荷
電流が定格最大値の時、スイッチング素子Q+のオン時
間T。0は T =T (max、)=T/2 ・=
(1)on on この時、フォトカブラの出力トランジスタP・Cのコレ
クタ電流は暗電流■ 程麿の小さな値cD であり、抵抗R1に流れる電流のピーク値をI とす
ると、次式の関係が成立する。
電流が定格最大値の時、スイッチング素子Q+のオン時
間T。0は T =T (max、)=T/2 ・=
(1)on on この時、フォトカブラの出力トランジスタP・Cのコレ
クタ電流は暗電流■ 程麿の小さな値cD であり、抵抗R1に流れる電流のピーク値をI とす
ると、次式の関係が成立する。
IP
1>>T ・・・(2)ItIP
PCD ここで、コンデンサC1の充電電流をiC5抵抗R1を
流れる放電電流を i とし、io=’ R1と仮定す
る。また、0MO8−IC(インバータA+)のスレッ
シュホールド電圧■thは次式によって表わされる。
PCD ここで、コンデンサC1の充電電流をiC5抵抗R1を
流れる放電電流を i とし、io=’ R1と仮定す
る。また、0MO8−IC(インバータA+)のスレッ
シュホールド電圧■thは次式によって表わされる。
Vth:1/2■、。 ・・・(3)した
がって、PWM回路の微分回路におtノるC1およびR
+は次式のように選定する必要がある。
がって、PWM回路の微分回路におtノるC1およびR
+は次式のように選定する必要がある。
Too=Ton(IlaX、) =T/2= 0.69
G+ −Rt ・・・(4)この時の動作波形を第
5図に示す。すなわち、微分回路に50%デユーティサ
イクルの矩形波入力電圧(■ ・ )が印加されると、
第5図(イ)にsag。
G+ −Rt ・・・(4)この時の動作波形を第
5図に示す。すなわち、微分回路に50%デユーティサ
イクルの矩形波入力電圧(■ ・ )が印加されると、
第5図(イ)にsag。
示すように最初の第一波目で、PWM回路の出力は同図
(ハ)のT。N1のようにT/2に等しいパルス幅を持
つ矩形波電圧となる。その後、Vsig。
(ハ)のT。N1のようにT/2に等しいパルス幅を持
つ矩形波電圧となる。その後、Vsig。
がなくなると、コンデンサ電圧■clは、同図(ロ)に
示すようにV。、/2から抵抗R1を通して放電低下し
てゆき、t=Tにおいて■c1=■口。/4となる。
示すようにV。、/2から抵抗R1を通して放電低下し
てゆき、t=Tにおいて■c1=■口。/4となる。
このため、Vsig、第二波目が微分回路の入力に印加
される時、0ボルトからでなく、ΔvSずなわちV。、
/4から充電されてゆくこととなり、■ のピーク”■
RIPは第5図(ハ)に示すようこれによりT は、
T <T となり、on2 082 0
81 必要な最大ON時間が確保できなくなる。同様に■ ・
第三波目以降が印加されると、TONはざらsag。
される時、0ボルトからでなく、ΔvSずなわちV。、
/4から充電されてゆくこととなり、■ のピーク”■
RIPは第5図(ハ)に示すようこれによりT は、
T <T となり、on2 082 0
81 必要な最大ON時間が確保できなくなる。同様に■ ・
第三波目以降が印加されると、TONはざらsag。
に減少してゆき、究極的には一定の値に安定することと
なる。
なる。
[発明が解決しようとする問題点]
従来のスイッチング電源用PWM回路は、上記のように
構成されているので、次のような問題点がある。
構成されているので、次のような問題点がある。
■ 安定時のT。−間が初期のT。N時間より短くなる
。
。
■ 八V が小さくなるため、Δ■R1/Δtが小さく
なりジッタが発生し易くなる。
なりジッタが発生し易くなる。
[発明の目的]
この発明は、上記のような問題点を解消するたメニなさ
れたもので、常にT ON (max、 ) = T
/ 2時間を得ることができ、安定した動作のスイッチ
ング電源用PWM回路を得ることを目的とするものであ
る。
れたもので、常にT ON (max、 ) = T
/ 2時間を得ることができ、安定した動作のスイッチ
ング電源用PWM回路を得ることを目的とするものであ
る。
[問題点を解決するための手段]
この発明にかかるスイッチング電源用PWM回路は、出
力電圧の誤差増幅信号フィードバック用フォトカブラの
出力トランジスタに逆並列にダイオードを接続するとと
もに微分回路の放電時定数を充電時定数より充分短くな
るように構成したものである。
力電圧の誤差増幅信号フィードバック用フォトカブラの
出力トランジスタに逆並列にダイオードを接続するとと
もに微分回路の放電時定数を充電時定数より充分短くな
るように構成したものである。
[作 用]
前記出力トランジスタに逆並列に接続したダイオードに
より前記出力トランジスタに接続したコレクタ電流を制
限する目的で接続する抵抗のみならず、前記ダイオード
を介してもコンデンサ電流が放電されることとなり、そ
のため微分回路のコンデンサは常に0ボルトから充電さ
れ、常に一定のT。N(lax、 )時間が得られる。
より前記出力トランジスタに接続したコレクタ電流を制
限する目的で接続する抵抗のみならず、前記ダイオード
を介してもコンデンサ電流が放電されることとなり、そ
のため微分回路のコンデンサは常に0ボルトから充電さ
れ、常に一定のT。N(lax、 )時間が得られる。
[実施例]
以下に、この発明の一実施例を第1図および第2図に基
づき説明する。なお、従来例を示す第4図および第5図
と同一または相当部分には同一符号が付しである。
づき説明する。なお、従来例を示す第4図および第5図
と同一または相当部分には同一符号が付しである。
第1図において、□aは出力電圧の誤差増幅信号フィー
ドバック用フォトカプラの出力トランジスタP−Cに逆
並列に接続したダイオードである。
ドバック用フォトカプラの出力トランジスタP−Cに逆
並列に接続したダイオードである。
上記の回路構成において、微分回路のコンデンサC1の
充電電流は抵抗R1を通して流れ、また、前記コンデン
サC1の放電電流は出力トランジスタP−Cに接続した
抵抗R2およびダイオード□aさらに抵抗R1を通して
流れることになる。
充電電流は抵抗R1を通して流れ、また、前記コンデン
サC1の放電電流は出力トランジスタP−Cに接続した
抵抗R2およびダイオード□aさらに抵抗R1を通して
流れることになる。
なお、コンデンサC1に流れる電流’clを第2図(ニ
)に示す。
)に示す。
この構成により微分回路の放電時定数を充電時定数より
も充分短く設定でき、具体的には、C1・R1上10・
C1・R2・・・(5)程度にするのが好適である。こ
のようにすることにより、第2図(ロ)に示すようにコ
ンデンサC1のvClは常にOボルトから充電されるこ
とになる。
も充分短く設定でき、具体的には、C1・R1上10・
C1・R2・・・(5)程度にするのが好適である。こ
のようにすることにより、第2図(ロ)に示すようにコ
ンデンサC1のvClは常にOボルトから充電されるこ
とになる。
したがって、同図(ハ)に示すように”ON−■= T
。H(i+ax、 )となり、常に一定のT ON
(max、 )時間が確保できる。
。H(i+ax、 )となり、常に一定のT ON
(max、 )時間が確保できる。
[発明の効采コ
以上のように、この発明によれば、スイッチング電源用
PWM回路におけるフォトカブラの出力トランジスタに
逆並列にダイオードを接続し、かつその微分回路の放電
時定数を充電時定数よりも充分短くなるように構成した
ので、以下のような効果を奏するものである。
PWM回路におけるフォトカブラの出力トランジスタに
逆並列にダイオードを接続し、かつその微分回路の放電
時定数を充電時定数よりも充分短くなるように構成した
ので、以下のような効果を奏するものである。
■ 常時、T(、H(max、)=T/2時間を得るこ
とができる。
とができる。
■ TON≦ToN(lax、)においても安定なON
時間が得られ動作が安定する。
時間が得られ動作が安定する。
■ 逆並列に接続したダイオードによりフォトカブラの
出力トランジスタに逆電圧が印加されるのが防止できる
。
出力トランジスタに逆電圧が印加されるのが防止できる
。
■ コンデンサC1に蓄積した電荷の放電にフォトカブ
ラの保護抵抗R2を利用することができるため、別の抵
抗を付加する必要がなく、回路構成部品が増加仕ず安価
となる。
ラの保護抵抗R2を利用することができるため、別の抵
抗を付加する必要がなく、回路構成部品が増加仕ず安価
となる。
第1図はこの発明の一実施例によるスイッチング電源用
PWM回路の回路構成図、第2図はその動作波形図、第
3図は従来のスイッチング電源用PWM回路を有するフ
ォワードコンバータの回路構成図、第4図はフォワード
コンバータからPWM回路のみを取り出した回路構成図
、第5図はその動作波形図である。 図において、P−Cはフォトカブララの出力トランジス
タ、□aはダイオードC+ 、R+ 、R2は出力トラ
ンジスタP−Cと合せて微分回路を構成するコンデンサ
および抵抗である。 出 願 人
PWM回路の回路構成図、第2図はその動作波形図、第
3図は従来のスイッチング電源用PWM回路を有するフ
ォワードコンバータの回路構成図、第4図はフォワード
コンバータからPWM回路のみを取り出した回路構成図
、第5図はその動作波形図である。 図において、P−Cはフォトカブララの出力トランジス
タ、□aはダイオードC+ 、R+ 、R2は出力トラ
ンジスタP−Cと合せて微分回路を構成するコンデンサ
および抵抗である。 出 願 人
Claims (1)
- 出力電圧の誤差増幅信号フィードバック用フォトカプラ
の出力トランジスタと、この出力トランジスタに接続さ
れたコンデンサおよび抵抗から成る微分回路とを有する
スイッチング電源用パルス幅変調回路において、前記出
力トランジスタに逆並列にダイオードを接続するととも
に、前記微分回路の放電時定数を充電時定数よりも充分
短かくしたことを特徴とするスイッチング電源用パルス
幅変調回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60164299A JPS6225874A (ja) | 1985-07-25 | 1985-07-25 | スイツチング電源用パルス幅変調回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60164299A JPS6225874A (ja) | 1985-07-25 | 1985-07-25 | スイツチング電源用パルス幅変調回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6225874A true JPS6225874A (ja) | 1987-02-03 |
Family
ID=15790477
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60164299A Pending JPS6225874A (ja) | 1985-07-25 | 1985-07-25 | スイツチング電源用パルス幅変調回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6225874A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS641475A (en) * | 1987-06-22 | 1989-01-05 | Origin Electric Co Ltd | D.c. high voltage generating equipment |
JPH01231660A (ja) * | 1988-01-26 | 1989-09-14 | Siemens Ag | 給電回路 |
-
1985
- 1985-07-25 JP JP60164299A patent/JPS6225874A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS641475A (en) * | 1987-06-22 | 1989-01-05 | Origin Electric Co Ltd | D.c. high voltage generating equipment |
JPH01231660A (ja) * | 1988-01-26 | 1989-09-14 | Siemens Ag | 給電回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1278339C (en) | Inductor current control circuit | |
US7751209B2 (en) | Switching power supply equipment | |
JP2002315331A (ja) | Dc/dcコンバータを具えた電源装置 | |
US5519307A (en) | DC/DC converter for outputting multiple signals | |
JPS6225874A (ja) | スイツチング電源用パルス幅変調回路 | |
Maranesi | The switch in-line converter | |
JP2513741Y2 (ja) | スイッチング電源の過電流検出回路 | |
EP0989660B1 (en) | Double ended converter | |
CN213125838U (zh) | 一种供电电路 | |
US4602323A (en) | Single-ended transformer drive circuit | |
SU1661938A1 (ru) | Однотактный преобразователь посто нного напр жени | |
JPS648525B2 (ja) | ||
JPS5820549B2 (ja) | スイツチング レギユレ−タ | |
JPH0526950Y2 (ja) | ||
SU1667207A1 (ru) | Однотактный преобразователь посто нного напр жени | |
SU920666A1 (ru) | Импульсный стабилизатор посто нного напр жени | |
JPH05130769A (ja) | Dc−dcコンバータ及びその過電流保護方法 | |
SU1462457A1 (ru) | Инвертор | |
SU1739497A2 (ru) | Устройство дл управлени силовым транзисторным ключом | |
JP3183411B2 (ja) | リンギングチョークコンバータの保護回路 | |
JP2614056B2 (ja) | Dc/dcコンバータ | |
KR900008269Y1 (ko) | 스위칭 트랜지스터를 이용한 구동회로 | |
JPS61295870A (ja) | 多出力dc−dcコンバ−タ | |
JPH05130773A (ja) | 過電流保護方式 | |
SU1359867A1 (ru) | Преобразователь посто нного напр жени |